図面 (/)

技術 半導体装置およびその製法

出願人 ローム株式会社
発明者 東田祥史高石昌
出願日 1999年4月9日 (20年5ヶ月経過) 出願番号 1999-103275
公開日 2000年10月20日 (18年11ヶ月経過) 公開番号 2000-294779
状態 特許登録済
技術分野 縦型MOSトランジスタ
主要キーワード 一番外周 常圧CVD法 リング状溝 ゲート閾値 ツェナー降伏 形拡散領域 電極メタル 導電形半導体層
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2000年10月20日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (6)

課題

製造工程を特別に増やすことなく、また、ゲート電極パッド高不純物濃度で形成することにより、スイッチング特性信頼性を向上させることができる保護ダイオードを有する半導体装置およびその製法を提供する。

解決手段

n-形半導体層1の表面にp形のベース領域2が複数個設けられ、そのベース領域2内にソース領域3が形成され、その表面にゲート酸化膜5を介してゲート電極6が設けられることにより、複数個のトランジスタセルTが形成されている。半導体層1の表面には、ベース領域2とは別に、p形拡散領域7が形成され、そのp形拡散領域7上にゲート電極パッド9が設けられている。ゲート電極パッド9にはリング状の除去部9aが形成され、その除去部9aの下のp形拡散領域7に複数個のn形領域8が形成され、そのn形領域8およびp形拡散領域7によりpn接合が形成されて保護ダイオード部Dが設けられている。

概要

背景

従来、たとえば縦型MOSFETは、スイッチングスピードが速く、大出力のスイッチングデバイスとして用いられているが、ゲート絶縁膜薄膜化することにより、ゲート閾値電圧下げる方向にある。この絶縁膜が薄くなると静電気などの小さなエネルギーでも容易に絶縁破壊する。そのため、ゲートソース間保護ダイオードを挿入して、その保護ダイオードで静電気を放電させる構造が用いられている。この保護ダイオードは、たとえばポリシリコン膜からなるゲート電極パッドの外周部分にpn接合が形成されてツェナーダイオードとされ、ゲートとソースとの間に接続されるもので、このような保護ダイオードを設ける構造の縦型MOSFETの一例が図4(a)に断面図で示されている。

すなわち、たとえば半導体基板21a上に、ドレイン領域とするn形の半導体層エピタキシャル成長層)21がエピタキシャル成長され、その表面側にp形不純物拡散することによりp形のボディ領域ベース領域)22が形成され、そのボディ領域22の表面側にn+ 形のソース領域23が形成されている。ボディ領域22の端部およびその外側の半導体層21の表面側にゲート酸化膜24を介してゲート電極25が設けられている。そして、ソース領域23と接続するように層間絶縁膜26を介してAlなどによりソース電極27が形成され、半導体基板21aの裏面に図示しないドレイン電極が形成されることにより、FET部20が形成されている。このボディ領域22が図4(b)に平面図で示されるように、マトリクス状に形成され、トランジスタセルが沢山形成されることにより、大電流に対応するパワーMOSFETが形成されている。

また、保護ダイオード部30は、n形半導体層21にボディ領域22と同様に拡散により形成されたp形領域31の表面に絶縁膜32を介してポリシリコン膜によりゲート電極パッド33が形成され、図5(a)にゲート電極パッド33の平面説明図が示されるように、そのゲート電極パッド33の外周部にn形層33aとp形層33bとが、交互に形成されることにより、npnpnの接続構造として最外周のn形層33bが前述のソース電極25と接続されている。その結果、図5(b)に等価回路図が示されるように、FETのゲートGとソースS間に双方向のツェナーダイオードZDからなる保護ダイオードが形成されている。なお、図4において、35は層間絶縁膜34を介してAlなどによりゲート電極パッド33に接続して形成されたゲート配線である。

この保護ダイオード部は、このようにポリシリコン膜により形成されるが、たとえば特開平1−202867号公報の従来技術に述べられているように、前述のp形領域31に直接保護ダイオードを形成することも行われている。

概要

製造工程を特別に増やすことなく、また、ゲート電極パッドを高不純物濃度で形成することにより、スイッチング特性信頼性を向上させることができる保護ダイオードを有する半導体装置およびその製法を提供する。

n-形半導体層1の表面にp形のベース領域2が複数個設けられ、そのベース領域2内にソース領域3が形成され、その表面にゲート酸化膜5を介してゲート電極6が設けられることにより、複数個のトランジスタセルTが形成されている。半導体層1の表面には、ベース領域2とは別に、p形拡散領域7が形成され、そのp形拡散領域7上にゲート電極パッド9が設けられている。ゲート電極パッド9にはリング状の除去部9aが形成され、その除去部9aの下のp形拡散領域7に複数個のn形領域8が形成され、そのn形領域8およびp形拡散領域7によりpn接合が形成されて保護ダイオード部Dが設けられている。

目的

本発明は、このような問題を解決するためになされたもので、製造工程を特別に増やすことなく、また、ゲート電極パッドを高不純物濃度で形成することにより、ゲッタリング効果を充分にもたせてスイッチング特性や信頼性を向上させることができる保護ダイオードを有する半導体装置およびその製法を提供することにある。

効果

実績

技術文献被引用数
1件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

第1導電形半導体層と、該半導体層の表面に第2導電形のベース領域が複数個設けられ、該第2導電形ベース領域内に第1導電形拡散領域が形成されることにより形成される複数個のトランジスタセルと、前記第1導電形の半導体層の表面に前記ベース領域とは別に形成される第2導電形拡散領域と、該第2導電形拡散領域上に絶縁膜を介して前記セルゲート電極と同じ材料で設けられるゲート電極パッドと、該ゲート電極パッドがリング状に除去されることにより形成される複数個の除去部と、該複数個の除去部の下の前記第2導電形拡散領域に形成される複数個の第1導電形領域と、該第1導電形領域および前記第2導電形拡散領域とにより形成される保護ダイオードと、該保護ダイオードの一端部の前記第1導電形領域に接続して設けられるゲート配線と、前記保護ダイオードの他端部の前記第1導電形領域に接続して設けられるソース配線とからなる半導体装置

請求項2

(a)第1導電形半導体層の表面にマスクを形成して第2導電形不純物を導入し、トランジスタセルを構成するベース領域およびゲート電極パッドの下のウェルを構成する第2導電形拡散領域を同時に形成し、(b)前記半導体層の表面にゲート酸化膜を形成した後ポリシリコン膜成膜して第1導電形不純物を導入し、(c)前記ポリシリコン膜をエッチングすることにより、前記トランジスタセルのゲート電極およびゲート電極パッド部を形成すると共に、該ゲート電極パッド部に保護ダイオード形成のためのリング状溝を形成し、(d)前記ゲート電極をマスクとして第2導電形不純物を導入してチャネル領域形成用領域を前記半導体層の表面に形成し、(e)前記ベース領域上にマスクを形成し、第1導電形不純物を導入することにより、前記ベース領域内にソース領域を設けてトランジスタセルを形成すると共に、前記第2導電形拡散領域に保護ダイオードを形成し、(f)全面に絶縁膜を形成した後コンタクト孔を設け、前記保護ダイオードの一端部に接続されると共に前記トランジスタセルのゲート電極に接続されるようにゲート電極配線を、前記保護ダイオードの他端部に接続されると共に前記トランジスタセルのソースに接続されるようにソース配線をそれぞれ形成することを特徴とする半導体装置の製法

技術分野

0001

本発明は、MOSFET絶縁ゲート型バイポーラトランジスタ(IGBT)のゲートソース間などに保護ダイオードが接続されるような半導体装置およびその製法に関する。さらに詳しくは、特別の製造工程を増やすことなく、しかもゲート電極パッド不純物濃度を充分に上げることによりスイッチング特性を向上し、信頼性を高くすることができる半導体装置およびその製法に関する。

背景技術

0002

従来、たとえば縦型MOSFETは、スイッチングスピードが速く、大出力のスイッチングデバイスとして用いられているが、ゲート絶縁膜薄膜化することにより、ゲート閾値電圧下げる方向にある。この絶縁膜が薄くなると静電気などの小さなエネルギーでも容易に絶縁破壊する。そのため、ゲート・ソース間に保護ダイオードを挿入して、その保護ダイオードで静電気を放電させる構造が用いられている。この保護ダイオードは、たとえばポリシリコン膜からなるゲート電極パッドの外周部分にpn接合が形成されてツェナーダイオードとされ、ゲートとソースとの間に接続されるもので、このような保護ダイオードを設ける構造の縦型MOSFETの一例が図4(a)に断面図で示されている。

0003

すなわち、たとえば半導体基板21a上に、ドレイン領域とするn形の半導体層エピタキシャル成長層)21がエピタキシャル成長され、その表面側にp形不純物拡散することによりp形のボディ領域ベース領域)22が形成され、そのボディ領域22の表面側にn+ 形のソース領域23が形成されている。ボディ領域22の端部およびその外側の半導体層21の表面側にゲート酸化膜24を介してゲート電極25が設けられている。そして、ソース領域23と接続するように層間絶縁膜26を介してAlなどによりソース電極27が形成され、半導体基板21aの裏面に図示しないドレイン電極が形成されることにより、FET部20が形成されている。このボディ領域22が図4(b)に平面図で示されるように、マトリクス状に形成され、トランジスタセルが沢山形成されることにより、大電流に対応するパワーMOSFETが形成されている。

0004

また、保護ダイオード部30は、n形半導体層21にボディ領域22と同様に拡散により形成されたp形領域31の表面に絶縁膜32を介してポリシリコン膜によりゲート電極パッド33が形成され、図5(a)にゲート電極パッド33の平面説明図が示されるように、そのゲート電極パッド33の外周部にn形層33aとp形層33bとが、交互に形成されることにより、npnpnの接続構造として最外周のn形層33bが前述のソース電極25と接続されている。その結果、図5(b)に等価回路図が示されるように、FETのゲートGとソースS間に双方向のツェナーダイオードZDからなる保護ダイオードが形成されている。なお、図4において、35は層間絶縁膜34を介してAlなどによりゲート電極パッド33に接続して形成されたゲート配線である。

0005

この保護ダイオード部は、このようにポリシリコン膜により形成されるが、たとえば特開平1−202867号公報の従来技術に述べられているように、前述のp形領域31に直接保護ダイオードを形成することも行われている。

発明が解決しようとする課題

0006

前述のように、ゲート電極パッドなどのポリシリコンにpn接合部を形成することにより、保護ダイオードを形成すると、その不純物濃度によりツェナー降伏電圧が定まり、ツェナーダイオードを構成するためには、余り不純物濃度を上げることができず、高い抵抗値でゲート電極パッドなどを形成しなければならない。その結果、nチャネルMOSFETの場合のNa+ などの可動イオンゲッタリングを充分に行うことができず、スイッチング特性が低下し、また、信頼性試験におけるゲート閾値電圧が変動するという問題がある。

0007

また、前述の特開平1−202867号公報にあるようなp形領域に保護ダイオードを形成する方法では、ゲート電極パッドを形成することができず、同様の問題があると共に、保護ダイオードを形成するためのマスクを形成して不純物を導入しなければならず、製造工程が増えるという問題がある。

0008

本発明は、このような問題を解決するためになされたもので、製造工程を特別に増やすことなく、また、ゲート電極パッドを高不純物濃度で形成することにより、ゲッタリング効果を充分にもたせてスイッチング特性や信頼性を向上させることができる保護ダイオードを有する半導体装置およびその製法を提供することにある。

課題を解決するための手段

0009

本発明の半導体装置は、第1導電形の半導体層と、該半導体層の表面に第2導電形のベース領域(ボディ領域)が複数個設けられ、該第2導電形ベース領域内に第1導電形拡散領域が形成されることにより形成される複数個のトランジスタセルと、前記第1導電形の半導体層の表面に前記ベース領域とは別に形成される第2導電形拡散領域と、該第2導電形拡散領域上に絶縁膜を介して前記セルのゲート電極と同じ材料で設けられるゲート電極パッドと、該ゲート電極パッドがリング状に除去されることにより形成される複数個の除去部と、該複数個の除去部の下の前記第2導電形拡散領域に形成される複数個の第1導電形領域と、該第1導電形領域および前記第2導電形拡散領域とにより形成される保護ダイオードと、該保護ダイオードの一端部の前記第1導電形領域に接続して設けられるゲート配線と、前記保護ダイオードの他端部の前記第1導電形領域に接続して設けられるソース配線とからなっている。

0010

本発明の半導体装置の製法は、(a)第1導電形半導体層の表面にマスクを形成して第2導電形不純物を導入し、トランジスタセルを構成するベース領域およびゲート電極パッドの下のウェルを構成する第2導電形拡散領域を同時に形成し、(b)前記半導体層の表面にゲート酸化膜を形成した後ポリシリコン膜を成膜して第1導電形不純物を導入し、(c)前記ポリシリコン膜をエッチングすることにより、前記トランジスタセルのゲート電極およびゲート電極パッド部を形成すると共に、該ゲート電極パッド部に保護ダイオード形成のためのリング状溝を形成し、(d)前記ゲート電極をマスクとして第2導電形不純物を導入してチャネル領域形成用領域を前記半導体層の表面に形成し、(e)前記ベース領域上にマスクを形成し、第1導電形不純物を導入することにより、前記ベース領域内にソース領域を設けてトランジスタセルを形成すると共に、前記第2導電形拡散領域に保護ダイオードを形成し、(f)全面に絶縁膜を形成した後コンタクト孔を設け、前記保護ダイオードの一端部に接続されると共に前記トランジスタセルのゲート電極に接続されるようにゲート電極配線を、前記保護ダイオードの他端部に接続されると共に前記トランジスタセルのソースに接続されるようにソース配線をそれぞれ形成することを特徴とする。

発明を実施するための最良の形態

0011

つぎに、図面を参照しながら本発明の半導体装置およびその製法について説明をする。

0012

本発明による半導体装置は、図1にその一実施形態の縦型MOSFETの保護ダイオード部とトランジスタセルの一部を示した断面説明図が示されるように、第1導電形(たとえばn- 形)の半導体層1の表面に第2導電形(p形)のベース領域(ボディ領域)2が複数個設けられ、そのベース領域内に第1導電形(n形)拡散領域3が形成され、n形拡散領域3と半導体層1とで挟まれるベース領域2の端部がチャネル領域4となり、その表面にゲート酸化膜5を介してゲート電極6がポリシリコンなどにより設けられることにより、複数個のトランジスタセルTが形成されている。

0013

そして、n形の半導体層1の表面には、ベース領域2とは別に、ゲート電極パッド9が形成される部分に第2導電形(p形)拡散領域7が形成され、そのp形拡散領域7上に絶縁膜5を介してトランジスタセルTのゲート電極6と同じ材料である、ポリシリコンなどによりゲート電極パッド9が設けられ、そのゲート電極パッド9がリング状に除去されることにより複数個の除去部9aが形成されている。そして、その複数個の除去部9aの下のp形拡散領域7に複数個の第1導電形(n形)領域8が拡散などにより形成され、そのn形領域8およびp形拡散領域7によりpn接合が形成されて保護ダイオードDが設けられている。この保護ダイオードDは、たとえば図1(b)にp形拡散領域7部の平面図が示されるように、p形拡散領域7にn形領域8がリング状に拡散されることによりリング状のp形層およびn形層が交互に接合して形成されている。保護ダイオードDの一端部のn形領域8に接続してゲート配線11がAlなどにより層間絶縁膜10を介して設けられ、保護ダイオードDの他端部のn形領域8に接続してソース配線12が同様に設けられている。ソース配線12は、トランジスタセルTのソース領域3と接続するように設けられている。

0014

従来ゲート電極パッドが形成される部分の半導体層の表面側に、空乏層を外周側に延ばすためのウェルとしてp形拡散領域7が設けられているが、本発明では、このp形拡散領域7を利用して保護ダイオードDが形成されている。しかも特別のマスクを形成しないでゲート電極パッド9をパターニングしてリング状の除去部9aを設け、その除去部からn形不純物を導入して拡散することによりpn接合が形成されている。そして、たとえば一番内周のn形領域8にゲート配線11が電気的に接続されるように設けられ、たとえば一番外周のn形領域8に接続されるようにソース配線12が同様にAlなどにより設けられている。その結果、ゲート・ソース間に双方向の保護ダイオードDが接続される。この保護ダイオードDは、その不純物濃度をある程度独自に調整することができ、必要なツェナー降伏電圧を設定することができ、所望の耐圧を有し、それ以上の電圧の静電気などのサージに対しては、その保護ダイオードDを介して放電することができ、薄いゲート酸化膜を保護することができる。

0015

なお、ゲート電極パッド9は、リング状の除去部9aが形成されているが、保護ダイオードとは関係ないため、充分に不純物濃度をあげることができ、ゲッタリング作用を充分に行わせることができる。また、図1(a)では、ゲート電極パッド9上のゲート配線が狭くかかれているが、この領域を広くしてワイヤボンディングできるようにすることができ、ゲート電極パッド9がリング状になっていても電気的に絶縁されているため、何ら差し支えない。なお、ゲート配線11とゲート電極パッド9とが直接接続することができなくても、ゲート配線のどこかでゲート電極と接続されればよく、ゲート配線から延びるゲートフィンガー部分でゲート電極と接続するようにしてもよい。

0016

トランジスタのセル部Tは、図1(a)に示されるように、n+形半導体基板1a上にエピタキシャル成長されたn- 形の半導体層1の表面側にp形ドーパントが導入されてベース領域(ボディ領域)2がマトリクス状に設けられ、そのベース領域2の外周部にn形不純物が導入されてソース領域3が形成され、ソース領域3とn-形半導体層1とで挟まれるベース領域2の周辺のチャネル領域4上にゲート酸化膜5を介してゲート電極6が設けられることにより、形成されている。このベース領域5が、前述のようにマトリクス状に設けられ、トランジスタセルTが並列に多数個形成されて、大電流が得られる縦型MOSFETになっている。ゲート電極6上にリンガラスなどからなる層間絶縁膜10を設けると共にコンタクト孔を開け、Alなどを真空蒸着などにより設けることにより、ソース配線12およびゲート配線11が形成される。また、半導体基板1aの裏面には、同様に蒸着による電極メタルなどにより図示しないドレイン電極が形成される。なお、ゲート配線11は、ゲート電極パッドGから遠くなるトランジスタセルTのゲート電極を部分的に連結して抵抗を下げるためなどのために設けられる。

0017

つぎに、図2〜3を参照しながら図1に示される半導体装置の製法を説明する。まず、図2(a)に示されるように、たとえばn+形半導体基板1aの表面に比抵抗が0.1〜数十Ω・cm程度で、数μm〜数十μm程度の厚さのエピタキシャル成長により形成されるn形半導体層1の表面にマスクを形成してp形不純物を導入し、トランジスタセルを構成するベース領域2およびゲート電極パッドの下のウェルを構成するp形拡散領域7を同時に形成する。このベース領域2およびp形拡散領域7の形成は、たとえば数千Å程度の酸化膜15を形成し、図示しないレジスト膜を設けてパターニングをし、エッチングにより図2(a)に示されるようなマスク15とし、さらに数百Å程度のスルーオキサイド膜16を形成し、たとえばボロン(B)などのp形ドーパントをイオン注入によりドーピングし、熱処理をすることにより形成される。

0018

つぎに、図2(b)に示されるように、半導体層1の表面にゲート酸化膜4を形成し、ポリシリコン膜6aをたとえばCVD法により成膜する。そして、リンデポ処理(第1導電形不純物の導入)を行う。

0019

ついで、図2(c)に示されるように、ポリシリコン膜6aをエッチングすることにより、トランジスタセルのゲート電極6およびゲート電極パッド9を形成すると共に、ゲート電極パッド9に保護ダイオード形成のためのリング状溝9aを形成する。ポリシリコン膜6aのパターニングは、たとえばポリシリコン膜6a上の全面に図示しないレジスト膜を設け、ホトリソグラフィ工程によりパターニングをしてそのレジスト膜をマスクとして、エッチングすることにより形成することができる。

0020

ついで、図2(d)に示されるように、ゲート電極6をマスクとしてp形不純物を導入してチャネル領域形成用領域2aを半導体層1の表面に形成する。このチャネル領域形成用領域2aの形成は、図2(d)に示されるように、ボロン(B)などのp形不純物をイオン注入などにより導入した後に、拡散を行うことにより形成することができる。

0021

その後、図3(e)に示されるように、ベース領域2上にホトレジストなどにより前述と同様のフォトリソグラフィ工程によりマスク17を形成し、n形不純物を導入することにより、ベース領域2内にソース領域3を設けてトランジスタセルTを形成すると共に、p形領域7にn形領域8を形成して、保護ダイオードDを形成する。このn形領域(ソース領域)も、リン(P)などをイオン注入して熱処理をすることにより形成することができる。

0022

その後、図3(f)に示されるように、全面にたとえば常圧CVD法により、PSG膜を成膜した後、コンタクト孔10aが設けられた層間絶縁膜10を形成する。このコンタクト孔10aの形成も、図示しないレジスト膜を設けてパターニングをし、エッチングすることにより形成することができる。その後、保護ダイオードDの一端部(たとえば中心部)に接続されると共にトランジスタセルTのゲート電極6に接続されるようにゲート電極配線11を、また、保護ダイオードDの他端部(たとえば外周側)に接続されると共に前記トランジスタセルTのソース領域3に接続されるようにソース配線12をそれぞれ形成することにより、図1(a)に示される構造の保護ダイオード付きの縦型MOSFETが得られる。このゲート配線11およびソース配線12は、たとえば全面にAlなどを真空蒸着法により成膜して、前述のようにレジスト膜を設けてパターニングすることにより形成することができる。

0023

本発明によれば、ゲート電極パッドのポリシリコン膜を利用しながら、その電極パッドの下側に形成される第2導電形領域内に保護ダイオードDを形成しているため、ゲート電極パッドの不純物濃度を自由に制御することができ、ゲート電極を充分に低抵抗にすることができる。その結果、スイッチング速度を向上させることができると共に、信頼性試験におけるゲート閾値電圧の変動を抑えることができる(たとえばnチャネルMOSFETでは、n形ポリシリコンの濃度が薄いとNa+ の可動イオンに対するゲッタリング効果が薄れて閾値電圧の低下を招くという問題がある)。

0024

前述の例は、縦型MOSFETの例であったが、この縦型MOSFETにさらにバイポーラトランジスタが作り込まれる絶縁ゲート型バイポーラトランジスタ(IGBT)でも同様である。

発明の効果

0025

本発明によれば、ゲート電極とするポリシリコン膜の不純物濃度が制限されることなく、充分に低抵抗にすることができるため、スイッチング特性の向上や信頼性試験におけるゲート閾値などの特性の安定性を確保することができて、信頼性が向上する。

0026

さらに、保護ダイオードを形成するに当り、特別の工程を追加する必要がなく、トランジスタセルの製造工程と同時に形成することができるため、工数増にならず、安価に保護ダイオード付きの半導体装置が得られる。

図面の簡単な説明

0027

図1本発明の半導体装置の一実施形態である縦型MOSFETの断面説明図および保護ダイオード部分の平面説明図である。
図2図1の縦型MOSFETの製造工程を示す断面説明図である。
図3図1の縦型MOSFETの製造工程を示す断面説明図である。
図4従来の保護ダイオードが設けられた縦型MOSFETの断面および平面の説明図である。
図5図4の保護ダイオードが設けられた電極パッドの説明図である。

--

0028

1n形半導体層
2ベース領域
3ソース領域
6ゲート電極
7 p形拡散領域
8 n形領域
9ゲート電極パッド
D保護ダイオード
T トランジスタセル

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 株式会社テンシックスの「 半導体素子の製造方法及び半導体基板」が 公開されました。( 2019/07/18)

    【課題・解決手段】本発明の半導体素子の製造方法は、仮支持基板とする第2の基板2上に第2の半導体材料の単結晶からなる第2単結晶層5を成膜する第2成膜工程と、第2単結晶層に半導体素子7を形成する素子形成工... 詳細

  • トヨタ自動車株式会社の「 半導体装置の製造方法」が 公開されました。( 2019/07/18)

    【課題】半導体基板の表面に形成されたトレンチの内壁に筋状の凹凸が生じることを防止する。【解決手段】この半導体装置の製造方法は、半導体基板の表面にトレンチを有する半導体装置の製造方法であって、半導体基板... 詳細

  • 株式会社東芝の「 半導体装置」が 公開されました。( 2019/07/18)

    【課題】終端領域または境界領域における電界集中を緩和することが可能な半導体装置を提供する。【解決手段】実施形態によれば、半導体装置は、トレンチゲートが設けられた素子領域と、素子領域の外側に位置する終端... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ