図面 (/)
課題
解決手段
複数の操作出力の状態または複数の実出力の状態を入力して加算する加算器1と、操作出力の状態または実出力の状態が同じ値であるか否かを判定する同値判定器2と、同値判定器2の出力を論理的に加算し、その結果をデジタル信号出力可能条件dとする論理積算器3と、デジタル信号出力可能条件dとマスターリレーがONしていない条件とによって動作状態をセットするリセット優先フリップ・フロップと、このリセット優先フリップ・フロップからの出力信号を遅延させて出力させる遅延回路とを備え、前記操作出力が1点のみである条件と、前記実出力が行われていない条件が同時に成立するときがデジタル信号の出力可能と判断し、前記実出力の出力条件として使用できるようにしたもの。
概要
背景
概要
信頼性の高い多重選択出力禁止装置を提供すること。
複数の操作出力の状態または複数の実出力の状態を入力して加算する加算器1と、操作出力の状態または実出力の状態が同じ値であるか否かを判定する同値判定器2と、同値判定器2の出力を論理的に加算し、その結果をデジタル信号出力可能条件dとする論理積算器3と、デジタル信号出力可能条件dとマスターリレーがONしていない条件とによって動作状態をセットするリセット優先フリップ・フロップと、このリセット優先フリップ・フロップからの出力信号を遅延させて出力させる遅延回路とを備え、前記操作出力が1点のみである条件と、前記実出力が行われていない条件が同時に成立するときがデジタル信号の出力可能と判断し、前記実出力の出力条件として使用できるようにしたもの。
目的
効果
実績
- 技術文献被引用数
- 0件
- 牽制数
- 0件
この技術が所属する分野
(分野番号表示ON)※整理標準化データをもとに当社作成
請求項1
複数の操作出力の状態を入力して加算する第1の加算器と、この第1の加算器に接続され、前記操作出力の状態が同じ値であるか否かを判定する第1の同値判定器と、複数の実出力の状態を入力して加算する第2の加算器と、この第2の加算器に接続され、前記実出力の状態が同じ値であるか否かを判定する第2の同値判定器と、前記第1の同値判定器および前記第2の同値判定器の出力を積算し、その結果をデジタル信号出力可能条件とする論理積算器と、この論理積算器出力である前記デジタル信号出力可能条件とマスターリレーがONしていない条件とによって動作状態をセットするリセット優先フリップ・フロップと、このリセット優先フリップ・フロップからの出力信号を遅延させて出力させる遅延回路とを備え、前記操作出力が1点のみである条件と、前記実出力が行われていない条件が同時に成立するときにデジタル信号の出力を可能とすることを特徴とする多重選択出力禁止装置。
技術分野
0001
本発明はコントローラを用いてデジタル出力を行う場合に、対象機器によってはリレー回路の構成上、多重選択出力を行うとリレー接点に大容量電流が発生する恐れがあるときに、多重選択出力を禁止する多重選択出力禁止装置に関する。
背景技術
0002
従来、コントローラによってデジタル出力を行う場合に、通常は各デジタル出力が任意(同時)に出力することが可能であるため、対象機器によって操作する際に、デジタル出力の多重選択の可否を操作者の判断にゆだねられている。また、操作者の判断間違いにより多重選択出力禁止の対象機器に対して多重選択出力を行うと言う危険性があった。
発明が解決しようとする課題
0003
従来の技術では、コントローラにてデジタル出力を行う場合に、通常は各デジタル出力が任意(同時)に出力可能であるため、対象機器によって操作する際に、デジタル出力の多重選択可否が操作者の判断にゆだねられ、操作者の判断間違いにより、多重選択出力禁止の対象機器に対して多重選択出力を行うと言う危険性が生じていた。
0004
本発明は、操作者の判断にゆだねられる多重選択出力可否判断を論理回路にて構成し、操作者の判断間違いをなくす機能を追加することによって信頼性の高い多重選択出力禁止装置を提供することを目的としている。
課題を解決するための手段
0005
本発明の多重選択出力禁止装置は、複数の操作出力の状態を入力して加算する第1の加算器と、この第1の加算器に接続され、前記操作出力の状態が同じ値であるか否かを判定する第1の同値判定器と、複数の実出力の状態を入力して加算する第2の加算器と、この第2の加算器に接続され、前記実出力の状態が同じ値であるか否かを判定する第2の同値判定器と、前記第1の同値判定器および前記第2の同値判定器の出力を積算し、その結果をデジタル信号出力可能条件とする論理積算器と、この論理積算器出力である前記デジタル信号出力可能条件とマスターリレーがONしていない条件とによって動作状態をセットするリセット優先フリップ・フロップと、このリセット優先フリップ・フロップからの出力信号を遅延させて出力させる遅延回路とを備え、前記操作出力が1点のみである条件と、前記実出力が行われていない条件が同時に成立するときにデジタル信号の出力を可能とすることを特徴としている。
発明を実施するための最良の形態
0006
本発明の多重選択出力禁止装置は、多重選択出力操作禁止のデジタル出力を、操作用出力と実出力とに分けて考え、デジタル信号において多重選択禁止とする操作出力のONを「1」として加算し、結果が「1」と判定されることにより、操作は1点のみ受付けることになる。同様に、実出力のONを「1」として加算し、結果が「0」と判定されることにより、現在の実出力が行われていない判定を行う。
0007
そして2つの条件、即ち操作出力が1点のみである条件と、実出力が行われていない条件が同時に成立するときがデジタル信号の出力可能と判断し、実出力の出力条件として使用できるように構成した。
0008
従って、多重選択出力禁止の操作出力をONさせ、実出力を1点のみ出力する条件は、ONした信号も含んだ他の多重選択禁止の信号にて、操作出力が1点のみであることと、実出力が行われていないことが実出力を出力する条件になる。更に、実出力を最低保証時間(例えば3秒)後にOFFするように設計し、実出力処理にてリセット優先フリッブ・フロップを使用し、リセット条件を作成する処理を追加したことを特徴としている。
0009
次に本発明の多重選択出力禁止装置の実施の形態を説明する。図1において、加算器1は操作出力A,B,Cの状態または実出力D,E,Fの状態を入力して加算する回路であり、同値判定器2は加算器1に接続されて、操作出力A,B,Cの状態または実出力D,E,Fの状態が同じ値であるか否かを判定する回路である。そして、論理積算器3は同値判定器2の出力側に接続され、同値判定器2の出力を論理的に加算し、その結果をデジタル信号出力可能条件とする回路である。更に図1にはデジタル信号出力可能条件とマスターリレーがONしていない条件とによって動作状態をセットするリセット優先フリップ・フロップ5と、リセット優先フリップ・フロップ5からの出力信号を遅延させて出力させるONディレイ(遅延回路)6とを備えている。
0010
以上のように本実施の形態においては、多重選択出力禁止とするデジタル信号の操作出力bと実出力aとを区別した上で論理回路を構成する。即ちA,B,Cは操作出力に属し、D,E,Fは実出力aに属している。
0011
次に本実施の形態のデジタル出力において、多重選択出力を禁止する作用を説明する。デジタル出力の多重選択禁止の論理回路を構成する条件を記述する。
(1)多重選択判定条件
多重選択禁止の操作を行う場合、操作は1点のみしか受付けないので、操作出力のON状態を「1」とし、OFF状態を「0」として加算器1にて加算し、A・B・Cの状態を加算した結果が同値判定器2にて「1」であることが必要である。
0012
また、現在実出力されていないことも条件の1つなので、実出力も同様にON状態を「1」とし、OFF状態を「0」として加算器1にて加算し、D,E,Fの状態を加算した結果が「0」であることが必要である。そして2つの条件を論理積算器3によって論理積を行った結果をデジタル信号出力可能条件dとする。
(2)実信号をONする条件
実信号をONする条件としては、(1)の多重選択判定条件にて最終的に作られたデジタル信号出力可能条件dと、現在マスターリレーがONしていない条件と、操作出力の立上り信号の条件を論理積算器3にて論理積を行うことにより、実信号aをONする条件として、実信号aのOFF処理用のリセット優先フリップ・フロップ5のセット側にセットし、ONディレイ回路6および信号立上り検出器7を介して実信号をONする。
(3)実信号をOFFさせる条件
このままでは実信号がOFFされないので、2つの条件にてOFFする条件を構成する。即ち、マスターリレー状態がONしている条件と、マスターリレーがOFFしている条件とを論理和算器4にて論理和をとった結果を実信号のOFF処理用のリセット優先フリップ・フロップ5のリセット側にセットし、OFFディレイ回路10および信号立下り検出器8を介して実信号をOFFする。
0013
なお、ONディレイ回路6はリセット優先フリップ・フロップ5の出力側に接続されて、出力信号を遅延させて出力させる回路である。また信号立上り検出器7および信号立下り検出器8は、それぞれ信号の立ち上がりまたは立ち下がりを検出する装置であり、例えば操作出力立上り信号cを出力する。更に信号反転器9は信号「1」を「0」に、または信号「0」を「1」に反転させる回路である。
0014
本発明の多重選択出力禁止装置は上記のように構成され、また作用するので、デジタル信号の多重選択出力禁止を確実に行うことができる。
発明の効果
0015
本発明により、デジタル信号の多重選択出力禁止を確実に行うことができる。
図面の簡単な説明
0016
図1本発明の実施の形態を示す多重選択出力禁止装置の構成図である。
--
0017
1加算器
2同値判定器
3論理積算器
4論理和算器
5リセット優先フリップ・フロップ
6 ONディレイ回路
7 信号立上り検出器
8 信号立下り検出器
9信号反転器
10 OFFディレイ回路