図面 (/)

この項目の情報は公開日時点(2000年8月29日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (18)

課題

大容量で高速信号処理が行える光電子集積回路を、高精度にかつ低コストに作製すること。

解決手段

電子素子光素子とを集積化した光電融合回路基板201上に、平坦ポリマー層216とポリマー下部クラッド層217とポリマーコア層218とポリマー上部クラッド層219とからなる少なくとも1つの光導波路層を積層し、光導波路層内に光導波路および光路変換部207からなる光導波路回路を設けた。

概要

背景

概要

大容量で高速信号処理が行える光電子集積回路を、高精度にかつ低コストに作製すること。

電子素子光素子とを集積化した光電融合回路基板201上に、平坦ポリマー層216とポリマー下部クラッド層217とポリマーコア層218とポリマー上部クラッド層219とからなる少なくとも1つの光導波路層を積層し、光導波路層内に光導波路および光路変換部207からなる光導波路回路を設けた。

目的

そこで、本発明の目的は、大容量で高速の信号処理を行える高性能な光電子集積回路を提供すると共に、高精度かつ低コストな光電子集積回路の作製方法を提供することにある。

効果

実績

技術文献被引用数
2件
牽制数
11件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

電子素子光素子とを集積化した光電融合回路基板上に、光導波路回路が直接組み立てられた光電子集積回路であって、前記光電融合回路基板上に、平坦ポリマー層ポリマー下部クラッド層ポリマーコア層とポリマー上部クラッド層とからなる少なくとも1つの光導波路層を積層して設け、前記光導波路層内に、前記光素子と光接続を行うための光導波路光路変換部とにより構成された光導波路回路を具えたことを特徴とする光電子集積回路。

請求項2

前記平坦化ポリマー層と前記ポリマー下部クラッド層とを1層で兼用することを特徴とする請求項1記載の光電子集積回路。

請求項3

電子素子と光素子とが集積化された光電融合回路基板上に、光配線用の光導波路回路を直接形成することによって、光電子集積回路を作製方法であって、前記光電融合回路基板上にモノマーあるいはオリゴマーを塗布して平坦化ポリマー層を形成する工程と、前記平坦化ポリマー層上にモノマーあるいはオリゴマーを塗布してポリマー下部クラッド層を形成する工程と、前記ポリマー下部クラッド層上にモノマーあるいはオリゴマーを塗布してポリマーコア層を形成する工程と、前記ポリマーコア層をパターンニングして導波パターンを形成する工程と、前記パターンニングされた導波パターン上にモノマーあるいはオリゴマーを塗布して該導波パターンを埋め込み、ポリマー上部クラッド層を形成する工程と、前記導波パターンおよび該導波パターンに隣接する層の領域をエッチングして、該導波パターン中に光路変換部を形成する工程とを具え、前記光電融合回路基板上に、前記ポリマー下部クラッド層と前記導波パターンと前記ポリマー上部クラッド層とからなる光導波路、および、前記光路変換部を有する光導波路回路を直接形成したことを特徴とする光電子集積回路の作製方法。

請求項4

電子素子と光素子とが集積化された光電融合回路基板上に、光配線用の光導波路回路を直接形成することによって、光電子集積回路を作製する方法であって、前記光電融合回路基板上にモノマーあるいはオリゴマーを塗布して平坦化ポリマー層を形成する工程と、前記平坦化ポリマー層上にモノマーあるいはオリゴマーを塗布してポリマー下部クラッド層を形成する工程と、前記ポリマー下部クラッド層上に感光性材料のモノマーあるいはオリゴマーを塗布してポリマーコア層を形成すると同時に、パターンニングして導波パターンを形成する工程と、前記パターンニングされた導波パターン上にモノマーあるいはオリゴマーを塗布して該導波パターンを埋め込み、ポリマー上部クラッド層を形成する工程と、前記導波パターンおよび該導波パターンに隣接する層の領域をエッチングして、該導波パターン中に光路変換部を形成する工程とを具え、前記光電融合回路基板上に、前記ポリマー下部クラッド層と前記導波パターンと前記ポリマー上部クラッド層とからなる光導波路、および、前記光路変換部を有する光導波路回路を直接形成したことを特徴とする光電子集積回路の作製方法。

請求項5

前記平坦化ポリマー層と前記ポリマー下部クラッド層とを1層で兼用することを特徴とする請求項3又は4記載の光電子集積回路の作製方法。

技術分野

0001

本発明は、電子素子光素子とを集積化した回路基板と該回路基板上に光接続された光導波路回路とを有する光電子集積回路およびその作製方法に関し、特に、大容量の信号処理を行うことが可能な光電子集積回路およびその作製方法に関する。

0002

従来、集積回路内におけるノイズ発生信号遅延等を抑制するために、金属配線に代わって光導波路による光配線を用いた光集積回路が注目されている。

0003

この種の光集積回路には、例えば、図16に示すように、基板1上に光導波路3と発光素子4と受光素子10とが形成されたモノリシック集積による光電子集積回路がある(特開昭59−75656号公報参照)。

0004

また、図17に示すように、光導波路107を有する光接続基板103と、受光素子102を有する集積回路チップ101(LSI基板)とをハイブリッド集積した光電子集積回路がある(特開平6−45584号公報参照)。

発明が解決しようとする課題

0005

前者の例は、通常GaAs基板InP基板格子整合する材料の組み合わせ、例えばGaAs/Alx Ga1-x As、InP/Inx Ga1-x Asy P1-y(x=0.47y程度)の直接遷移型材料系の導波路を基板上に形成することによって作製される。

0006

この場合、格子整合条件からずれると内部応力が発生し、極端な場合は結晶内に転位欠陥が発生して、素子寿命が短くなる場合が多く、非格子整合条件/材料組み合わせは、ごく薄い(1000オングストローム以下程度)層以外には用いることは困難である。

0007

このように、導波路のモノリシックな集積を行うために、多くの制約、例えば、多数の再成長工程に伴う形状的制約、再成長可能な材料的制約、発光波長及び受光波長の制約がある。近年における信号処理用集積回路の多くはシリコン系集積回路であるが、間接遷移のシリコンでは発光素子を製作できず、受光素子との組み合わせに限定される。

0008

一方、後者の例においては、光接続基板103と受光素子102を持つ集積回路チップ101(LSI基板)との正確な位置調整を行い、配置するための実装上の困難が多い。また、光接続基板103と集積回路チップ101とは、個別に組み立て作業を行うため、複数の光電子集積回路を同時に製作することができない。これらは物理的な制約ではないが、非常に高コストな光電子集積回路になり、実用的ではない。

0009

ここで、電子回路基板上に光素子をハイブリッド集積する場合の問題点を例に挙げて説明する。

0010

例えば、電子回路基板に受光素子ないし発光素子をハイブリッド集積する方法として、半田バンプ技術がある。

0011

しかし、この技術を用いた方法では、受光素子あるいは発光素子を小さいチップにして半田を用いて接着するが、以下の問題点(1)〜(3)がある。

0012

(1)劈開スクライブでは、100ミクロン×100ミクロン×100ミクロンよりも小さなチップを作ることが大変困難である。このため、品種の異なる(受光素子と発光素子のような)チップを同一の電子回路基板に集積することができない。

0013

(2)光を受光素子ないし発光素子の基板側から入出力するため、使用する波長帯で透明な基板を用いるかあるいは不要基板部分を除去する必要がある。(1)の方法では、受光ないし発光素子の選択に大きな制限を受ける。また、(2)の方法では、電子回路基板や半田層露出しているので、それらにダメージを与えずに除去することが困難である。

0014

(3)半田層や、受光素子、発光素子の基板の厚さにより、電子回路基板の凹凸が少なくとも100〜200ミクロンとなるため、その上部を平坦化して導波路層を形成することは不可能である。また、導波路面と、受光面及び発光面との距離が100〜200ミクロン以上となるため、レンズ手段を介在させないと、高い結合効率を得ることが原理的に不能である。

0015

そこで、本発明の目的は、大容量で高速の信号処理を行える高性能な光電子集積回路を提供すると共に、高精度かつ低コストな光電子集積回路の作製方法を提供することにある。

課題を解決するための手段

0016

本発明は、電子素子と光素子とを集積化した光電融合回路基板上に、光導波路回路が直接組み立てられた光電子集積回路であって、前記光電融合回路基板上に、平坦化ポリマー層ポリマー下部クラッド層ポリマーコア層とポリマー上部クラッド層とからなる少なくとも1つの光導波路層を積層して設け、前記光導波路層内に、前記光素子と光接続を行うための光導波路と光路変換部とにより構成された光導波路回路を具えることによって、光電子集積回路を構成する。

0017

また、本発明は、電子素子と光素子とが集積化された光電融合回路基板上に、光配線用の光導波路回路を直接形成することによって、光電子集積回路を作製する方法であって、前記光電融合回路基板上にモノマーあるいはオリゴマーを塗布して平坦化ポリマー層を形成する工程と、前記平坦化ポリマー層上にモノマーあるいはオリゴマーを塗布してポリマー下部クラッド層を形成する工程と、前記ポリマー下部クラッド層上にモノマーあるいはオリゴマーを塗布してポリマーコア層を形成する工程と、前記ポリマーコア層をパターンニングして導波パターンを形成する工程と、前記パターンニングされた導波パターン上にモノマーあるいはオリゴマーを塗布して該導波パターンを埋め込み、ポリマー上部クラッド層を形成する工程と、前記導波パターンおよび該導波パターンに隣接する層の領域をエッチングして、該導波パターン中に光路変換部を形成する工程とを具え、前記光電融合回路基板上に、前記ポリマー下部クラッド層と前記導波パターンと前記ポリマー上部クラッド層とからなる光導波路、および、前記光路変換部を有する光導波路回路を直接形成することによって、光電子集積回路の作製方法を提供する。

0018

また、本発明は、電子素子と光素子とが集積化された光電融合回路基板上に、光配線用の光導波路回路を直接形成することによって、光電子集積回路を作製する方法であって、前記光電融合回路基板上にモノマーあるいはオリゴマーを塗布して平坦化ポリマー層を形成する工程と、前記平坦化ポリマー層上にモノマーあるいはオリゴマーを塗布してポリマー下部クラッド層を形成する工程と、前記ポリマー下部クラッド層上に感光性材料のモノマーあるいはオリゴマーを塗布してポリマーコア層を形成すると同時に、パターンニングして導波パターンを形成する工程と、前記パターンニングされた導波パターン上にモノマーあるいはオリゴマーを塗布して該導波パターンを埋め込み、ポリマー上部クラッド層を形成する工程と、前記導波パターンおよび該導波パターンに隣接する層の領域をエッチングして、該導波パターン中に光路変換部を形成する工程とを具え、前記光電融合回路基板上に、前記ポリマー下部クラッド層と前記導波パターンと前記ポリマー上部クラッド層とからなる光導波路、および、前記光路変換部を有する光導波路回路を直接形成することによって、光電子集積回路の作製方法を提供する。

0019

ここで、前記平坦化ポリマー層と前記ポリマー下部クラッド層とを1層で兼用してもよい。

発明を実施するための最良の形態

0020

以下、図面を参照して、本発明の実施の形態を詳細に説明する。

0021

[第1の例]本発明の第1の実施の形態を、図1図13に基づいて説明する。

0022

(構造)まず、本発明に適用可能な光電子集積回路の構造を、図1および図2に基づいて説明する。

0023

図2は、光電子集積回路の平面図である。

0024

201は、シリコンからなる電子集積回路基板である。この電子集積回路基板201上には、機能が異なる複数の回路ブロックに分割された電子集積回路203(ここでは、電子回路1〜電子回路3)が形成されている。また、電子集積回路基板201上の端部には、電気配線用ボンディングパッド202が形成されている。なお、同一の電子集積回路基板201に、機能が異なる複数の回路ブロックを作製する技術は、周知の集積回路の製造方法を用いることが可能である。

0025

電子集積回路203には、発光素子により構成される発光部204と、受光素子により構成される受光部206とが設けられている。発光素子および受光素子の構成については、図1を用いて説明する。

0026

発光部204および受光部206の上方には、これら受発光部間の光接続を行うための光配線として、光導波路205および光路変換部207が設けられている。

0027

また、外部回路との接続用として、外部接続用光導波路208と、光ファイバ接続部209とが設けられている。

0028

図1は、受発光部および光配線部の詳細な集積構造を示す。

0029

210は、電子集積回路203と発光素子、電子集積回路203と受光素子をそれぞれ電気的に接続するためのコンタクト電極である。

0030

211は、回路基板201と発光素子、回路基板201と受光素子とをそれぞれ張り合わせるポリイミドである。

0031

212は、電子集積回路203と発光素子、電子集積回路203と受光素子をそれぞれ電気的に接続するための電気配線である。この電気配線212は、必要に応じて、絶縁構造や金属が反応しないようにバリア構造を有している。

0032

213は、発光素子としての面発光レーザであり、P型DBRミラー活性層、n型DBRミラーによって構成される。

0033

214は、受光素子としてのフォトダイオードであり、通常は、p型半導体、i型半導体n型半導体によるpin構成のものを用いる。

0034

このフォトダイオード214の上面には、低反射コーティング215が施されている。

0035

これら面発光レーザ213およびフォトダイオード214上には、平坦化ポリマー層216が積層されている。

0036

この平坦化ポリマー層216上には、ポリマー下部クラッド層217、ポリマーコア層218、ポリマー上部クラッド層219が順次積層されている。光導波路は、これらポリマーからなる217から219の層構造によって機能する。なお、光導波路の材料としては、これらポリマーに限定されるものではなく、周知の材料により作製できるものである。

0037

また、光路変換部207は、適当な傾斜角で光導波路の一部を取り除いてミラーを作製することによって構成される。この光路変換部107には、ミラーとしての高反射膜220が設けられている。この高反射膜220は、面発光レーザ213からの光をポリマーコア層218に導くように光路偏向させると共に、ポリマーコア層218からの光をフォトダイオード214に導くように光路偏向させる。

0038

この高反射膜220は、光路変換部207の光路変換損失を低減すると共に信頼性を向上させる。このような高反射膜220は、TiO2 /SiO2 等からなる誘電体多層膜、あるいは、Au,Ag,Cr,Al等の金属膜を用いることができる。

0039

さらに、この高反射膜220には、保護膜として、光導波路と屈折率がほぼ等しい材料であるSiO2 の薄膜を付着させてもよい。

0040

(製造方法)次に、本装置の作製方法を、図3図13に基づいて説明する。

0041

(光電融合回路基板)まず、光電融合回路基板を作製する工程(1)〜(6)を、図3図8に基づいて説明する。

0042

図3は、第1の工程(1)を示す。

0043

GaAs基板240上に、エピタキシャル成長によってエピタキシャル層250を形成する。

0044

すなわち、GaAs基板240上に、第1のエッチストップ層と、面発光レーザ213の層と、第2のエッチストップ層と、フォトダイオード214の層とを、エピタキシャル成長によって形成し、これにより、エピタキシャル基板260を作製する。

0045

エピタキシャル基板260のエピタキシャル層250の構成は、以下のようになる。

0046

第1のエッチストップ層は、Al0.6 Ga0.4 As層251、InGaP層252から構成される。

0047

面発光レーザ213の層は、n−DBR層(nドープGaAs/AlGaAsの多層構造)253と、GaAs活性層254と、p−DBR層(pドープGaAs/AlGaAsの多層構造)255とから構成される。

0048

第2のエッチストップ層は、Al0.3 Ga0.7 As層256から構成される。

0049

フォトダイオード214の層は、p−GaAs層257と、i−GaAs層258と、n−GaAs層259とから構成される。

0050

図4は、第2の工程(2)を示す。

0051

電子集積回路基板201上の電極201aが形成された表面の凹凸を平坦化する。この平坦化は、ポリイミド201bを塗布、硬化した後に、表面研磨することによって行うことが可能である。

0052

図5は、第3の工程(3)を示す。

0053

図5(a)に示すように、前記エピタキシャル基板260に形成されたエピタキシャル層250と、電子集積回路基板201とを、ポリイミド211を用いて接着する。

0054

接着後、図5(b)に示すように、接着された基板を、200℃で仮止めする。

0055

仮止め後、図5(c)に示すように、不要なGaAs基板240をH2 O2 +NH3 OHでエッチングする。

0056

さらに、Al0.6 Ga0.4 As層251をH2 SO4 +H2 Oでエッチングし、InGaP層252をHCl+H2 Oでエッチングする。

0057

図6は、第4の工程(4)を示す。

0058

図6(a)は、電子集積回路基板201上にエピタキシャル層250が形成されたウエハを示す。図6(b)は、ウエハ上のチップを一部拡大して示す。図6(c)は、図6(b)のチップ断面形状を示す。図6(d)は、図6(c)を拡大して示す。

0059

図6(a)〜(b)に示すように、ウエハの電子集積回路基板201上に作製されたエピタキシャル層250を部分的にエッチングし、1〜2mm角の部分に分割する。なお、このエッチング用のフォトワークの位置合わせはラフでよいので、両面位置合わせ型の露光器を用いて容易に行うことができる。

0060

図6(c)〜(d)は、エピタキシャル層250を部分的にエッチングした後の断面形状を示す。この段階で、350℃まで加熱して接着用のポリイミド211を完全に硬化させる。

0061

また、エピタキシャル層250の無い部分に位置するポリイミド211をアッシング装置によって除去する。

0062

これによって、予め電子集積回路基板201と同時に作られた位置合わせマーク270が分割溝部分から現れる。

0063

図7は、第5の工程(5)を示す。

0064

電子集積回路基板201上の位置合わせマーク270を用いて、フォトワークとエッチングを行い、面発光レーザ213およびフォトダイオード214のメサ構造を作製する。

0065

図8は、第6の工程(6)を示す。

0066

電子集積回路基板201と面発光レーザ213との間、および、電子集積回路基板201とフォトダイオード214との間の電気配線212を行う。この電気配線212は、蒸着法やメッキ法を用いて行うことができる。

0067

また、必要に応じて、フォトダイオード214上に低反射コーティングを形成してもよい。

0068

このようにして、電子集積回路基板201上に、面発光レーザ213、フォトダイオード214、電気配線212、ポリイミド211が形成された光電融合回路基板を作製することができる。

0069

(導波路)次に、光素子が集積された光電融合回路基板上に導波路を作製する工程(7)〜(11)を、図9図13に基づいて説明する。

0070

図9は、第7の工程(7)を示す。

0071

光素子が集積された光電融合回路基板上に、平坦化ポリマー層216を形成する。

0072

この場合、光電融合回路基板上に、エポキシ系モノマーないしオリゴマーをスピンコーター等で塗布することによって、平坦化ポリマー層216を形成する。粘度を下げると、下地の凹凸に影響されず表面が平坦な層が製作される。

0073

前述した図8に示した光電融合回路基板に設けられたフォトダイオード214までの膜厚が2ないし10ミクロン、面発光レーザ213までの膜厚が10ないし25ミクロン程度であるため、平坦化ポリマー層216層の膜厚は、その凹凸よりも厚く、5ないし50ミクロン程度である。

0074

そして、その塗布された平坦化ポリマー層216の全面を紫外露光によって硬化させる。また、この平坦化ポリマー層216は、熱硬化型のポリマーを利用して製作してもよい。この場合には、基板全体を加熱させて平坦化ポリマー層216を硬化させる。

0075

図10は、第8の工程(8)を示す。

0076

平坦化ポリマー層216上に、ポリマー下部クラッド層217を、図9と同様な工程を用いて形成する。この場合、膜厚は、5〜50ミクロン程度である。

0077

なお、平坦化ポリマー層216およびポリマー下部クラッド層217は、同じ層として兼用させてもよい。

0078

図11は、第9の工程(9)を示す。

0079

ポリマー下部クラッド層217上に、ポリマーコア層218を形成する。

0080

この場合、導波路のコアとして機能するように、マルチモードの場合は、屈折率が1〜2%大きい組成で、ポリマーコア層218になるエポキシ系モノマーないしオリゴマーを塗布する。

0081

ポリマーコア層218は、導波路パターンを作らなければならないので、感光性の紫外硬化型エポキシを用いた場合は、マスクによりコアとして残す部分にのみ光を照射してコア部分を硬化させ、残り部分を現像除去することによって形成する。

0082

非感光性熱硬化モノマーないしオリゴマーを塗布した場合には、熱硬化をさせて、通常のフォトリソグラフィ等の手段でコアパターンを作製する。

0083

すなわち、レジストを塗布し、マスクパターンレジスト膜転写し、レジストをエッチングマスクとして、リアクティブイオンエッチング等のエッチング方法を用いて不要のコア層を除去し、その後レジストを除去する。

0084

コア層の位置は、フォトリソグラフィを行うときに、電子集積回路基板201上のマーカを基準にして合わせる。このため、導波路の位置精度は、±0.5ミクロン程度である。ポリマーコア層218の厚さは、5〜100ミクロン程度である。

0085

また、横マルチモードの面発光レーザ213を用いた場合には、ポリマーコア層218の厚さは20〜50ミクロン程度が適当である。横シングルモードの面発光レーザ213を用いた場合には、ポリマーコア層218の厚さは5〜30ミクロン程度が適当である。

0086

図12は、第10の工程(10)を示す。

0087

ポリマーコア層218上に、ポリマー上部クラッド層219を形成する。

0088

この場合、ポリマー下部クラッド層217と同じ屈折率のポリマー層ができるような組成で、同様にエポキシ系モノマーないしオリゴマーを塗布して、全面を紫外露光して硬化させる。この層の厚さは、コア層の上部で5〜50ミクロン程度である。

0089

図13は、第11の工程(11)を示す。

0090

光路変換部207を、ダイシングによる切削加工を用いて作製する。

0091

ただし、ダイシング法では、直線上に作製するため、任意の位置で、任意の向きに光路変換部207を形成することはできない。

0092

また、ダイシングの位置精度は、±2ミクロン程度であり、マルチモード面発光レーザを用いる場合は十分な精度である。ダイシングは、電子集積回路基板201上に設けられたマーカを用いて容易に位置合わせが可能である。

0093

上述したように、電子集積回路基板201、面発光レーザ213、フォトダイオード214、電気配線212、ポリイミド211からなる光電融合回路基板の上部に、直接、ポリマー層216〜219を形成しているので、この導波路の作製過程においてフォトリソグラフィ技術を用いて容易に位置合わせを行って作製することができる。

0094

また、製造プロセスは、ウエハスケールで行われるので、同時に多数の光電子集積回路を作製することができると共に、多品種の素子を持つ光電子集積回路を作製することができる。

0095

また、光路変換部207においても、必要な精度で通常のダイシング装置を用いて低コストに作製することができる。

0096

加えて、以下に列挙するような性能の抜本的改善を図ることが可能となる。

0097

1.導波路の入出力部と発光および受光素子との間の距離が短いため、結合効率が高くなり、また、フォトダイオード214が低容量(約0.1pF)で電子集積回路203に集積されているため、電子集積回路203の受信回路を高速で動作するように設計することが可能となる。従って、電子集積回路203のクロックと同等程度の速度で、信号を光信号として電子回路に入力することができる。

0098

2.面発光レーザ213は、低容量(約0.1pF)でかつ低インダクタンス(約0.1nH)で集積されているので、高速な変調を容易に駆けることが可能である。従って、電子集積回路203のクロックと同等程度の速度で、信号を光信号として電子集積回路203から出力することができる。

0099

すなわち、本例では、幾つかの電子集積回路203間において、発光素子および受光素子と、それらに付随する光送信回路および光受信回路とは光導波路によって接続されているが、このような光配線を採用したことによって、各電子回路インピーダンス整合が不要であり、Gbit/s以上の超高速性、低消費電力化を図ることができるという利点を有している。

0100

このようなことから、本例の電子集積回路203は、従来の電子集積回路のみを用いたシステムLSIに比較して、大容量の信号処理を高速に行うことができ、性能の抜本的改善を図ることができる。

0101

また、光信号によって外部の装置や回路通信ができるので、いわゆるピンボトルネックによる帯域制限を回避できる。

0102

なお、本例では、発光素子と受光素子の両方を集積した回路構成としたが、どちらか一方を集積した回路構成としても、本発明に適用できるものである。

0103

[第2の例]次に、本発明の第2の実施の形態を、図14に基づいて説明する。なお、前述した第1の実施の形態と同一部分についての説明は省略し、同一部分には同一符号を付す。

0104

本例では、光導波路を構成する光路変換部207の作製方法を変えたものである。

0105

図14(a)に示すように、ポリマー上部クラッド層219上に、エッチングマスク層221をフォトリソグラフィで製作する。その後、斜め方向からイオン流を当ててリアクティブイオンエッチングを行うことにより、図14(b)に示すような、光路変換部207を作製することができる。

0106

このようにフォトリソグラフィ技術を用いることにより、ミラー(図2の高反射膜220参照)の位置精度を、第1の例よりも高く設定することができる。

0107

[第3の例]次に、本発明の第3の実施の形態を、図15に基づいて説明する。なお、前述した第1および第2の実施の形態と同一部分についての説明は省略し、同一部分には同一符号を付す。

0108

本例では、光導波路を、複数の導波路層により形成したものである。

0109

すなわち、前述した217〜219の第1の導波路層に加え、第2の導波路層を作製する。

0110

第2の導波路層は、第2のポリマー下部クラッド層223、第2のポリマーコア層224、第2のポリマー上部クラッド層225とから構成される。222は、各コア層の間のクラッド層である。

0111

なお、各コア層の間のクラッド層、例えば、219と222は同じ層で兼用してもよい。さらに、第3以降の導波路層があってもよい。

0112

このように光導波路の交差を別の層の導波路を用いることによって構成できるので、導波路間クロストークを低減することができる。しかも、高密度な光配線を行うことができる。

発明の効果

0113

以上説明したように、本発明によれば、電子素子と光素子とを集積化した光電融合回路基板上に、平坦化ポリマー層とポリマー下部クラッド層とポリマーコア層とポリマー上部クラッド層とからなる少なくとも1つの光導波路層を積層し、該光導波路層内に光導波路および光路変換部からなる光導波路回路を設けたので、複数の電子回路が光配線によって接続され、大容量で高速の信号処理を行うことが可能な光電子集積回路を高精度にかつ低コストに作製することができる。

図面の簡単な説明

0114

図1本発明の第1の実施の形態である光電子集積回路の構成を示す縦断正面図である。
図2光電子集積回路の構成を示す平面図である。
図3GaAs基板上に形成されたエピタキシャル層の構成を示す断面図である。
図4電子集積回路基板の断面図である。
図5電子集積回路基板上にエピタキシャル層を貼り合わせる工程を示す断面図である。
図6図5に続く工程であり、エピタキシャル層をエッチングしたときの断面図である。
図7図6に続く工程であり、電子集積回路基板上にエッチングによって受発光素子を作製したときの縦断正面図である。
図8図7に続く工程であり、受発光素子と電子集積回路基板とを電気的に接続したときの縦断正面図である。
図9図8に続く工程であって、平坦化ポリマー層を形成する工程を示す断面形状であり、(a)は縦断正面図、(b)は縦断側面図である。
図10図9に続く工程であって、ポリマー下部クラッド層を形成する工程を示す断面形状であり、(a)は縦断正面図、(b)は縦断側面図である。
図11図10に続く工程であって、ポリマーコア層を形成する工程を示す断面形状であり、(a)は縦断正面図、(b)はエッチング前の縦断側面図、(c)はエッチング後の縦断側面図である。
図12図11に続く工程であり、ポリマー上部クラッド層を形成する工程を示す断面形状であり、(a)は縦断正面図、(b)は縦断側面図である。
図13図12に続く工程であり、ダイシングにより光路変換部を形成する工程を示す断面形状であり、(a)は縦断正面図、(b)は縦断側面図である。
図14本発明の第2の実施の形態であるイオンエッチングにより形成された光路変換部を示す断面図である。
図15本発明の第3の実施の形態である第2の導波路層を形成した場合の断面図である。
図16第1の従来例を示す断面図である。
図17第2の従来例を示す斜視図である。

--

0115

201電子集積回路基板
203 電子集積回路
207光路変換部
211ポリイミド
213面発光レーザ
214フォトダイオード
217ポリマー下部クラッド層
218ポリマーコア層
219 ポリマー上部クラッド層
223 ポリマー下部クラッド層
224 ポリマーコア層
225 ポリマー上部クラッド層
220高反射膜
250 エピタキシャル層

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 日亜化学工業株式会社の「 樹脂組成物、及び発光装置」が 公開されました。( 2020/04/09)

    【課題】光取り出し効率の高い樹脂組成物及び発光装置を提供すること。【解決手段】(A)シリコーン樹脂、若しくはシリコーン変性樹脂、又は、これらを含むハイブリッド樹脂、及び(B)下記一般式1で示されるシラ... 詳細

  • 日亜化学工業株式会社の「 プリント回路板及びその製造方法」が 公開されました。( 2020/04/09)

    【課題】 信頼性の高い伸縮性を有するプリント回路板を提供する。【解決手段】 プリント回路板10は、可撓性及び伸縮性を有する基板11の下面に配線2が形成されるプリント配線板1と、プリント配線板1上に... 詳細

  • 日亜化学工業株式会社の「 発光装置及びその製造方法」が 公開されました。( 2020/04/09)

    【課題】半田濡れ不良の発生を抑制できる発光装置及びその製造方法を提供する。【解決手段】発光装置1は、光取り出し面3aと電極形成面3bとを備える半導体積層体3と、電極形成面3bに備えられた一対の素子電極... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ