図面 (/)

この項目の情報は公開日時点(2000年6月16日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (9)

解決課題

解決手段

以下の工程:導電性領域を含むベースプレートを形成する工程;前記導電性領域上にエミッタサイトを形成する工程;ベースプレート上にガラスタイプの材料を含む抵抗層堆積する工程;および前記導電性領域と電気的に接続する抵抗層上の第1の接触部、および、別の回路コンポーネントと電気的に接続する抵抗層上の第2の接触部を形成する工程;を含むフィールドエミッションディスプレイ用抵抗の形成方法。

概要

背景

概要

フィールドエミッションディスプレイエミッタサイトへのカソード電流を制限するための高抵抗値抵抗形成方法の改良

以下の工程:導電性領域を含むベースプレートを形成する工程;前記導電性領域上にエミッタサイトを形成する工程;ベースプレート上にガラスタイプの材料を含む抵抗層堆積する工程;および前記導電性領域と電気的に接続する抵抗層上の第1の接触部、および、別の回路コンポーネントと電気的に接続する抵抗層上の第2の接触部を形成する工程;を含むフィールドエミッションディスプレイ用抵抗の形成方法。

目的

本発明は、フィールドエミッションディスプレイのエミッタサイトへのカソード電流を制限するための高抵抗値抵抗形成方法の改良を課題とする。したがって、本発明は、フィールドエミッションディスプレイその他のフラットパネルディスプレイにおけるカソード電流を規制するための高抵抗値抵抗を形成する改良法を提供することを目的とする。

さらに、本発明は、フィールドエミッションディスプレイのベースプレート内に設けた高抵抗値抵抗を用いる、フィールドエミッションディスプレイの電流を規制するための改良法を提供することを目的とする。

さらにまた、本発明は、簡単で、大量生産に適しており、必要に応じて低い抵抗値オーミックコンタクト(ohmic contacts)とともに形成することができる、フィールドエミッションディスプレイ用の改良された抵抗を提供することを目的とする。本発明の他の目的、特長および効果は、以下の記載によりさらに明らかになるであろう。

効果

実績

技術文献被引用数
0件
牽制数
1件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

以下の工程:導電性領域を含むベースプレートを形成する工程;前記導電性領域上にエミッタサイトを形成する工程;ベースプレート上にガラスタイプの材料を含む抵抗層堆積する工程;および前記導電性領域と電気的に接続する抵抗層上の第1の接触部、および、別の回路コンポーネントと電気的に接続する抵抗層上の第2の接触部を形成する工程;を含むフィールドエミッションディスプレイ抵抗形成方法

請求項2

ベースプレートがガラス基体を含み、導電性領域が前記基体上に形成された絶縁されたシリコン島部を含む請求項1に記載の方法。

請求項3

以下の工程:ベースプレートの導電性領域上にエミッタサイトを形成する工程;ベースプレート上にガラスタイプ材料を含む抵抗層を形成する工程;前記抵抗層中に前記導電性領域と電気的に接続し抵抗値(RC1)を有する第1の接触部を形成する工程;フィールドエミッションディスプレイの別の回路コンポーネントと電気的に接続し抵抗値(RC2)を有する第2の接触部を前記抵抗層中に形成する工程;を含み、抵抗の全抵抗値RTが、抵抗層のシート抵抗値RSと第1の接触部の抵抗値RC1および第2の接触部の抵抗値RC2の総和に等しいフィールドエミッションディスプレイ用抵抗の形成方法。

請求項4

導電性領域が単結晶シリコン層を含む請求項3に記載の方法。

請求項5

導電性領域がガラス基体上に形成され絶縁されたシリコン島部を含む請求項3に記載の方法。

請求項6

抵抗性層が、基体上の第2の絶縁されたシリコン島部に電気的に接続される請求項3に記載の方法。

請求項7

フィールドエミッションディスプレイ用抵抗の形成方法であってガラス基体を含むベースプレートを形成する工程;基体上に形成され絶縁されたシリコン含有島部を含む導電性領域を形成する工程;導電性領域上にエミッタサイトを形成する工程;ベースプレート上にシリコン含有材料を含む抵抗層を形成する工程;前記抵抗層と前記導電性領域とを電気的に接続し抵抗値(RC1)を有する第1のオーミックコンタクトを形成する工程;抵抗値(RC2)を有し、前記抵抗と他の回路コンポーネントとを電気的に接続する第2のオーミックコンタクトを形成する工程;を含み、抵抗の全抵抗値RTが、抵抗層のシート抵抗値RSと第1の接触部の抵抗値RC1および第2の接触部の抵抗値RC2の和に等しいものであるフィールドエミッションディスプレイ用抵抗の形成方法。

請求項8

抵抗層がN-ドープされており、第1および第2の接触部がN+ドープされてN+/N-/N+抵抗構造を形成する請求項7に記載の方法。

請求項9

抵抗層がP-ドープされており、第1および第2の接触部がN+ドープされて N+/P-/N+抵抗構造を形成する請求項7に記載の方法。

請求項10

抵抗層がN-ドープされており、第1および第2の接触部がN-ドープされて、連続的なN-抵抗構造を形成する請求項7に記載の方法。

請求項11

フィールドエミッションディスプレイのベースプレート上に形成され、ガラス材料を含む抵抗層;前記抵抗層と、フィールドエミッションディスプレイのエミッタサイトと電気的に接続するベースプレート上の導電性領域との間に形成される第1の接触部;および前記抵抗層と、フィールドエミッションディスプレイの別の回路コンポーネントとの間に形成される第2の接触部;を含む、フィールドエミッションディスプレイ用抵抗。

技術分野

0001

本発明は、フラットパネルディスプレイに関し、より詳細に言えば、フィールドエミッションディスプレイ(FED)におけるカソード電流制限用抵抗形成方法に関する。

0002

フラットパネルディスプレイは、コンピュータや他の電子機器が生成する情報を視覚的に表示するものとして近年開発が進んでいる。通常、こうしたディスプレイは、従来の陰極線管(CRT)ディスプレイに比べて軽量であり消費電力が小さい。フラットパネルディスプレイの一つのタイプとして、冷陰極フィールドエミッションディスプレイ(cold cathode field emission display) が知られている。

0003

フィールドエミッションディスプレイは、視覚像を形成するために電子放出を用いる。フィールドエミッションディスプレイはベースプレートフェイスプレートを含む。ベースプレートは、フェイスプレート上の対応するピクセルサイトに応じたエミッタサイトアレイを有する。各エミッタサイトは、典型的には、った頂点や鋭い縁を持つブレードのような尖鋭突起である。ベースプレートは真空ギャップによってフェイスプレートと隔てられている。ゲート電極構造、すなわちグリッドは、エミッタサイトに対応して、エミッタサイトからの電子放出を発生するのに必要な強い電場をもたらす機能を果たしている。エミッタサイトとグリッドの間に十分な電位差が生じると、ファウラー−ノルハイム(Fowler-Nordheim)電子放出が始まる。放出電子は、フェイスプレート上に含まれる陰極線ルミネセンス蛍光体を叩いてこれを励起する。この結果、光子が放出されて、これによって観察者が目で見ることのできる光像が生じる。なお、ベースプレートからエミッタサイトへの電子流は「カソード電流」と呼ばれ、エミッタサイトからフェイスプレートへの電子流は「放出電流」と呼ばれる。

0004

フィールドエミッションディスプレイのベースプレートは、エミッタサイトアレイ、および、アレイのアドレシングを行いエミッタサイトからの電子放出を活性化する回路を含む。ベースプレートは、シリコンケイ素)あるいは、ガラス−シリコンのような複合ハイブリッド)材料からなる基体を含んでもよい。このような技術分野では、アレイのアドレッシングを行いエミッタサイトからの電子放出を活性化するため種々の方法が開発されてきた。さらに、エミッタサイトが活性化されたときにディスプレイの輝度を種々変化させる方法も必要となる。そうした方法の一つは、所定のフレームにおいて1つの放出アレイが発する電荷量を変える方法である。別の方法は、カソード電流を変化させることにより活性化の際に生成される放出電流を変える方法である。

0005

しかし、いずれの方法においても、ジオメトリや表面モルホロジーが少し変わるだけで、アレイのエミッタサイトから発生する放出電流が大きく変わってしまうという問題がある。放出電流のこのような変化は、像の品質低下を招くことが多い。このような像の変化の中には、エミッタサイトを高度の均一性をもって製造したり、ディスプレイ面の1つ1つのピクセルサイトに対して多数のエミッタサイトを形成することにより制御し得る場合もある。また、所望の電子放出電流よりも大きな電流を発生することができるエミッタサイトをグリッドにより操作し、エミッタサイトに供給されるカソード電流を制限ないし規制することにより、像品質をさらに改善することも電気的に実現可能である。従来技術において、極めて多様な、受動的あるいは能動的な電流制限手法が知られている。

0006

こうした手法の1つは、個々のエミッタサイトとエミッタサイトのアレイと直列電気抵抗を形成することである。この方法は、Leesに付与された「フィールドエミッション電流を制限する方法および装置」("Method and Apparatus Limiting Field Emission Current")と題する米国特許第3,671,798号に記載されている。Kochanskiに付与された米国特許第5,283,500号にはこの手法の別の例が記載されており、そこでは、パターニングされた抵抗材料電気経路中に形成することによりエミッタサイトへのカソード電流を制限している。さらに別の方法は、ベースプレート上、エミッタサイトの下にシリコン抵抗層堆積してエミッタサイトへのカソード電流を制限している。この手法は、「フィールドエミッタアレイカソードの電流制限」("Current Limiting of Field Emitter Array Cathodes" と題するKon Jiun Lee の博士論文(1986)に記載されている。また、Ghis 等による「封止された真空素子蛍光マイクロチップディスプレイ」("Sealed VacuumDevices Fluorescent Microtip Displays") と題する論文(IEEE, vol38, no.10(1991年10月))にもカソード電流を制限するための直列抵抗が開示されている。

発明が解決しようとする課題

0007

本発明は、フィールドエミッションディスプレイのエミッタサイトへのカソード電流を制限するための高抵抗値抵抗形成方法の改良を課題とする。したがって、本発明は、フィールドエミッションディスプレイその他のフラットパネルディスプレイにおけるカソード電流を規制するための高抵抗値抵抗を形成する改良法を提供することを目的とする。

0008

さらに、本発明は、フィールドエミッションディスプレイのベースプレート内に設けた高抵抗値抵抗を用いる、フィールドエミッションディスプレイの電流を規制するための改良法を提供することを目的とする。

0009

さらにまた、本発明は、簡単で、大量生産に適しており、必要に応じて低い抵抗値オーミックコンタクト(ohmic contacts)とともに形成することができる、フィールドエミッションディスプレイ用の改良された抵抗を提供することを目的とする。本発明の他の目的、特長および効果は、以下の記載によりさらに明らかになるであろう。

0010

本発明によれば、フィールドエミッションディスプレイ(FED)においてカソード電流を制御する高抵抗値抵抗の改良された製造方法が提供される。本発明の方法は、FEDのベースプレート上に堆積され、フィールドエミッションディスプレイのフィールドエミッタイトに電気的に直列に接続した高抵抗材料から抵抗を形成する。この抵抗の全抵抗値は、抵抗材料の抵抗率と抵抗のジオメトリー関数である。また、これに加えて、抵抗の全抵抗値は、抵抗をエミッタサイトおよび他の回路コンポーネント(例えばグラウンド)と電気的に直列に接続するための接触部(コンタクト)における接触抵抗の関数である。抵抗の接触部は、低い抵抗値(例えば、オーミックコンタクト)に形成することもできるし、高い抵抗値(例えばショットキーコンタクト)に形成することもできる。高抵抗接触の場合、接触抵抗は、抵抗の全抵抗値に大きく寄与する。

0011

抵抗を製造するための好ましい材料は、カソード電流レベル(これは、多くの場合ナノアンペア域である。)を制限する高い抵抗率を有する材料である。好適な材料の例としては、真性の(intrinsic)多結晶シリコン(例えば、ポリシリコンあるいは少量ドープされたポリシリコン);窒素酸素等の導電率低下性不純物を有する半絶縁性多結晶シリコン(SIPOS:Semi-Insulating PolycrystallineSilicon);酸窒化チタン(titanium oxynitride)や酸窒化タンタル(tantalum oxynitride)等の他の高抵抗材料;および酸化クロム酸化チタン等のガラスタイプの材料が挙げられる。高抵抗値抵抗に望まれる抵抗率は107〜109Ω/□以上であるが、この範囲は、フィールドエミッションディスプレイのピクセル当たりのカソード電流条件に応じて変わる。

0012

フィールドエミッションディスプレイに用いるベースプレートは、単結晶シリコンの層として形成することもできるが、本発明のベースプレートは、ガラスその他の絶縁性物質から形成される基板上に堆積したアモルファスまたは微結晶シリコンの島(islands)として形成される。

0013

以下、単結晶シリコン基板をベースプレートとする参考例(図1〜4)に関して説明した後、本発明の実施態様を説明する。図1は、フィールドエミッションディスプレイ(FED)のピクセル10の一部を模式的に示したものである。FEDピクセル10は単結晶P型シリコン層として形成されたベースプレート12を含む。エミッタサイト14は当業者において既知の手法により形成し尖鋭化すればよい。ベースプレート12の表面は、パターニングおよびエッチングされてエミッタサイト14を形成する。各エミッタサイト14(またはエミッタサイト14のアレイ)は、ベースプレート12のN-タンク(N-tank)導電性領域16上に形成される。Nタンク導電性領域16とP型シリコンベースプレート12は半導体P/N接合を形成する。

0014

エミッタサイト14のまわりに、ゲート電極構造すなわちグリッド18が設けられる。グリッド18は、ドープされたポリシリコン、シリサイド化ポリシリコン(silicided polysilicon)、すなわちシリサイド層を有するポリシリコン、あるいはクロムモリブデンのような金属等の導電性材料から形成される。グリッド18はベースプレート12からはマルチレベル酸化層36によって隔てられている。マルチレベル酸化層36は、二酸化ケイ素窒化ケイ素または酸窒化ケイ素等の材料からなる多重層(multiple layers)として形成してもよい。マルチレベル酸化層36はエミッタサイト14を設けるためのエッチングされたキャビティ(空洞)20を含む。

0015

フェイスプレート22は、エミッタサイト14と位置合わせされており、エミッタサイト14から放出された電子28の経路上に蛍光体コーティング24を有する。電源26は、カソードとして機能するエミッタサイト14に電気的に接続されている。電源26はまた、ゲート要素として機能するグリッド18にも電気的に接続している。さらに、電源26はアノードとして機能するフェイスプレート22にも電気的に接続している。

0016

電源26によりエミッタサイト14とグリッド18間に電位差が発生すると、電子28がエミッタサイト14から放出される。これらの電子28は、フェイスプレート22上の蛍光体コーティング24を叩く。この結果、光子が作り出されて目に見える像が形成される。

0017

ここまでに述べてきた回路要素については、いずれも当業者には既知の製造方法を利用することができ、これによりFEDピクセル10を形成することができる。例えば米国特許第5,151,061号、米国特許第5,186,670号および米国特許第5,210,472号(これらはいずれも本明細書に参考のために組み入れられている。)は、フィールドエミッションディスプレイ用の上記のコンポーネント(例えば、ベースプレート12、エミッタサイト14、グリッド18、フェイスプレート22)を製造するための方法を開示している。

0018

図1に示すように、ベースプレート12上には、高抵抗率材料を堆積することにより高抵抗値抵抗32が形成される。抵抗32は、ベースプレート12から薄い絶縁層40により絶縁されている。絶縁層40はSiO2のような材料で形成される。抵抗32は、第1接触部38により、エミッタサイト14のN型導電性領域16に電気的に接続する。また、抵抗32は第2接触部39によりインターコネクト34と電気的に接続する。インターコネクト34は、アルミニウムタングステンチタン等の導電性金属から形成される導電性トレースまたはドープされたポリシリコンもしくはシリサイド化ポリシリコン等の導電性の膜である。インターコネクト34は、FEDピクセル10の他の回路コンポーネント(例えば、グラウンドバスや電気的に活性化されたバイアスレベル)と電気的に接続する。ビア50は、マルチレベル酸化層36内に形成されて、インターコネクト34を高抵抗値抵抗32に接続する。

0019

抵抗32は、高い抵抗率を有する材料から形成される。抵抗32の抵抗率は、材料の抵抗率とともにその寸法(dimensions)の関数である。半導体構造においては、薄層の抵抗は、シート抵抗RSとして定義され四探針法(four point probemethod)を用いて測定される。シート抵抗RSの単位はΩ/□である。シート抵抗(RS)はおおよそ4.53V/Iに等しい。ここ で、4.53は、プローブ間隔によって決まる定数である。

0020

高抵抗値抵抗32のシート抵抗RSの値として望まれる範囲は、107〜109Ω/□である。シート抵抗RSの好ましい値は、108Ω/□オーダーである。ポリシリコンは抵抗性であるが、導電性のシリサイド金属ケイ化物)層を形成しリンのようなドーパントをドープしたときには抵抗が小さくなる。この態様の目標は、高い抵抗性を有する層である。したがって、ドープしていないあるいは真性のポリシリコンで抵抗を形成することができる。ドープしていないあるいは真性のポリシリコン抵抗は、約0.5μmの厚さの約109Ω/□以上のシート抵抗RSを有する。このような高抵抗値抵抗32では電流の限界は、中程度までの電圧(例えば、100V未満)で使用する場合、ナノアンペア(nA)のオーダーになる。また、設計上考慮するべき点として、絶縁されたN-タンクの導電性領域16のベースプレート12への逆バイアス漏電(reverse biased leakage)は、電流限界範囲よりもずっと低く、典型的には数ピコアンペア未満である必要がある。

0021

真性あるいはドープしたポリシリコンに加え、その他の高抵抗率材料も抵抗32を形成するのに用いることができる。例を挙げれば、導電性を低下させるドーパント(例えば、酸素、窒素およびこれらの化合物を)含有した半絶縁性多結晶シリコン(すなわち、SIPOS)によって抵抗32を形成してもよい。一般的には、これらの元素でドープされたポリシリコンは抵抗率が高いままである。抵抗32は少量ドープしたシリコンから形成することもできる。

0022

他の適当な材料としては、酸窒化タンタル(TaNxOy)および酸窒化チタン(TiNxOy)が挙げられる。これらの化合物は、窒素の酸素に対する比率が約1:2から2:1(すなわち、x=1〜2、y=1〜2)である。一般的には、このような材料は、所望の抵抗率を与えるような元素比で堆積することができる。抵抗32は、また、高抵抗ガラス材料、例えば、酸化クロムや酸化マンガンあるいは酸化チタンで形成することもできる。

0023

抵抗32の全抵抗値(RT)は、シート抵抗(RS)に依存するだけでなく、抵抗32を導電性領域16に電気的に接続する接触部38の接触抵抗(RC1)および抵抗32をインターコネクト34に電気的に接続する接触部39の接触抵抗(RC2)に依存する。数式で表せば、抵抗32の全抵抗値RTは、RS+RC1+RC2に等しい。

0024

接触部38および39は、非整流的な低抵抗接触部あるいはノンオーミック(non-ohmic)な整流的接触部として形成することができる。低抵抗接触部とした場合には、全抵抗値(RT)の実質的にすべては、高抵抗値抵抗32それ自体によりもたらされる。

0025

低抵抗接触部は、インターコネクト34の形成に先立ち、抵抗32の接触部領域をドーパントで処理することにより形成することができる。これは図2に模式的に表されている。抵抗32がシリコンべースの材料(例えば、真性ポリシリコン、少量ドープされたポリシリコン、アモルファスシリコン)で形成される場合は、ベースプレート12のN-タンク導電性領域16から、N+ドーパント(例えば、リン)が低抵抗接触部に拡散する。抵抗32を形成するシリコンベースの材料は、次いで、抵抗32の抵抗に求められる条件に適い、接触部39を形成するようにN-型、P-型いずれのドーパントでドープしてもよい。シリコンベースの材料がN-型ドーパントでドープされるときは、シート抵抗(Rs)はN-層のシート抵抗によって決定される。シリコンベースの材料がP-型ドーパントでドープされるときは、シート抵抗(Rs)は逆N+/P-接合漏電(reverse N+/P- junction leakage)機構によって決定される。

0026

接触部38と39はまた、高抵抗接触部として形成することもできる。例えば、少量ドープされた半導体材料(例えば、真性ポリシリコンまたは少量ドープされたポリシリコン)を用いてショットキーコンタクトを形成することができる。さらに、抵抗32は、高抵抗ガラスタイプ材料(例えば、酸化クロム、酸化マンガンあるいは酸化チタン)で形成して高抵抗接触部38および39を形成することができる。いずれの場合も、接触部38と39の高い接触抵抗は、抵抗の全抵抗値(RT)に大きく寄与する。

0027

高抵抗値抵抗32を備えたFEDピクセル10を形成する代表的な方法は以下の通りである:
(1)単結晶シリコンベースプレート12のパターニングとドーピングによりエミッタサイト14を設けるためのN-タンク導電性領域16を形成する。
(2)シリコンベースプレート12にマスキングおよびエッチング処理を施して電子放出サイト(エミッタサイト)14を形成する。
(3)適当な酸化プロセスを用いてエミッタサイト14を酸化的に尖鋭化する。

0028

(4)高抵抗値抵抗32のための薄い絶縁層40を形成する。薄い絶縁層40としては、シリコンベースプレート12を酸化して形成される二酸化ケイ素層を用いることができる。
(5)後−接触清浄化調製(post-contanct clean preparation)およびN-タンク導電性領域16への接触部38の形成。
(6)適当な堆積法(例えば、CVDやスパッタリング)を用いて、高抵抗材料(真性多結晶シリコン、酸素や窒素をドープしたポリシリコン、酸窒化タンタル(TaNxOy)、酸窒化チタン(TiNxOy)、ガラスタイプ材料)層を接触部38上に堆積して高抵抗値抵抗32を形成する。

0029

(7)絶縁性物質(例えば、二酸化ケイ素、窒化ケイ素あるいは酸窒化ケイ素)をコンフォーマル堆積させてマルチレベル酸化層36の一つのレベルを形成する。
(8)導電性ドーパント(例えば、リン)をドープしたポリシリコンを堆積することによりグリッド18を形成する。他の導電性材料(例えば、クロム、モリブデンその他の金属)も用いることができる。
(9)グリッドを化学的機械平坦化(CMP)して自己位置合わせ性を形成する(米国特許第5,186,670号参照)

0030

(10)グリッド18にフォトパターニングおよびドライエッチングを施す。

図面の簡単な説明

0031

図1シリコン単結晶ベースプレートを用いた参考例における、高抵抗値抵抗を堆積層として有するフィールドエミッションディスプレイ(FED)の一部の模式的断面図。
図2低抵抗接触部を有する図1に示す高抵抗値抵抗の形成を図示した図1の部分的模式図。
図3シリコン単結晶ベースプレートを用いた図1とは異なる参考例における、高抵抗値抵抗をN-拡散導電領域に接続された堆積層として有するフィールドエミッションディスプレイ(FED)の一部の模式的断面図。
図4低抵抗接触部を有する図3に示す高抵抗値抵抗の形成を示した図3の一部の模式的断面図。
図5ガラス基体上に絶縁されたシリコン含有島部を含むベースプレートを用いた本発明における、高抵抗値抵抗の形成を図示した図2に対応する模式図。
図6ガラス基体上に絶縁されたシリコン含有島部を含むベースプレートを用いた本発明における、図1に示すと同様な高抵抗値抵抗の形成を図示した模式図。
図7ガラス基体上に絶縁されたシリコン含有島部を含むベースプレートを用いた本発明における、図3に示す抵抗と同様な高抵抗値抵抗の形成を図示した模式図。
図8高抵抗値抵抗がFED制御回路一体化されている本発明の別の態様の電気的模式図。

--

0032

10ピクセル
12ベースプレート
14エミッタサイト
16 N−タンク導電性領域
17 N−タンク拡散導電性領域
18グリッド
20キャビティ(空洞)
22フェイスプレート
24蛍光体コーティング
26電源
28電子
32高抵抗値抵抗
34インターコネクト
36マルチレベル酸化層
38 接触部
39 第2接触部
40絶縁層
50ビア
52ガラス基体
54バリア層
56、62シリコン島
58、60 インターコネクト
64、66、68、70 接触部
72真性バリア層

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ