図面 (/)

技術 電子機器の防御装置

出願人 株式会社板屋製作所
発明者 野上正輝前島英三
出願日 1998年11月18日 (22年0ヶ月経過) 出願番号 1998-328499
公開日 2000年5月30日 (20年6ヶ月経過) 公開番号 2000-150685
状態 拒絶査定
技術分野 電気装置のための箱体 半導体容器とその封止
主要キーワード インサート位置 防御装置 ノックアウトプレート 信号読み取り用 各導電パターン ケース表面 吸引ポート 孔あけ加工
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2000年5月30日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (9)

課題

本発明は電子機器が収容されるケースに外部から加工が加えられたことを検知することを課題とする。

解決手段

、電子機器の防御装置11は、上ケース12と、下ケース14とを組み合わせた構成であり、上ケース12及び下ケース14の内面には異常検出板16,18がインサート成型により一体的に固着されている。下ケース14の内部には、回路基板20が収容されており、その上方は上ケース12で覆われるように取り付けられている。回路基板20には、電子機器としてのメモリチップ又は記憶領域を有するMPU等からなる半導体記憶装置22が半田付けされている。異常検出板16,18は、その表面に導電パターン24が形成されている。この導電パターン24には、所定の電流通電されており、外部からの加工により切断されると、通電が遮断されて異常検知信号が出力される。

概要

背景

例えば機密性の高い電子機器が収容されるケースでは、通常、ケースの蓋の開閉を防止するように構成されている。一方、電子機器の中でも制御プログラム等のソフトウエアが記憶される半導体記憶装置(記憶領域を有するメモリチップ又はMPU等)が配置されたプリント基板が収容されるケースの場合には、半導体記憶装置に記憶されているプログラムが読み取られるのを防止するためにケースの蓋が開かれたときに半導体記憶装置に記憶されているプログラムやデータを破壊するような防御装置が組み込まれている。

この防御装置としては、例えばケースの蓋が開かれると、蓋とケース本体との間の接点が離れて電気的に検知される構成のものがある。そして、この防御装置は、そのときの検知信号に基づいて半導体記憶装置の端子に過大な電圧をかけて半導体記憶装置内部の回路を破壊することによりプログラムやデータが外部に盗まれることを防止するように構成されている。

概要

本発明は電子機器が収容されるケースに外部から加工が加えられたことを検知することを課題とする。

、電子機器の防御装置11は、上ケース12と、下ケース14とを組み合わせた構成であり、上ケース12及び下ケース14の内面には異常検出板16,18がインサート成型により一体的に固着されている。下ケース14の内部には、回路基板20が収容されており、その上方は上ケース12で覆われるように取り付けられている。回路基板20には、電子機器としてのメモリチップ又は記憶領域を有するMPU等からなる半導体記憶装置22が半田付けされている。異常検出板16,18は、その表面に導電パターン24が形成されている。この導電パターン24には、所定の電流通電されており、外部からの加工により切断されると、通電が遮断されて異常検知信号が出力される。

目的

そこで、本発明は上記課題を鑑み、ケースの表面に孔を開けることを検知しうる電子機器の防御装置を提供することを目的とする。

効果

実績

技術文献被引用数
2件
牽制数
3件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

電子機器が収容されるケース内面に、所定の導電パターンが形成された基板を固着したことを特徴とする電子機器の防御装置

請求項2

前記請求項1記載の電子機器の防御装置であって、前記導電パターンは、前記ケースの外側から孔あけ加工されたときに信号を出力する検出回路に接続され、該検出回路から通電されることを特徴とする電子機器の防御装置。

請求項3

前記請求項1記載の電子機器の防御装置であって、前記基板は、前記ケースが成形される際にインサート成形されることを特徴とする電子機器の防御装置。

技術分野

0001

本発明は、電子機器が収容されるケースに外部から加工して内部の電子機器に何らかの操作が行なわれることを阻止する構成とされた電子機器の防御装置に関する。

背景技術

0002

例えば機密性の高い電子機器が収容されるケースでは、通常、ケースの蓋の開閉を防止するように構成されている。一方、電子機器の中でも制御プログラム等のソフトウエアが記憶される半導体記憶装置(記憶領域を有するメモリチップ又はMPU等)が配置されたプリント基板が収容されるケースの場合には、半導体記憶装置に記憶されているプログラムが読み取られるのを防止するためにケースの蓋が開かれたときに半導体記憶装置に記憶されているプログラムやデータを破壊するような防御装置が組み込まれている。

0003

この防御装置としては、例えばケースの蓋が開かれると、蓋とケース本体との間の接点が離れて電気的に検知される構成のものがある。そして、この防御装置は、そのときの検知信号に基づいて半導体記憶装置の端子に過大な電圧をかけて半導体記憶装置内部の回路を破壊することによりプログラムやデータが外部に盗まれることを防止するように構成されている。

発明が解決しようとする課題

0004

しかしながら、上記のような従来の防御装置では、ケースを部分的に切断するか、あるいはケースの表面に3〜4mm程度の穴を開け、この信号読み取り用プローブケース内に挿入することができるので、ケースの蓋を開くことなく半導体記憶装置の端子に信号読み取り用プローブを接触させて半導体記憶装置に記憶されているプログラムやデータを読み取ることが可能であった。

0005

そこで、本発明は上記課題を鑑み、ケースの表面に孔を開けることを検知しうる電子機器の防御装置を提供することを目的とする。

課題を解決するための手段

0006

上記課題を解決するため、本発明は、以下のような特徴を有する。上記請求項1記載の発明は、電子機器が収容されるケースの内面に、所定の導電パターンが形成された基板を固着したことを特徴とするものである。従って、請求項1記載の発明によれば、電子機器が収容されるケースの内面に、所定の導電パターンが形成された基板を固着したため、外部からケースに孔を開けると導電パターンが切断され、これを検知することができる。

0007

また、請求項2記載の発明は、前記請求項1記載の電子機器の防御装置であって、前記導電パターンは、前記ケースの外側から孔あけ加工されたときに信号を出力する検出回路に接続され、該検出回路から通電されることを特徴とするものである。

0008

従って、請求項2記載の発明によれば、導電パターンがケースの外側から孔あけ加工されたときに信号を出力する検出回路に接続され、検出回路から通電されているので、外部からケースに孔が開けられて導電パターンが切断されると検出回路から信号が出力され、この信号に基づいて電子機器を保護したり、あるいは電子機器に記憶されたプログラムやデータが盗まれることを防止できる。

0009

また、請求項3記載の発明は、前記請求項1記載の電子機器の防御装置であって、前記基板は、前記ケースが成形される際にインサート成形されることを特徴とするものである。従って、請求項3記載の発明によれば、ケースが成形される際に基板をインサート成形したため、ケースと基板とを一体化することができ、外部からケース表面に何らかの加工が施されると、基板もケースと共に損傷して導電パターンが切断して不正行為を確実に検知することができる。

発明を実施するための最良の形態

0010

下図面と共に本発明の実施の形態について説明する。図1は本発明になる電子機器の防御装置の一実施例の分解斜視図である。図1に示されるように、電子機器の防御装置11は、上ケース12と、下ケース14とを組み合わせた構成であり、上ケース12及び下ケース14の内面には異常検出板(基板)16,18が一体的に固着されている。この防御装置11は、特に機密性の高い電子機器に用いられており、例えば電子マネーカードカードリーダライタ等のセキュリティを要する電子機器に適している。

0011

上ケース12及び下ケース14は、合成樹脂製であり、異常検出板16,18は上ケース12及び下ケース14の内面にインサート成型されている。そして、下ケース14の内部には、回路基板20が収容されており、その上方は上ケース12で覆われるように取り付けられている。尚、異常検出板16,18は、箱型に形成された上ケース12及び下ケース14の内面形状に対応した箱型形状に形成されており、殆ど隙間のない密着状態で一体化されている。

0012

回路基板20には、電子機器としてのメモリチップ又は記憶領域を有するMPU等からなる半導体記憶装置22が半田付けされている。この半導体記憶装置22は、例えば記憶領域に制御プログラムや各データ等が記憶されている。また、異常検出板16,18は、成型が容易に行なえるように比較的柔らかい材質のものをベース材としており、その表面に絶縁性を有するレジスト膜被覆し、その表面に銅泊による導電パターン24が形成されている。この導電パターン24には、後述するように所定の電流が通電されており、外部からの加工により切断されると、通電が遮断されて異常検知信号が出力される。

0013

尚、本実施の形態では、異常検出板16,18の内面に導電パターン24が形成された構成を一例として図示したが、これに限らず、異常検出板16,18の外面に導電パターン24を形成する構成としても良いのは勿論である。図2は防御装置11の縦断面図である。また、図3図2中III −III 線に沿う縦断面図である。

0014

図2及び図3に示されるように、異常検出板16,18は、上ケース12及び下ケース14の内面に突出するリブ26〜28により係止されて上ケース12及び下ケース14と一体化される。また、リブ26〜28は、異常検出板16,18を貫通する小孔16a,18aを貫通する括れ部26a〜28aを有するため、異常検出板16,18が脱落しないように係止する。

0015

回路基板20は下ケース14のリブ28の上端に載置された状態でビス30により固定される。また、上ケース12と下ケース14は、リブ26,28に挿通されるビス32により締結される。また、異常検出板16,18の表面に形成された導電パターン24の各端子は、夫々直列接続となるように接触している。そのため、上ケース12と下ケース14と離間させると導電パターン24間が切断されて通電が遮断されると共に、いずれか一方の導電パターン24が外部から切断されても両方が断線状態となるように取り付けられている。

0016

図4は異常検出板16,18の展開図である。図4に示されるように、異常検出板16,18は、例えば銅板アルミニウム板鉄板等の金属基板からなるベース材の表面に導電パターン24が形成されている。この導電パターン24は、底面又は上面だけでなく4方向の各側面にも形成されており、異常検出板16,18を貫通する小孔16a,18aを除く部分に形成されている。そして、導電パターン24は、異常検出板16,18の内面又は外面のいずれか一方に形成される。

0017

尚、異常検出板16,18はベース材が金属基板からなる場合、X線を用いても導電パターン24を判別することができず、導電パターン24が設けられていない部分に穴を開けることを防止できる。さらに、異常検出板16,18のベース材が金属基板からなる場合、電磁シールドとしても機能するため、外部からの磁気遮蔽して半導体記憶装置22等の電子部品を磁気から保護することができる。

0018

また、異常検出板16,18をガラスエポキシ樹脂ポリイミド樹脂等のプラスチック基板により形成することも可能である。このように、プラスチック基板により形成された場合には、上ケース12及び下ケース14との密着性を高めるため、導電パターン24の表面をコーティングする。そして、導電パターン24は一方の端子24aから他方の端子24bまで1本の導電線ジグザグ状連続形成させたものであり、何処か一箇所が切断されても断線して通電不能となるように形成されている。また、導電パターン24は、各銅泊部分の幅及び間隔が0.1〜0.5mm程度に形成されている。

0019

従って、導電パターン24は、外部から直径1mmの穴が開けられても、何処かが切断されて通電不能となる。すなわち、上ケース12又は下ケース14に穴を開けると、異常検出板16,18の表面に細かいピッチで連続形成された導電パターン24の一部が必ず切断されてしまい、端子24aと端子24bとの間の電位差がゼロとなる。

0020

これにより、上ケース12又は下ケース14が外部から加工されたことを検知できると共に、その検知信号(電圧ゼロ)を出力することができる。このように、端子24aと端子24bとの間の電圧を監視することにより異常の有無を判別することができので、上ケース12と下ケース14とを離間させずに回路基板20の半導体記憶装置22に記憶されている制御プログラムや各データを読み取ろうとしても、上ケース12又は下ケース14を外部から切断したり、あるいは上ケース12又は下ケース14に穴を開けて導電パターン24が切断された時点で導電パターン24に通電される電圧がゼロに低下して外部からの異常な加工が検知される。

0021

図5は導電パターン24が接続される防御回路のブロック図である。図5に示されるように、異常検出板16,18に形成された導電パターン24,24は直列に接続されており、導電パターン24,24の端子は検出回路34により通電されると共に電圧値が監視されている。検出回路34は、導電パターン24,24の電圧がゼロになると、電圧印加回路36に検出信号を出力する。電圧印加回路36は、検出回路34からの検出信号に基づいて半導体記憶装置22に過大な電圧を印加して半導体記憶装置22に記憶されたプログラム及びデータを破壊する。これにより、半導体記憶装置22に記憶されたプログラム及びデータが外部に盗み出されることが防止される。

0022

次に、上記上ケース12又は下ケース14の成型方法について各工程順に説明する。上ケース12及び下ケース14は、射出成型機により成型される。図6は射出成型機に装着された金型の成型前の状態を示す正面図である。また、図7は射出成型機に装着された金型の成型後の状態を示す正面図である。
工程1では、導電パターン24が形成された異常検出板16,18を用意する。
工程2では、図6に示されるように、異常検出板16(18)を可動側のコアプレート40に装填する。異常検出板16(18)は、コアプレート40に固定されたコア41に設けられたバキューム(負圧)の吸引ポート(図示せず)により吸着されて所定のインサート位置に保持される。

0023

このとき、コアプレート40は、キャビティプレート42から離間しており、キャビティプレート42はランナ44を有する固定側取付板46から離間している。
工程3では、図7に示されるように、コアプレート40がB方向に駆動されてキャビティプレート42に当接する位置に移動すると共に、キャビティプレート42も固定側取付板46に当接する位置に移動する。
工程4では、固定側取付板46のランナ44からキャビティプレート42のキャビティ42aに溶融樹脂注入される。これにより、キャビティ42a内には、異常検出板16(18)が装填されているので、異常検出板16(18)の表面を覆うように溶融樹脂が充填される。
工程5では、キャビティ42a内に充填された溶融樹脂を冷却して異常検出板16(18)がインサート成型された状態の溶融樹脂が固化される。これで、上ケース12又は下ケース14が得られる。
工程6では、図6に示されるように、コアプレート40がA方向に駆動されてキャビティプレート42から離間する方向に移動し、キャビティプレート42も固定側取付板46から離間する。
工程7では、コア41の背面側に設けられたノックアウトプレート50が移動し、ノックアウトプレート50に支持されたノックピン52が成型された上ケース12又は下ケース14をコア41から離間させて金型から取り出される。

0024

このように、射出成型機を用いてインサート成型することにより上ケース12,下ケース14の内面に異常検出板16,18を容易に一体化することが可能となる。よって、外部から上ケース12,下ケース14に穴あけあるいは切断等の加工が施されると、上ケース12,下ケース14と一体な異常検出板16,18の導電パターン24が切断されて外部からの異常な加工が検知される。

0025

図8は異常検出板16,18の変形例を示す縦断面図である。図8に示されるように、異常検出板16,18の内面及び外面の両面に導電パターン24A,24Bを形成する。この場合、内面側の導電パターン24Aと外面側の導電パターン24Bとが互い違いとなる位置に配置されるように形成されている。

0026

このように、異常検出板16,18の両面に導電パターン24A,24Bを形成すると、一方の導電パターン24Aの間隔に他方の導電パターン24Bが配置されるため、各導電パターン24A,24Bを組み合わせることにより異常検出板16,18の全面に導電パターン24A,24Bが形成されることになる。そのため、異常検出板16,18のどこに穴を開けても導電パターン24A又は24Bが切断されて外部からの加工を確実に検出することができる。

0027

尚、上記実施の形態では、異常検出板16,18がインサート成型されて上ケース12,下ケース14の内面に一体的に固着されるものとしたが、これに限らず、異常検出板16,18を接着等の固着手段により固着するようにしても良いのは勿論である。また、上記実施の形態では、上ケース12,下ケース14の内部に回路基板20が収容されるものとしたが、この回路基板20は各装置の種類に応じて異なる形状、構成となるのは言うまでもない。

発明の効果

0028

上述の如く、請求項1記載の発明によれば、電子機器が収容されるケースの内面に、所定の導電パターンが形成された基板を固着したため、外部からケースに孔を開けたり、ケースを切断するとケースに固着された基板に形成された導電パターンが切断され、外部からの異常な加工を確実に検知することができる。

0029

また、請求項2記載の発明によれば、導電パターンがケースの外側から孔あけ加工されたときに信号を出力する検出回路に接続され、検出回路から通電されているので、ケースに孔が開けられて導電パターンが切断されると検出回路から信号が出力され、この信号に基づいて電子機器を保護したり、あるいは電子機器に記憶されたプログラムやデータが盗まれることを防止できる。

0030

また、請求項3記載の発明によれば、ケースが成形される際に基板をインサート成形したため、ケースと基板とを容易に一体化することができる。そのため、外部からケース表面に何らかの加工が施されると、基板もケースと共に損傷して導電パターンが切断して不正行為を確実に検知することができる。

図面の簡単な説明

0031

図1本発明になる電子機器の防御装置の一実施例の分解斜視図である。
図2防御装置11の縦断面図である。
図3図2中III −III 線に沿う縦断面図である。
図4異常検出板16,18の展開図である。
図5導電パターン24が接続される防御回路のブロック図である。
図6射出成型機に装着された金型の成型前の状態を示す正面図である。
図7射出成型機に装着された金型の成型後の状態を示す正面図である。
図8異常検出板16,18の変形例を示す縦断面図である。

--

0032

11防御装置
12 上ケース
14 下ケース
16,18異常検出板
20回路基板
22半導体記憶装置
24導電パターン
26〜28リブ
34検出回路
36電圧印加回路
40コアプレート
41コア
42キャビティプレート
46固定側取付板
50ノックアウトプレート
52 ノックピン

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ