図面 (/)

技術 半導体装置及びその製造方法

出願人 富士通株式会社
発明者 綿谷宏文
出願日 1998年10月14日 (20年2ヶ月経過) 出願番号 1998-292515
公開日 2000年4月28日 (18年7ヶ月経過) 公開番号 2000-124306
状態 特許登録済
技術分野 半導体の電極 半導体集積回路装置の内部配線
主要キーワード フルオロカーボン膜 Cu配線パターン 下層配線パターン 有機層間絶縁膜 無機層間絶縁膜 超微細化 配線溝形成用 アモルファスSi膜
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2000年4月28日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (13)

課題

Cu配線有機層間絶縁膜上に形成する工程を実現し、配線遅延の影響を低減する。

解決手段

多層有機層間絶縁膜の最上層に有機層間絶縁膜78を形成し、有機層間絶縁膜78上に第1のエッチングストッパ膜80を形成し、第1のエッチングストッパ膜80上に、第1のエッチングストッパ膜80とは異なる第2のエッチングストッパ膜82を形成することにより、配線溝91とコンタクトホール89とを同時に形成することを可能とする。

概要

背景

図1(A)〜図2(F)はSiO2 膜を層間絶縁膜として用いた、従来のデュアルダマシン法による多層配線構造の形成工程を示す。図1(A)の工程を参照するに、Si基板1上には図示を省略した絶縁膜を介してCu等の下層配線パターン10が形成されており、前記下層配線パターン10上にはSiNよりなる第1のエッチングストッパ膜12がプラズマCVD法により形成される。前記SiN膜12上にはさらにSiO2 よりなる第1の層間絶縁膜14がプラズマCVD法により形成され、前記SiO2 膜14上にはさらにSiNよりなる第2のエッチングストッパ膜16がプラズマCVD法により形成される。さらにその上にレジストパターン18が形成される。レジストパターン18中にはレジスト開口部18Aが、多層配線構造中に形成されるコンタクトホールに対応して形成される。

次に図1(B)の工程で、前記レジストパターン18をマスクに前記SiN膜16に対してドライエッチングを行ない、前記レジスト開口部18Aに対応して開口部20を前記SiN膜16中に形成する。さらに、前記開口部20の形成の後、前記レジストパターン18をアッシングにより除去する。次に、図1(C)の工程でSiN膜16上に前記開口部20を覆うようにSiO2 膜22が第2の層間絶縁膜としてCVD法により形成される。

さらに図2(D)の工程において、前記SiN膜16中の開口部20を含むように、前記SiO2 膜22中に形成される配線溝に対応した開口部24Aを有するレジストパターン24が形成され、図2(E)の工程で前記レジスト膜24をマスクとしてSiO2 膜22をドライエッチングすることにより、前記SiO2膜22中に配線溝26が形成される。前記配線溝26の底部には前記SiN膜16が露出されるが、ドライエッチング工程をさらに継続することにより、前記SiN膜16をマスクに前記SiO2 膜14がドライエッチングされ、前記SiO2 膜14中に前記開口部20に対応したコンタクトホール28が形成される。前記コンタクトホール28の底部にはSiN膜12が露出される。

さらに図2(F)の工程において、前記コンタクトホール28の底に露出されたSiN膜12をエッチング・除去することにより、コンタクトホール28の底にCu配線パターン10が露出され、前記配線溝26及びコンタクトホール28をCuのリフローで埋めることにより多層配線構造の形成工程が完了する。上記デュアルダマシン法による多層配線構造の形成工程では、一度のドライエッチング工程により、配線溝とコンタクトホールとが同時に形成されるため、半導体装置の製造工程が簡素化される。

一方、上記従来の多層配線構造では、層間絶縁膜14あるいは22が誘電率の高いSiO2 より形成されるため配線容量が大きくなることが避けられず、先に説明した配線遅延の問題を解消することができない。これに対し、従来より層間絶縁膜として誘電率の低い有機層間絶縁膜を使った多層配線構造が提案されている。

図3(A)〜(C)及び図4(D)〜(E)に示す工程は、かかる有機層間絶縁膜を使った多層配線構造の形成工程の一例を示す。ただし、図中先に説明した部分には同一の参照符号を付し、説明を省略する。図3(A)を参照するに、前記基板1上のCu配線パターン10上には第1のエッチングストッパ膜としてSiN膜30がプラズマCVD法により形成されているが、この第2の従来の方法では、前記第1の層間絶縁膜として有機SOG膜32を前記SiN膜30上にスピンコーティング等により塗布・形成する。さらに、第2のエッチングストッパ膜としてSiN膜34を前記有機SOG膜32上にプラズマCVD法により形成し、さらに第2の層間絶縁膜として有機SOG膜36を、前記SiN膜34上にプラズマCVD法により形成する。

さらに前記有機SOG膜36上に、前記有機SOG膜32中に形成されるコンタクトホールに対応した開口部38Aを有するレジストパターン38を形成する。続いて図3(B)の工程で、前記レジストパターン38をマスクとして前記有機SOG膜36、SiN膜34および有機SOG膜32をエッチングし、コンタクトホール40を形成する。

さらに図3(C)の工程で、前記有機SOG膜36上に前記コンタクトホール40を含むように、前記膜36中に形成される配線溝に対応した開口部42Aを有するレジストパターン42を形成する。次に図4(D)の工程で、前記レジストパターン42をマスクとして前記有機SOG膜36をエッチングし、膜36中に配線溝44を形成する。前記配線溝44の形成の後、レジストパターン42をアッシングにより除去する。先にも説明したように配線溝44はコンタクトホール40を含み、底部において前記SiN膜34を露出する。

さらに図4(E)の工程では、上記エッチング工程に続いて前記配線溝44底部のSiN膜34とコンタクトホール40底部のSiN膜30とをエッチングし、下層のCu配線パターン10を表出させる。以上のように、第2の従来法によるデュアルダマシンプロセスでは、コンタクトホール形成と配線溝形成のエッチング工程を2度に分けて行うものであり、配線溝形成用レジストパターニングの際に、マスク合わせが容易になる。

前記図3(A)〜図4(E)の工程で使われた有機層間絶縁膜32および36は、先に説明した図1(A)〜図2(F)の層間絶縁膜形成工程に対しても適用可能である。また、先に説明した図1(A)〜図2(F)の工程で使われた無機層間絶縁膜を図3(A)〜図4(E)の層間絶縁膜形成工程について適用することも可能である。

一方、上記従来の多層配線構造では、図5(A)に示すように、レジストパターン24を形成する際に位置ずれが生じると、前記SiN膜16中の開口部20がSiO2 膜22中に形成される配線溝26中に全く、あるいは部分的に含まれない場合が生じる。このような場合に図5(B)に示すようにレジストパターン24を修正せずにドライエッチングを行い、コンタクトホール28の開口を試みると、上記マスク合わせの位置ずれに対応して、コンタクトホール28の開口径設計値よりも小さくなり、その結果コンタクトホールのアスペクト比が増大する。最悪の場合、コンタクトホール28は開口しないおそれがある。同様な問題が、図3(A)〜図4(E)に示す有機層間絶縁膜を使った多層配線構造においても生じる。

概要

Cu配線を有機層間絶縁膜上に形成する工程を実現し、配線遅延の影響を低減する。

多層有機層間絶縁膜の最上層に有機層間絶縁膜78を形成し、有機層間絶縁膜78上に第1のエッチングストッパ膜80を形成し、第1のエッチングストッパ膜80上に、第1のエッチングストッパ膜80とは異なる第2のエッチングストッパ膜82を形成することにより、配線溝91とコンタクトホール89とを同時に形成することを可能とする。

目的

そこで、本発明は上記従来の課題を解決した、新規で有用な半導体装置およびその製造方法を提供することを概括的課題とする。本発明のより具体的な課題は、低誘電率の有機層間絶縁膜を用いたダマシン構造の多層配線構造の形成の際に、マスク位置ずれの補正を可能とし、半導体装置製造の際の歩留まりを向上できる半導体装置の製造方法を提供することにある。

効果

実績

技術文献被引用数
3件
牽制数
8件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

基板上に第1の層間絶縁膜を形成する工程と、前記第1の層間絶縁膜上に第2の、有機層間絶縁膜を形成する工程と、前記第2の層間絶縁膜上に第1のエッチングストッパ膜を形成する工程と、前記第1のエッチングストッパ膜上に、前記第1のエッチングストッパ膜とは異なる第2のエッチングストッパ膜を形成する工程とを有し、さらに前記第2のエッチングストッパ膜上に第1の開口部を、前記第1のエッチングストッパ膜が露出するように形成する工程と、前記露出した第1のエッチングストッパ膜中に、第2の開口部を形成する工程と、前記第1のエッチングストッパ膜をマスクとして、前記第2の層間絶縁膜をエッチングして前記第2の開口部に対応した第3の開口部を前記第2の層間絶縁膜中に形成する工程と、前記第2のエッチングストッパ膜をマスクとして前記第2の層間絶縁膜をエッチングし、前記第2の層間絶縁膜中に前記第1の開口部に対応した配線溝を形成する工程と、前記第1の層間絶縁膜中に、前記第3の開口部に対応したコンタクトホールを形成する工程と、さらに前記コンタクトホールと前記配線溝とを導体によって埋める工程とを有することを特徴とする半導体装置の製造方法。

請求項2

前記第2の開口部を形成する工程は、前記第2のエッチングストッパ膜上に、前記第2の開口部に対応するレジスト開口部を有するレジストパターンを形成する工程と、前記レジストパターンをマスクに前記第2のエッチングストッパ膜をパターニングする工程とを含むことを特徴とする請求項1記載の半導体装置の製造方法。

請求項3

さらに、前記レジストパターンを形成する工程の後、前記第2のエッチングストッパ膜をパターニングする工程の前に、前記レジストパターンを除去し、新たに前記第2の開口部に対応するレジスト開口部を有するレジストパターンを形成する工程を含み、前記第2のエッチングストッパ膜をパターニングする工程は、前記新たに形成されたレジストパターンをマスクに実行されることを特徴とする請求項2記載の半導体装置の製造方法。

請求項4

前記配線溝を形成する工程と前記コンタクトホールを形成する工程とは実質的に同時に実行されることを特徴とする請求項1〜3のうち、いずれか一項記載の半導体装置の製造方法。

請求項5

前記第1のエッチングストッパ膜としてSiN膜を用いることを特徴とする請求項1〜4のうち、いずれか一項記載の半導体装置の製造方法。

請求項6

前記第2のエッチングストッパ膜としてSiO2 膜を用いることを特徴とする請求項1〜5のうち、いずれか一項記載の半導体装置の製造方法。

請求項7

前記第1のエッチングストッパ膜としてSiO2 膜を用い、かつ前記第2のエッチングストッパ膜としてTiN膜を用いることを特徴とする請求項1〜4のうち、いずれか一項記載の半導体装置の製造方法。

請求項8

前記第1の層間膜と前記第2の有機層間絶縁膜との間隙絶縁膜を形成する工程を含むことを特徴とする請求項1〜7のうち、いずれか一項記載の半導体装置の製造方法。

請求項9

前記コンタクトホールと配線溝とを導体により埋める工程は、前記第2のエッチングストッパ膜上にCu層を、前記コンタクトホールと配線溝とを埋めるように堆積する工程と、前記第2のエッチングストッパ膜上のCu層を化学機械研磨により除去する工程とを含むことを特徴とする請求項1〜8のうち、いずれか一項記載の半導体装置の製造方法。

請求項10

基板と、前記基板上に形成された第1の層間絶縁膜と、前記第1の層間絶縁膜上に形成された第2の、有機層間絶縁膜と、前記第1の層間絶縁膜に形成されたコンタクトホールと、前記第2の層間絶縁膜に前記コンタクトホールと連続して形成された配線溝と、前記コンタクトホールと前記配線溝とを埋める導体パターンとよりなる半導体装置において、前記第2の層間絶縁膜上に形成された第1のエッチングストッパ膜と、前記第1のエッチングストッパ膜上に形成された前記第1のエッチングストッパ膜とは異なる第2のエッチングストッパ膜とをさらに有することを特徴とする半導体装置。

請求項11

前記第2のエッチングストッパ膜表面と前記導体表面とは実質的に同一平面を形成することを特徴とする請求項10記載の半導体装置。

技術分野

0001

本発明は、半導体装置及びその製造方法に関し、特に多層配線構造を有する半導体装置及びその製造方法に関する。微細化技術の進展に伴い、半導体集積回路集積密度は年々向上しているが、かかる集積密度の増大に伴い、半導体集積回路中における配線抵抗および配線容量に起因する配線遅延の問題が顕在化している。かかる配線遅延の問題に鑑み、最近では低抵抗のCuを配線パターンとして使用し、また低誘電率有機膜層間絶縁膜として使用する技術が研究されている。

0002

従来よりCuをドライエッチングによりパターニングする有効な方法が知られていないため、Cuを配線パターンに使う場合には、層間絶縁膜中配線溝及びコンタクトホールを先に形成し、これをCuで埋めるいわゆるデュアルダマシン法が使われている。デュアルダマシン法では、コンタクトホールと配線溝をCu等の配線材料により埋め込み、さらに化学機械研磨(CMP;Chemical Mechanical Polishing)法により不要部分の配線材料を研磨・除去することによりコンタクトホール及び配線溝に埋め込まれた、平坦化された配線パターンを形成する。デュアルダマシン法によれば、幅の狭い高アスペクト比の配線パターンをエッチングにより形成する必要がなく、また配線間の微細なスペースを層間絶縁膜により埋め込む必要もなく、非常に微細化された配線パターンを容易に形成することができる。デュアルダマシン法による多層配線構造の形成は、配線のアスペクト比が高くなるほど、また配線総数が増大するほど有効であり、超微細化半導体装置の製造コストの削減に大きく寄与する。

背景技術

0003

図1(A)〜図2(F)はSiO2 膜を層間絶縁膜として用いた、従来のデュアルダマシン法による多層配線構造の形成工程を示す。図1(A)の工程を参照するに、Si基板1上には図示を省略した絶縁膜を介してCu等の下層配線パターン10が形成されており、前記下層配線パターン10上にはSiNよりなる第1のエッチングストッパ膜12がプラズマCVD法により形成される。前記SiN膜12上にはさらにSiO2 よりなる第1の層間絶縁膜14がプラズマCVD法により形成され、前記SiO2 膜14上にはさらにSiNよりなる第2のエッチングストッパ膜16がプラズマCVD法により形成される。さらにその上にレジストパターン18が形成される。レジストパターン18中にはレジスト開口部18Aが、多層配線構造中に形成されるコンタクトホールに対応して形成される。

0004

次に図1(B)の工程で、前記レジストパターン18をマスクに前記SiN膜16に対してドライエッチングを行ない、前記レジスト開口部18Aに対応して開口部20を前記SiN膜16中に形成する。さらに、前記開口部20の形成の後、前記レジストパターン18をアッシングにより除去する。次に、図1(C)の工程でSiN膜16上に前記開口部20を覆うようにSiO2 膜22が第2の層間絶縁膜としてCVD法により形成される。

0005

さらに図2(D)の工程において、前記SiN膜16中の開口部20を含むように、前記SiO2 膜22中に形成される配線溝に対応した開口部24Aを有するレジストパターン24が形成され、図2(E)の工程で前記レジスト膜24をマスクとしてSiO2 膜22をドライエッチングすることにより、前記SiO2膜22中に配線溝26が形成される。前記配線溝26の底部には前記SiN膜16が露出されるが、ドライエッチング工程をさらに継続することにより、前記SiN膜16をマスクに前記SiO2 膜14がドライエッチングされ、前記SiO2 膜14中に前記開口部20に対応したコンタクトホール28が形成される。前記コンタクトホール28の底部にはSiN膜12が露出される。

0006

さらに図2(F)の工程において、前記コンタクトホール28の底に露出されたSiN膜12をエッチング・除去することにより、コンタクトホール28の底にCu配線パターン10が露出され、前記配線溝26及びコンタクトホール28をCuのリフローで埋めることにより多層配線構造の形成工程が完了する。上記デュアルダマシン法による多層配線構造の形成工程では、一度のドライエッチング工程により、配線溝とコンタクトホールとが同時に形成されるため、半導体装置の製造工程が簡素化される。

0007

一方、上記従来の多層配線構造では、層間絶縁膜14あるいは22が誘電率の高いSiO2 より形成されるため配線容量が大きくなることが避けられず、先に説明した配線遅延の問題を解消することができない。これに対し、従来より層間絶縁膜として誘電率の低い有機層間絶縁膜を使った多層配線構造が提案されている。

0008

図3(A)〜(C)及び図4(D)〜(E)に示す工程は、かかる有機層間絶縁膜を使った多層配線構造の形成工程の一例を示す。ただし、図中先に説明した部分には同一の参照符号を付し、説明を省略する。図3(A)を参照するに、前記基板1上のCu配線パターン10上には第1のエッチングストッパ膜としてSiN膜30がプラズマCVD法により形成されているが、この第2の従来の方法では、前記第1の層間絶縁膜として有機SOG膜32を前記SiN膜30上にスピンコーティング等により塗布・形成する。さらに、第2のエッチングストッパ膜としてSiN膜34を前記有機SOG膜32上にプラズマCVD法により形成し、さらに第2の層間絶縁膜として有機SOG膜36を、前記SiN膜34上にプラズマCVD法により形成する。

0009

さらに前記有機SOG膜36上に、前記有機SOG膜32中に形成されるコンタクトホールに対応した開口部38Aを有するレジストパターン38を形成する。続いて図3(B)の工程で、前記レジストパターン38をマスクとして前記有機SOG膜36、SiN膜34および有機SOG膜32をエッチングし、コンタクトホール40を形成する。

0010

さらに図3(C)の工程で、前記有機SOG膜36上に前記コンタクトホール40を含むように、前記膜36中に形成される配線溝に対応した開口部42Aを有するレジストパターン42を形成する。次に図4(D)の工程で、前記レジストパターン42をマスクとして前記有機SOG膜36をエッチングし、膜36中に配線溝44を形成する。前記配線溝44の形成の後、レジストパターン42をアッシングにより除去する。先にも説明したように配線溝44はコンタクトホール40を含み、底部において前記SiN膜34を露出する。

0011

さらに図4(E)の工程では、上記エッチング工程に続いて前記配線溝44底部のSiN膜34とコンタクトホール40底部のSiN膜30とをエッチングし、下層のCu配線パターン10を表出させる。以上のように、第2の従来法によるデュアルダマシンプロセスでは、コンタクトホール形成と配線溝形成のエッチング工程を2度に分けて行うものであり、配線溝形成用レジストパターニングの際に、マスク合わせが容易になる。

0012

前記図3(A)〜図4(E)の工程で使われた有機層間絶縁膜32および36は、先に説明した図1(A)〜図2(F)の層間絶縁膜形成工程に対しても適用可能である。また、先に説明した図1(A)〜図2(F)の工程で使われた無機層間絶縁膜図3(A)〜図4(E)の層間絶縁膜形成工程について適用することも可能である。

0013

一方、上記従来の多層配線構造では、図5(A)に示すように、レジストパターン24を形成する際に位置ずれが生じると、前記SiN膜16中の開口部20がSiO2 膜22中に形成される配線溝26中に全く、あるいは部分的に含まれない場合が生じる。このような場合に図5(B)に示すようにレジストパターン24を修正せずにドライエッチングを行い、コンタクトホール28の開口を試みると、上記マスク合わせの位置ずれに対応して、コンタクトホール28の開口径設計値よりも小さくなり、その結果コンタクトホールのアスペクト比が増大する。最悪の場合、コンタクトホール28は開口しないおそれがある。同様な問題が、図3(A)〜図4(E)に示す有機層間絶縁膜を使った多層配線構造においても生じる。

発明が解決しようとする課題

0014

かかるレジストパターンの位置ずれの問題は、層間絶縁膜22としてSiO2等の無機層間絶縁膜を使っている場合には、単に位置ずれを起こしたレジストパターン24を溶解・除去し、新たにレジストパターン24を形成し直すことで対応が可能である。

0015

しかしながら、前記層間絶縁膜22として有機物よりなる低誘電率材料を用いた場合には、以下に図6(A)〜図7(D)を参照して説明する問題が生じる。ただし、図6(A)〜図7(D)中、先に説明した部分には同一の参照符号を付し、説明を省略する。図6(A)中、有機SOG膜36上にはエッチングストッパ膜としてSiO2 膜60が形成されている。

0016

図6(A)を参照するに、前記レジストパターン38が前記有機SOG膜36を覆う前記SiO2 膜60上に形成され、図6(B)の工程で前記レジストパターン38をマスクに、前記SiO2 膜60中に前記レジスト開口部38Aに対応した開口部60Aが形成される。さらに、図7(C)の工程において前記レジストパターン38を除去し、SOG膜36および32中に、間に介在するSiN膜34をも含めて前記開口部60Aに対応したコンタクトホール62を、前記開口部60Aを形成された前記SiO2 膜をマスクに形成し、さらに図7(D)の工程において前記レジストパターン64を前記SiO2 膜60上に形成する。

0017

図7(D)の工程では、レジストパターン64を、レジスト開口部64Aにおいてコンタクトホール62が露出するように形成する必要があるが、レジストパターン64形成の際にマスク合わせがずれると、レジストパターン64がコンタクトホール62を完全に、あるいは部分的に覆う場合がある。このようなレジストパターン64の位置ずれが生じた場合には、レジスト再形成するために、レジストパターン64をアッシングにより除去する必要があるが、層間絶縁膜36として有機SOG膜を使った場合には、コンタクトホール62の側壁面において前記有機SOG膜36が露出しており、従って前記レジストパターン64をアッシングにより除去すると、同時に前記有機SOG膜36も酸化され侵食されてしまう。換言すると、従来の有機層間絶縁膜を使ったデュアルダマシン構造の多層配線構造では、レジストパターンの再生は一般に不可能である。レジストパターンの再生が不可能であるため、従来の有機層間絶縁膜を使った多層配線構造では歩留まりが低く、半導体装置の製造費用の増大が避けられない。

0018

そこで、本発明は上記従来の課題を解決した、新規で有用な半導体装置およびその製造方法を提供することを概括的課題とする。本発明のより具体的な課題は、低誘電率の有機層間絶縁膜を用いたダマシン構造の多層配線構造の形成の際に、マスク位置ずれの補正を可能とし、半導体装置製造の際の歩留まりを向上できる半導体装置の製造方法を提供することにある。

課題を解決するための手段

0019

本発明は、上記の課題を、請求項1に記載したように、基板上に第1の層間絶縁膜を形成する工程と、前記第1の層間絶縁膜上に第2の、有機層間絶縁膜を形成する工程と、前記第2の層間絶縁膜上に第1のエッチングストッパ膜を形成する工程と、前記第1のエッチングストッパ膜上に、前記第1のエッチングストッパ膜とは異なる第2のエッチングストッパ膜を形成する工程とを有し、さらに前記第2のエッチングストッパ膜上に第1の開口部を、前記第1のエッチングストッパ膜が露出するように形成する工程と、前記露出した第1のエッチングストッパ膜中に、第2の開口部を形成する工程と、前記第1のエッチングストッパ膜をマスクとして、前記第2の層間絶縁膜をエッチングして前記第2の開口部に対応した第3の開口部を前記第2の層間絶縁膜中に形成する工程と、前記第2のエッチングストッパ膜をマスクとして前記第2の層間絶縁膜をエッチングし、前記第2の層間絶縁膜中に前記第1の開口部に対応した配線溝を形成する工程と、前記第1の層間絶縁膜中に、前記第3の開口部に対応したコンタクトホールを形成する工程と、さらに前記コンタクトホールと前記配線溝とを導体によって埋める工程とを有することを特徴とする半導体装置の製造方法により、または請求項2に記載したように、前記第2の開口部を形成する工程は、前記第2のエッチングストッパ膜上に、前記第2の開口部に対応するレジスト開口部を有するレジストパターンを形成する工程と、前記レジストパターンをマスクに前記第2のエッチングストッパ膜をパターニングする工程とを含むことを特徴とする請求項1記載の半導体装置の製造方法により、または請求項3に記載したように、さらに、前記レジストパターンを形成する工程の後、前記第2のエッチングストッパ膜をパターニングする工程の前に、前記レジストパターンを除去し、新たに前記第2の開口部に対応するレジスト開口部を有するレジストパターンを形成する工程を含み、前記第2のエッチングストッパ膜をパターニングする工程は、前記新たに形成されたレジストパターンをマスクに実行されることを特徴とする請求項2記載の半導体装置の製造方法により、または請求項4に記載したように、前記配線溝を形成する工程と前記コンタクトホールを形成する工程とは実質的に同時に実行されることを特徴とする請求項1〜3のうち、いずれか一項記載の半導体装置の製造方法により、または請求項5に記載したように、前記第1のエッチングストッパ膜としてSiN膜を用いることを特徴とする請求項1〜4のうち、いずれか一項記載の半導体装置の製造方法により、または請求項6に記載したように、前記第2のエッチングストッパ膜としてSiO2 膜を用いることを特徴とする請求項1〜5のうち、いずれか一項記載の半導体装置の製造方法により、または請求項7に記載したように、前記第1のエッチングストッパ膜としてSiO2 膜を用い、かつ前記第2のエッチングストッパ膜としてTiN膜を用いることを特徴とする請求項1〜4のうち、いずれか一項記載の半導体装置の製造方法により、または請求項8に記載したように、前記第1の層間膜と前記第2の有機層間絶縁膜との間隙に絶縁膜を形成する工程を含むことを特徴とする請求項1〜7のうち、いずれか一項記載の半導体装置の製造方法により、または請求項9に記載したように、前記コンタクトホールと配線溝とを導体により埋める工程は、前記第2のエッチングストッパ膜上にCu層を、前記コンタクトホールと配線溝とを埋めるように堆積する工程と、前記第2のエッチングストッパ膜上のCu層を化学機械研磨により除去する工程とを含むことを特徴とする請求項1〜8のうち、いずれか一項記載の半導体装置の製造方法により、または請求項10に記載したように、基板と、前記基板上に形成された第1の層間絶縁膜と、前記第1の層間絶縁膜上に形成された第2の、有機層間絶縁膜と、前記第1の層間絶縁膜に形成されたコンタクトホールと、前記第2の層間絶縁膜に前記コンタクトホールと連続して形成された配線溝と、前記コンタクトホールと前記配線溝とを埋める導体パターンとよりなる半導体装置において、前記第2の層間絶縁膜上に形成された第1のエッチングストッパ膜と、前記第1のエッチングストッパ膜上に形成された前記第1のエッチングストッパ膜とは異なる第2のエッチングストッパ膜とをさらに有することを特徴とする半導体装置により、または請求項11に記載したように、前記第2のエッチングストッパ膜表面と前記導体表面とは実質的に同一平面を形成することを特徴とする請求項10記載の半導体装置により、解決する。

0020

[作用]本発明によれば、前記第2の有機層間絶縁膜を、エッチング特性の異なる第1および第2のエッチングストッパ膜で覆い、前記第2のエッチングストッパ膜を配線溝パターンに対応してパターニングし、その下の第1のエッチングストッパ膜を、レジストプロセスにより、前記配線溝中に形成されるコンタクトホールに対応してパターニングし、前記第1のエッチングストッパ膜および第2のエッチングストッパ膜をハードマスクとして使って前記第1および2の層間絶縁膜中にコンタクトホールと配線溝とをデュアルダマシン法により形成する際に、前記第1のエッチングストッパ膜をパターニングするのに使われるレジストパターンに不良があった場合にも、有機物よりなる前記第2の層間絶縁膜が前記第1のエッチングストッパ膜で完全に覆われているため前記不良レジストパターンを問題なく除去でき、新たなレジストパターンを形成することができる。このため、半導体装置の製造歩留まりが大きく向上する。

発明を実施するための最良の形態

0021

[第1の実施例]次に本発明の第1実施例による半導体装置の製造工程を、図8(A)〜図11(I)を参照しながら説明する。図8(A)を参照するに、基板70上には図示しなう絶縁膜を介してCuよりなる第1層配線パターン71が形成されており、前記配線層71上には、バリア膜72としてSiN膜がプラズマCVD法により約30nmの厚さに形成される。

0022

次に、前記バリア膜72上に、第1の層間絶縁膜74として有機SOG膜74をスピンコーティング法により約700nmの厚さに塗布・形成し、さらに前記第1の層間絶縁膜74上に絶縁膜76としてSiO2 膜をプラズマCVD法により約20nmの厚さに形成する。絶縁膜76はSiN膜、SiON膜あるいはSiC膜であってもよい。

0023

さらに、第2の層間絶縁膜78として有機SOG膜を前記絶縁膜76上に、スピンコーティング法により約400nmの厚さに形成し、次に前記第2の層間絶縁膜78上に2層構造のエッチングストッパ膜81を形成する。より具体的には、前記エッチングストッパ膜81は前記第2の層間絶縁膜78上に形成された厚さが約20nmのSiNよりなる第1層のエッチングストッパ膜80と、前記第1層のエッチングストッパ膜80上に形成された厚さが約100nmのSiO2よりなる第2層のエッチングストッパ膜82とよりなる。前記SiN膜80と前記SiO2 膜82とは、共にプラズマCVD法により形成される。

0024

さらに、前記エッチングストッパ膜82の形成の後、前記エッチングストッパ膜82上に、前記有機SOG膜78中に形成したい配線溝に対応した開口部84Aを有するレジストパターン84を形成する。ここで、前記エッチングストッパ膜80,82としては、以下のような組み合わせも可能である。

0025

即ち、前記エッチングストッパ膜80にSiON膜を用い、前記エッチングストッパ膜82にSiO2 膜を用いてもよい。また前記エッチングストッパ膜80にSiO2 膜、SiON膜、SiN膜あるいはSiC膜を用い、前記エッチングストッパ膜82にアモルファスSi膜を用いてもよい。またさらに前記エッチングストッパ膜80にSiO2 膜、SiN膜あるいはSiC膜を用い、かつ前記エッチングストッパ膜82にTiN膜を用いてもよい。さらに、前記各例において、前記エッチングストッパ膜80としてSiO2 膜とSiC膜とよりなるスタック構造を用いることもできる。前記エッチングストッパ膜80および82は、典型的にはプラズマCVD法により形成されるが、他の成膜方法を使用することもできる。

0026

次に、図8(B)の工程において、前記レジストパターン84をマスクとして前記エッチングストッパ膜82を例えばCF4 / Ar系のドライエッチング法によりパターニングし、その後で前記レジストパターン84をアッシングにより除去する。エッチングストッパ膜82のパターニングにより、膜82中には前記レジストパターン開口部84Aに対応した開口部82Aが形成される。前記開口部82Aにおいて前記エッチングストッパ膜80が露出される。

0027

図8(B)の工程では、さらに前記レジストパターン84の除去に続いて前記エッチングストッパ膜82、および前記開口部82Aで露出されたエッチングストッパ膜80上に、前記有機SOG膜74中に形成されるコンタクトホールに対応した開口部86Aを有するレジストパターン86を、前記開口部86Aが前記開口部82A中に形成されるように形成する。

0028

ところで、上記レジストパターン86を形成する際には、前記開口部86Aを開口部82A中に形成する必要があるため、露光時のマスク合わせを数μm以下の精度をもって行う必要がある。しかしこのような高精度でのマスク合わせは困難であり、レジスト開口部86Aの位置が開口部82Aの外側に形成されることもある。このような状態を図8(C)に示す。

0029

図8(C)に示すようにレジスト開口部86Aの位置がずれ、レジスト開口部82Aの外側に形成された場合には、レジストパターン86の形成をやり直すことが必要である。この場合は、上記レジストパターン86をアッシング等により一旦除去し、再度レジストパターン86を所定の位置に形成する。かかるレジストパターン86の再生工程の際に、本実施例によれば前記有機SOG膜78がエッチングストッパ膜80によって覆われているため、不良レジストパターン86をアッシング等により除去しても、従来問題であったような、かかるアッシング時に前記有機SOG膜78あるいは74の一部も同時に除去されてしまう問題を回避することができる。

0030

次に図9(D)の工程で、図8(B)中のレジストパターン86をマスクとして、その下層のエッチングストッパ膜80をパターニングし、続いてその下の有機SOG膜78をO2 / N2 系のドライエッチングにより、前記エッチングストッパ膜80および82をマスクにパターニングし、開口部93を形成する。前記開口部93の形成の後、前記レジストパターン86をアッシング等により除去する。

0031

さらに図9(E)の工程で、前記エッチングストッパ膜82をマスクとして、その下層に表出したエッチングストッパ膜80をCF4 / Ar系のドライエッチング法により除去する。この際工程においては、前記有機SOG膜78中の開口部93の底部に表出したSiN膜76も同時に除去される。この時に、最上部のエッチングストッパ膜82はエッチング除去されないような厚さに設定することが必要であり、例えば100nm程度の膜厚に設定する。

0032

次に図10(F)の工程で、残留しているエッチングストッパ膜82をマスクにO2 / N2 系のドライエッチングを行なうことにより、第2の有機層間絶縁膜78および有機SOG膜74をパターニングし、配線溝91及びコンタクトホール89を同時に開口する。その際、配線溝91の底部に露出される前記SiO2膜76はコンタクトホール89を形成する際のマスクとして作用する。

0033

さらに、図10(G)の工程で、前記コンタクトホール89の底部に表出したバリア膜72をCF4 / Ar系のドライエッチング法により除去した後、図11(H)の工程において図10(G)の構造上に前記コンタクトホール89および配線溝91を埋めるようにCu層83をCVD法により堆積し、さらに図11(I)の工程において前記Cu層83をリフローさせた後、CMP法により前記エッチングストッパ膜82上のCu層83を除去し、前記コンタクトホール89および配線溝91を埋めるCu配線パターンを形成する。

0034

本実施例によれば、前記有機SOG膜78,SiN膜76および有機SOG膜74からなる層間絶縁膜中にいわゆるデュアルダマシン法によりコンタクトホール及び配線溝部を形成する際に、前記有機SOG膜78をエッチングストッパ膜80,82により覆うことにより、万が一レジストパターン86を再生する必要が生じた場合でも、前記有機SOG膜78を侵食することなく、不良レジストパターン86を除去することが可能となり、半導体装置製造の際の歩留まりが大きく向上する。

0035

なお、本実施例において前記下側層間絶縁膜74としては、有機SOG膜以外にF添加SiO2 膜等の低誘電率無機層間絶縁膜を使うこともできる。また前記2層エッチングストッパ膜81に代えて、SiO2 膜、SiN膜あるいはSiC膜を3層以上積層した多層積層構造膜を用いてもよい。図11(H)の工程において、前記Cu層83の堆積はCVD法以外にも、電解めっき法によっても可能である。この場合には、先に薄いCu膜スパッタリングにより、前記コンタクトホール89および配線溝91の内面を覆うように形成し、このようにして形成されたCu膜を電極に、電解液中において前記Cu膜上に前記Cu層83を成長させる。

0036

[第2の実施例]次に本発明の第2実施例による半導体装置の製造方法を、図12(A),(B)を参照しながら説明する。ただし、図12(A),(B)中、先に説明した部分には同一の参照符号を付し、説明を省略する。図12(A)を参照するに、この工程は前記図8(B)の工程に対応するが、レジストパターン86の形成の際に、わざとマスク位置を開口部82Aに対してずらしている。

0037

即ち、図12(A)の工程では、レジストパターン86は、パターン開口部86Aが前記エッチングストッパ膜82中の開口部82Aのエッジを含むように形成されており、その結果図12(B)のエッチング工程を行なった場合、形成されるコンタクトホール89の大きさは、レジスト開口部86Aの大きさよりも小さくなる。

0038

このように、レジストパターン86をわざとずらして微細なコンタクトホールを形成する工程は、図5(A),(B)でも説明したようにレジストパターン86のわずかな位置誤差により解像しなくなる危険があるが、本発明による方法では、このような場合に不良レジストパターン86を問題なく除去し、新たにレジストパターン86を再形成できるので、不良率が増大する問題を回避することができる。

0039

以上の各実施例においては、前記層間絶縁膜74,78として有機SOG膜を使ったが、前記有機SOG膜の代わりに例えば以下の化学式

0040

0041

で表されるアモルファスフルオロカーボン膜を使うことも可能である。かかるアモルファスフルオロカーボン膜は誘電率が典型的には2.4〜2.7の値を有し、CVD法により形成することができる。以上、本発明を好ましい実施例について説明したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。

発明の効果

0042

上述の如く本発明によれば、次に述べる効果を奏することができる。請求項1乃至11記載の発明により、デュアルダマシン法を使った多層配線形成工程において層間絶縁膜として低誘電率有機層間絶縁膜を使用することにより配線遅延の問題を抑制できると同時に、前記有機層間絶縁膜を第1および第2のエッチングストッパ膜で覆うことにより不良レジストパターンの再生が可能になふ。その結果、本発明では配線遅延の少ない高速動作半導体装置を高い歩留まりで製造できる。

図面の簡単な説明

0043

図1(A) 〜(C) は従来半導体装置の製造工程を示す図(その1)である。
図2(D)〜(F)は従来の半導体装置の製造工程を示す図(その2)である。
図3(A)〜(C)は別の従来の半導体装置の製造工程を示す図(その1)である。
図4(D)〜(E)は別の従来の半導体装置の製造工程を示す図(その2)である。
図5従来の半導体装置の製造工程の問題点を説明する図である。
図6(A),(B)は従来の半導体装置の製造工程の問題点を示す図(その1)である。
図7(C),(D)は従来の半導体装置の製造工程の問題点を示す図(その2)である。
図8(A)〜(C)は本発明の第1実施例による半導体装置の製造工程を示す図(その1)である。
図9(D),(E)は本発明の第1実施例による半導体装置の製造工程を示す図(その2)である。
図10(F),(G)は本発明の第1の実施例による半導体装置の製造工程を示す図(その3)である。
図11(H),(I)は本発明の第1の実施例による半導体装置の製造工程を示す図(その4)である。
図12(A),(B)は本発明の第2実施例による半導体装置の製造工程を示す図である。

--

0044

1,70基板
10配線パターン
12,16,30,34SiN膜
14,22 SiO2層間絶縁膜
18,24,38,42,64,84,86レジストパターン
18A,24A,38A,42A,64A,84A,86Aレジスト開口部
20,60A,82Aハードマスク開口部
26,44,91配線溝
28,40,62,89,93コンタクトホール
32,36、74,78有機層間絶縁膜
71 第1層配線パターン
72バリア膜
76絶縁膜
80,81,82エッチングストッパ−膜

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

該当するデータがありません

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

新着 最近 公開された関連が強い 技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する挑戦したい社会課題

該当するデータがありません

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ