図面 (/)

技術 故障シミュレーション装置、故障シミュレーション方法及びそのシミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体

出願人 株式会社東芝
発明者 森順治
出願日 1998年10月1日 (22年2ヶ月経過) 出願番号 1998-280264
公開日 2000年4月21日 (20年8ヶ月経過) 公開番号 2000-113011
状態 特許登録済
技術分野 電子回路の試験 電子回路の試験 CAD ICの設計・製造(配線設計等)
主要キーワード 回路分割 ワード命令 ALU フレキシブルディスク装置 シミュレーションプログラム 命令解析 ディスティネーションレジスタ タイミング制約
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2000年4月21日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (8)

課題

命令解析することによって故障伝搬していく経路について考慮することにより大規模回路を分割して高速故障シミュレーションを実現する故障シミュレーション装置およびその方法を提供することにある。

解決手段

本発明の故障シミュレーション装置は、故障シミュレーションの対象となる回路を回路分割手段210において演算器と記憶手段とを含むブロックに分割し、この分割されたブロック毎に故障シミュレーション手段220においてテストプログラムにより故障シミュレーションを行って第1の故障検出率を計算し、この第1の故障検出率の中から観測性のあるものを利用するために命令解析手段230においてテストプログラムの各命令を解析して観測性を判定して第2の故障検出率を計算し、この第2の故障検出率を出力手段300から出力することを特徴とする。

概要

背景

故障シミュレーションは膨大な時間のかかるlogicシミュレーションである。そのため、大規模回路に対して故障シミュレーションを行う場合には、回路を幾つかのブロックに分けて、回路の一部を切り出して部分的にシミュレーションを行えると効率的である。

概要

命令解析することによって故障伝搬していく経路について考慮することにより大規模な回路を分割して高速な故障シミュレーションを実現する故障シミュレーション装置およびその方法を提供することにある。

本発明の故障シミュレーション装置は、故障シミュレーションの対象となる回路を回路分割手段210において演算器と記憶手段とを含むブロックに分割し、この分割されたブロック毎に故障シミュレーション手段220においてテストプログラムにより故障シミュレーションを行って第1の故障検出率を計算し、この第1の故障検出率の中から観測性のあるものを利用するために命令解析手段230においてテストプログラムの各命令を解析して観測性を判定して第2の故障検出率を計算し、この第2の故障検出率を出力手段300から出力することを特徴とする。

目的

本発明は上記事情に鑑みてなされたものであり、その目的は、命令を解析することによって故障の伝搬していく経路についても考慮することができ、これによって大規模な回路を分割して高速な故障シミュレーションを実現することのできる故障シミュレーション装置、故障シミュレーション方法、及びそのシミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体を提供することにある。

効果

実績

技術文献被引用数
1件
牽制数
1件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

故障シミュレーションの対象となる回路テストプログラムを入力する入力手段と、この入力手段により入力された前記故障シミュレーションの対象となる回路を演算器と記憶手段とを含むブロックに分割する回路分割手段と、この回路分割手段により分割された前記ブロック毎に前記入力手段により入力された前記テストプログラムによって故障シミュレーションを行い、前記テストプログラム毎の第1の故障検出率を計算する故障シミュレーション手段と、この故障シミュレーション手段によって計算された前記第1の故障検出率の中から観測性のあるものを利用するために、前記テストプログラムの各命令解析して観測性を判定し、第2の故障検出率を計算する命令解析手段と、この命令解析手段により計算された前記第2の故障検出率を出力する出力手段とから構成されることを特徴とする故障シミュレーション装置

請求項2

前記命令解析手段は、前記ブロックを試験故障を検出する第1の命令群と試験した結果を回路の外部へ伝搬させる第2の命令群とを選び出し、前記第1の命令群の出力が前記記憶手段の内容を変更する命令を経ることなく前記第2の命令群に入力されているときには観測可能であると判定し、前記第1の命令群の出力が前記記憶手段の内容を変更する命令を経て前記第2の命令群に入力されているときには観測できる可能性があると判定し、前記観測可能であるときと、前記観測できる可能性があるとき以外は観測不可能であると判定し、前記観測可能であると判定されたテストプログラムにおける第1の故障検出率を利用して、第2の故障検出率を計算することを特徴とする請求項1に記載の故障シミュレーション装置。

請求項3

前記命令解析手段が、観測できる可能性があると判定したときは、さらに命令の解析を行い観測可能であるか不可能であるかをさらに判定することを特徴とする請求項2に記載の故障シミュレーション装置。

請求項4

故障シミュレーションの対象となる回路を演算器と記憶手段とを含むブロックに分割する回路分割ステップと、この回路分割ステップにより分割された前記ブロック毎にテストプログラムによって故障シミュレーションを行い、前記テストプログラム毎の第1の故障検出率を計算する故障シミュレーションステップと、この故障シミュレーションステップによって計算された前記第1の故障検出率の中から観測性のあるものを利用するために、前記テストプログラムの各命令を解析して観測性を判定し、第2の故障検出率を計算する命令解析ステップとを含むことを特徴とする故障シミュレーション方法。

請求項5

故障シミュレーションの対象となる回路を演算器と記憶手段とを含むブロックに分割する回路分割処理と、この回路分割処理により分割された前記ブロック毎にテストプログラムによって故障シミュレーションを行い、前記テストプログラム毎の第1の故障検出率を計算する故障シミュレーション処理と、この故障シミュレーション処理によって計算された前記第1の故障検出率の中から観測性のあるものを利用するために、前記テストプログラムの各命令を解析して観測性を判定し、第2の故障検出率を計算する命令解析処理とを含み、これら処理をコンピュータに実行させることを特徴とする故障シミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体

技術分野

0001

本発明は、マイクロプロセッサにおける故障シミュレーション装置故障シミュレーション方法、及びそのシミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体に関し、特に大規模回路を分割することによって故障シミュレーションを高速に行うことのできる故障シミュレーション装置、故障シミュレーション方法、及びそのシミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体に関する。

背景技術

0002

故障シミュレーションは膨大な時間のかかるlogicシミュレーションである。そのため、大規模な回路に対して故障シミュレーションを行う場合には、回路を幾つかのブロックに分けて、回路の一部を切り出して部分的にシミュレーションを行えると効率的である。

発明が解決しようとする課題

0003

しかしながら、実際には回路をいくつかのブロックに分割してしまうと故障伝播していく経路が実際のチップの場合と異なってしまうため、大規模な回路であってもブロックに分割することができなかった。

0004

本発明は上記事情に鑑みてなされたものであり、その目的は、命令解析することによって故障の伝搬していく経路についても考慮することができ、これによって大規模な回路を分割して高速な故障シミュレーションを実現することのできる故障シミュレーション装置、故障シミュレーション方法、及びそのシミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体を提供することにある。

課題を解決するための手段

0005

上記目的を達成するために、第1の発明である故障シミュレーション装置は、故障シミュレーションの対象となる回路とテストプログラムを入力する入力手段と、この入力手段により入力された前記故障シミュレーションの対象となる回路を演算器と記憶手段とを含むブロックに分割する回路分割手段と、この回路分割手段により分割された前記ブロック毎に前記入力手段により入力された前記テストプログラムによって故障シミュレーションを行い、前記テストプログラム毎の第1の故障検出率を計算する故障シミュレーション手段と、この故障シミュレーション手段によって計算された前記第1の故障検出率の中から観測性のあるものを利用するために、前記テストプログラムの各命令を解析して観測性を判定し、第2の故障検出率を計算する命令解析手段と、この命令解析手段により計算された前記第2の故障検出率を出力する出力手段とから構成されることを特徴とする。

0006

この第1の発明によれば、観測性を考慮して故障シミュレーションを行うことによって、ブロック毎に故障シミュレーションを行うことができるので、高速に故障検出率を求めることが可能になる。

0007

第2の発明である故障シミュレーション装置の命令解析手段は、前記ブロックを試験し故障を検出する第1の命令群と試験した結果を回路の外部へ伝搬させる第2の命令群とを選び出し、前記第1の命令群の出力が前記記憶手段の内容を変更する命令を経ることなく前記第2の命令群に入力されているときには観測可能であると判定し、前記第1の命令群の出力が前記記憶手段の内容を変更する命令を経て前記第2の命令群に入力されているときには観測できる可能性があると判定し、前記観測可能であるときと、前記観測できる可能性があるとき以外は観測不可能であると判定し、前記観測可能であると判定されたテストプログラムにおける第1の故障検出率を利用して、第2の故障検出率を計算することを特徴とする。

0008

この第2の発明によれば、第1の命令群と第2の命令群とを選び出して観測性を判定し、観測可能であると判定したときの第1の故障検出率のみを利用して第2の故障検出率を計算するので、高速に第2の故障検出率を求めることが可能になる。

0009

第3の発明である故障シミュレーション装置の命令解析手段は、観測できる可能性があると判定したときは、さらに命令の解析を行い観測可能であるか不可能であるかをさらに判定することを特徴とする。

0010

この第3の発明によれば、観測できる可能性があると判定したときには、さらに命令の解析を行い観測可能であるか否かをさらに判定して第2の故障検出率の計算を行うので、より正確な第2の故障検出率の計算を行うことができる。

0011

第4の発明である故障シミュレーション方法は、故障シミュレーションの対象となる回路を演算器と記憶手段とを含むブロックに分割する回路分割ステップと、この回路分割ステップにより分割された前記ブロック毎にテストプログラムによって故障シミュレーションを行い、前記テストプログラム毎の第1の故障検出率を計算する故障シミュレーションステップと、この故障シミュレーションステップによって計算された前記第1の故障検出率の中から観測性のあるものを利用するために、前記テストプログラムの各命令を解析して観測性を判定し、第2の故障検出率を計算する命令解析ステップとを含むことを特徴とする。

0012

この第4の発明によれば、観測性を考慮して故障シミュレーションを行うことによって、ブロック毎に故障シミュレーションを行うことができるので、高速に故障検出率を求めることが可能になる。

0013

第5の発明である故障シミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体は、故障シミュレーションの対象となる回路を演算器と記憶手段とを含むブロックに分割する回路分割処理と、この回路分割処理により分割された前記ブロック毎にテストプログラムによって故障シミュレーションを行い、前記テストプログラム毎の第1の故障検出率を計算する故障シミュレーション処理と、この故障シミュレーション処理によって計算された前記第1の故障検出率の中から観測性のあるものを利用するために、前記テストプログラムの各命令を解析して観測性を判定し、第2の故障検出率を計算する命令解析処理とを含み、これら処理をコンピュータに実行させることを特徴とする。

0014

この第5の発明によれば、観測性を考慮して故障シミュレーションを行うことによって、ブロック毎に故障シミュレーションを行うことができるので、高速に故障検出率を求めることが可能になる。

発明を実施するための最良の形態

0015

以下、本発明に係る故障シミュレーション装置、故障シミュレーション方法及びそのシミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体の一実施形態を図面に基づいて説明する。

0016

図1は本実施形態の故障シミュレーション装置の構成を示すブロック図である。図1に示すように、本実施形態の故障シミュレーション装置は、故障シミュレーションの対象となる回路やテストプログラムを入力する入力手段100と、この入力手段100によって入力された故障シミュレーションの対象となる回路を演算器と記憶手段とを含むブロックに分割する回路分割手段210と、この回路分割手段210によって分割されたブロックを、入力手段100により入力されたテストプログラムで故障シミュレーションを行い、各テストプログラム毎に故障検出率を計算する故障シミュレーション手段220と、この故障シミュレーション手段220によって計算された各テストプログラム毎の故障検出率の中から観測性のあるものを利用するために、テストプログラムの各命令を解析して観測性を判定し、最終的な故障検出率を計算する命令解析手段230と、この命令解析手段230によって計算された故障検出率を出力する出力手段300とから構成されている。

0017

なお、入力手段100は、キーボードマウスライトペン、又はフレキシブルディスク装置等が含まれ、処理手段200は、各種の処理を行うためのCPUと、この処理の命令を記憶する記憶手段とを含む通常のコンピュータシステムが含まれ、また、出力手段300は、ディスプレイ装置プリンタ装置等が含まれる。上記処理手段200に含まれる回路分割手段210、故障シミュレーション手段220、命令解析手段230の各処理の命令やタイミング制約は記憶手段に保持されており、必要に応じてCPUにロードされ、実行がなされる。通常の場合、実行の制御は、操作者が入力手段100に対して命令(コマンド)の入力を行うことにより行われる。

0018

次に、本実施形態の故障シミュレーション装置の動作及び故障シミュレーション方法について図2フローチャートに基づいて説明する。

0019

まず、故障シミュレーションの対象となる回路が入力されて故障シミュレーションが開始されると、回路分割手段210では、RTL(Register Transfer Level)モデルによって、全体のシミュレーションを行い、分割する各ブロックへの入出力端子の信号を保存しておく(S21)。

0020

そして次に、故障シミュレーションの対象となる回路全体を各ブロックに分割する(S22)。この分割するときの様子を図3をもとに説明する。

0021

図3(a)は故障シミュレーションの対象となる回路全体を示しており、この回路にはALU(Arithmetic and Logic Unit)、FPU(Floating point Processing Unit)IMAC(Integer Multiplier Accumlater)などの演算器と記憶手段としてのレジスタファイルRFが含まれている。

0022

この回路全体からALUなどの演算器を1つのブロックとして分割するのであるが、このとき演算器からの出力は故障情報を持っているため、故障の検出が可能な端子までその故障情報が伝わらなくてはならない。ところが、レジスタファイルやキャッシュメモリなどの記憶手段にまで故障情報が伝われば、その後記憶手段の内容をチップ外部へ取り出すことができるため、故障の検出が可能である。

0023

そこで、ALU、IMAC、FPUなどの演算器だけで切り出すのではなく、図3(b)に示すようにレジスタファイルなどの記憶手段と一緒にして切り出し、演算器から記憶手段までの信号の伝搬をシミュレーションすることにより、故障情報が記憶手段まで伝搬したことを確認し、これにより故障情報の外部への検出が可能であると判断する。

0024

次に、故障シミュレーション手段220では、テストプログラムによって各ブロック毎に故障シミュレーションを行う。

0025

まずテストプログラムを入力する(S23)。この入力するテストプログラムは、1つのテストプログラムによって全ての故障を検出できるわけではないので多くのテストプログラムを入力する。

0026

そして、ステップS21の全体のシミュレーションで保存しておいた入出力端子の信号を用いて、各ブロックごとに故障シミュレーションをして各ブロック毎の故障検出率を計算する(S24)。

0027

この故障検出率を計算する様子を図4を用いて説明する。

0028

まず、ステップS23でテストプログラムが入力されると、ステップS22で分割されたALUのブロックでは、入力信号S1を用いてALUの故障シミュレーションを行う。このとき、データベース41に保存された回路図をネットアウト42でネットリストに変換して故障シミュレーションで利用する。

0029

故障シミュレーションが終了すると出力信号S2を出力する。しかし、この出力信号S2には外部から観測できないサイクル(出力信号S2の’×’で表示されているサイクルなど)についても出力されているため、この出力信号S2により故障検出率を計算すると正しい故障検出率が計算できない。そこで、セレクト信号S3とレジスタファイルのライトイネーブル信号S4を考慮して、レジスタファイルに書き込まれないサイクル、即ち外部で観測できないサイクルをマスクした出力信号S5を出力する。出力信号S5の’I’で表示されたサイクルはマスクされたサイクルである。こうすることによって、外部で観測できないサイクルを考慮して故障検出率を計算することがなくなるので、正しい故障検出率を計算することができる。

0030

こうして、全てのテストプログラムについて故障シミュレーションを行い、故障検出率を計算したら、図5に示すように各テストプログラムに対して各ブロック毎に故障検出率を出力すると故障シミュレーション手段220の処理は終了し、入力されていないテストプログラムがある場合にはステップS23に戻り、故障シミュレーションを再び行う(S25)。

0031

次に、命令解析手段230では、命令を解析することで試験した各ブロックの故障情報がチップの外部へ伝播したか否かをトレースして観測性を判定し、その結果をもとに全てのテストプログラムの故障検出率を総合した最終的な故障検出率を計算する。

0032

まず、テストプログラムの各命令の中から、ブロックを試験する命令群と試験した結果を観測するための命令群とを選び出す(S26)。

0033

ここで、ブロックを試験する命令群とは、各ブロックにあるALUなどの演算器で実行される命令のことをいい、例えば、図6(a)に示すプログラムの中では、add(加算命令)、sub(減算命令)がALU、madd.s(浮動小数点系の乗加算命令)がFPU、madd(整数系の乗加算命令)がIMACでそれぞれ実行される命令なのでブロックを試験する命令群に該当する。

0034

また、試験した結果を観測できる命令群とは、レジスタファイルなどの記憶手段の内容を外部に取り出すことのできる命令をいう。例えば、図6(a)に示すプログラムの中ではsw(ストアワード命令)やbeq(条件分岐命令)等である。これらの命令が実行されると、レジスタの値によって外部のデータ信号アドレス信号が変化し、データが正しかったか否かが判定できるので、試験した結果を観測できる命令群に該当する。

0035

各命令を選び出したところで、次に命令をトレースして観測性を判定する(S27)。

0036

ここで、観測性とは、故障がチップの外部まで伝搬し観測できるか否かについての性質をいう。具体的には、ブロックを試験する命令群の結果が、試験した結果を観測できる命令群まで到達すれば、故障が外部まで伝播したと考えて観測可能であると判定する。

0037

例えば、図6(a)に示すプログラムで説明すると、図6(b)に示すように試験した結果を観測できる命令群であるsw命令のレジスタr1からプログラムをトレースしていくと、途中で論理演算などの命令を経ることなく、add命令まで到達することができる。即ち、add命令の結果は論理演算などの命令を経ることなく、試験した結果を観測できる命令群であるsw命令まで到達しているので、add命令を実行するALUは「観測可能である」と判定することができる。

0038

同様に、試験した結果を観測できる命令群であるbeq命令のレジスタr11からトレースしていくと、途中で論理演算などの命令を経ることなく、madd.s命令まで到達することができるので、madd.s命令を実行するFPUは「観測可能である」と判定することができる。

0039

これに対して、試験した結果を観測できる命令群まで到達する途中で算術演算や論理演算をする命令を経てしまった場合には、演算器を試験した結果が変更されていることが考えられるので、「観測可能」ではなく、「観測できる可能性がある」と判定する。ここで、可能性があるとしたのは、論理演算などの命令を経てしまった場合でも、例外的に単なるデータ転送や1との論理積排他的論理和演算などの場合には故障をマスクすることなく伝播するので、途中でそれらの命令を経てしまった場合でも「観測可能である」と判定することができるからである。

0040

例えば、図6(a)のプログラムでは、図6(b)に示すように試験した結果を観測できる命令群であるbeq命令のレジスタr3からプログラムをトレースしていくと、途中でlw(ロード命令)を経てからsub命令まで到達している。即ち、sub命令の結果は論理演算などの命令を経た後に、試験した結果を観測できる命令群であるbeq命令まで到達している。従って、故障が途中でマスクされている可能性があるので、sub命令を実行するALUは「観測できる可能がある」と判定する。

0041

そして、その他の場合には、観測不可能であると判定する。

0042

このように、各命令のソースレジスタディスティネーションレジスタをプログラムに従ってトレースし演算結果がどのように移動するかを追跡して観測性を判断し、図7に示すような各テストプログラム毎の観測性の結果を出力する。図7において、○は観測可能であるとき、△は観測できる可能性があるとき、×は観測不可能であるときを示している。

0043

次に、全てのテストプログラムについて観測性の結果が得られたかどうかを判断し(S28)、全てのテストプログラムについて終了していない場合にはステップS26に戻り、終了している場合にはその観測性の結果を利用して、故障検出率を計算して出力する(S29)。

0044

このとき、図5の故障検出率と図7の観測性とを考慮して、最終的な故障検出率を計算する。例えば、FPUのブロックの故障検出率を計算する場合には、テストプログラム1、3は観測不可能なので考慮せず、観測可能であるテストプログラム2、4の故障検出率のみを考慮して故障検出率を計算する。

0045

また、「観測できる可能性がある」と判定されたテストプログラムがある場合には、「観測可能である」と判定されたテストプログラムの故障検出率のみを考慮して、最終的な故障検出率を計算してもよいが、さらに命令の解析を行い、観測が可能であるか、不可能であるかをさらに判定して最終的な故障検出率を計算してもよい。

0046

例えば、論理演算などの命令を経たことによって「観測できる可能性がある」と判定された場合でも、例外的に単なるデータ転送や1との論理積や排他的論理和の演算などの場合には故障をマスクすることなく伝播するので、「観測可能である」と判定でき、最終的な故障検出率の計算に考慮することができるからである。その他の場合には「観測不可能である」ので、故障検出率の計算には考慮しない。

0047

従って、図7の観測性でIMACの故障検出率を計算する場合には、テストプログラム3、4の故障検出率のみを考慮して最終的な故障検出率を計算してもよいが、さらに命令の解析を行ってテストプログラム2についての観測性を判定し「観測可能である」と判定されたときにはテストプログラム2、3、4の故障検出率を考慮して最終的な故障検出率を計算し、「観測不可能である」と判定されたときにはテストプログラム3、4の故障検出率のみを考慮して最終的な故障検出率を計算してもよい。

0048

このように、「観測できる可能性がある」と判定された場合に、観測可能なテストプログラムの故障検出率のみを考慮して最終的な故障検出率を計算した場合には、高速に故障検出率を計算することができ、とくに命令の解析をさらに行った場合でも故障検出率の改善が望めないような場合には有効である。

0049

また、「観測できる可能性がある」と判定されたテストプログラムについてさらに命令の解析を行った場合には、観測可能であるか否かをさらに判定して最終的な故障検出率の計算を行うので、より正確な故障検出率の計算を行うことができる。

0050

なお、上述した故障シミュレーション方法を実現するためのプログラムは記録媒体に保存することができ、この記録媒体をコンピュータシステムによって読み込ませることにより、前記プログラムを実行してコンピュータを制御しながら上述した故障シミュレーション方法を実現することができる。ここで、前記記録媒体とは、メモリ装置磁気ディスク装置光ディスク装置等、プログラムを記録することができるような装置が含まれる。

発明の効果

0051

以上説明したように、本発明の故障シミュレーション装置、故障シミュレーション方法及びそのシミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体によれば、従来数千時間とかけていた故障シミュレーションを高速に実行することができる。

0052

即ち、回路を分割することにより故障シミュレーションを行う規模を数M(メガ)のオーダーから数K(キロ)のオーダーにすることができ、故障シミュレーションの速度に置き換えてみると1000〜100万倍の高速化が可能になる。このとき、分割したことにより故障シミュレーションを数多く流す必要はあるものの、対象となる回路に最も有効なテストプログラムを選択できるため、例えば1000本のテストプログラムを10個のブロックに対して行うことを考えた場合、単純に1000×10=10000回の故障シミュレーションを行うのではなく、1000本のテストプログラムのうち500本は特定の3つのブロックに対して故障シミュレーションを行い、200本は別の5つのブロック、300本はさらに別の2つのブロックに対して故障シミュレーションを行うようにすることができるので、結果的に500×3+200×5+300×2=3100のように故障シミュレーションの回数の増加を抑えることができる。

0053

また、回路規模が大きすぎて故障シミュレーションの実行が不可能だった回路に対しても、従来は無限大に時間が必要であると考えられていたものが、有限の時間で故障シミュレーションを行うことができるようになるので有効であり、また分割することでシミュレーションを並列に実行することが可能になるため、全体では更に高速化を図ることができる。

図面の簡単な説明

0054

図1本発明による故障シミュレーション装置の一実施形態の構成を示すブロック図である。
図2本発明による故障シミュレーション方法の一実施形態を示すフローチャートである。
図3図1に示す回路分割手段における回路の分割を説明するための図である。
図4図1に示す故障シミュレーション手段における故障シミュレーションを説明するためのブロック図である。
図5図1に示す故障シミュレーション手段における故障シミュレーションの結果である故障検出率の一例を示す図である。
図6図1に示す命令解析手段における処理を説明するための図である。
図7図1に示す命令解析手段における処理の結果である観測性の一例を示す図である。

--

0055

41データベース
42ネットアウト
100入力手段
200 処理手段
210回路分割手段
220故障シミュレーション手段
230命令解析手段
300 出力手段

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • ポート・アンド・アンカー株式会社の「 構造物の状態判別モデル作成方法及びその作成システム」が 公開されました。( 2020/10/08)

    【課題】 構造物から測定した振動データを入力とし、その構造物の現在状態が正常か異常かを精度良く判別できる状態判別モデルの作成方法及びその作成システムを提供すること。【解決手段】 構造物に対する振動... 詳細

  • ロマックステクノロジーリミテッドの「 ドライブラインモデラ」が 公開されました。( 2020/10/08)

    【課題・解決手段】ドライブラインをモデル化するためのコンピュータ実装方法であって、ドライブラインは複数のコンポーネントを備える。方法は、a)ドライブラインのパラメータ記述を受信するステップと、b)パラ... 詳細

  • 株式会社デンソーの「 半導体集積回路」が 公開されました。( 2020/10/08)

    【課題】高速動作不能な端子を検査用端子と兼用した場合でも、速度を低下させることなくスキャンパス回路の検査を行うことができる半導体集積回路を提供する.【解決手段】半導体集積回路1は、検査装置により入力端... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ