図面 (/)

技術 集積回路装置、半導体ウェハ、回路検査方法

出願人 日本電気株式会社
発明者 志田聡
出願日 1998年8月25日 (21年6ヶ月経過) 出願番号 1998-238867
公開日 2000年3月3日 (20年0ヶ月経過) 公開番号 2000-068346
状態 特許登録済
技術分野 電子回路の試験 電子回路の試験 半導体等の試験・測定
主要キーワード pチャネルMOS 回路製造装置 直交部分 モニタトランジスタ ステップ方式 検査方向 切り代 右斜め後方
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2000年3月3日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (5)

課題

集積回路装置機能回路に発生する各種方向の製造誤差を各々良好な精度で検査する。

解決手段

定形状の一個回路基板と、回路基板の表面に薄膜技術で形成されている各種の機能回路と、回路基板の表面に薄膜技術で形成されてソース領域とドレイン領域との間隙からゲート電極の突出した方向が相互に相違する複数のMISトランジスタからなる検査回路と、を具備している。従って、回路基板101の表面に機能回路を形成するとき、同時に検査回路110も形成する。この検査回路110は、ゲート電極の突出方向が相互に相違する複数のMISトランジスタ111〜114からなるので、機能回路の製造誤差を複数の方向で検査することができる。

概要

背景

現在、各種の電子機器にIC(IntegratedCircuit)やLSI(Large Scale Integration)などの集積回路装置が利用されている。このような集積回路装置は、一般的には矩形一個回路基板具備しており、その表面に各種機能を各々発揮する機能回路薄膜技術で形成されている。

このような構造の集積回路装置を製造する場合、一般的には一個の大型基板としてシリコンウェハを用意し、その表面をスクライブ領域を介して複数の回路基板に区分する。複数の回路基板は、一個のシリコンウェハから一度に大量生産する集積回路装置ごとに形成され、スクライブ領域は、シリコンウェハを回路基板ごとに分断するときの切り代として形成される。

上述した回路基板の区分は、実際には露光マスクを利用した露光により回路形成と同時に実行され、複数の回路基板に同一パターンの機能回路が形成されることで、一個のシリコンウェハから同一の集積回路装置が大量生産されることになる。

ただし、上述したマスク露光などの薄膜技術で機能回路を形成するとき、各種の製造誤差により不良が発生することがある。一般的に半導体回路は各種の形状の層膜を積層して形成されるが、その場合に各種誤差により不良が発生することがある。

その要因としては、各種寸法のバラツキ目合わせ工程における目ズレのバラツキ等がある。例えば、MIS型のトランジスタの場合、トランジスタのゲート長が機能回路の性能や信頼性を支配するため、ゲート長が製造工程により変動すると性能や信頼性を含めた歩留りが多分に低下する。また、各種の目合わせ工程で重ね合わせ精度が確保できないと、電気的に分離されるべき部分にリーク電流が流れたり短絡が発生して不良の原因となる。

記録回路には膨大な個数機能素子が高密度集積されているので、その良否を個々に検査することは困難である。そこで、集積回路装置を製造するときに機能回路と同時にモニタトランジスタを形成し、このモニタトランジスタにより製造誤差の有無を検査することが実施されている。

このように機能回路とともにモニタトランジスタを形成する技術は、例えば、特開昭62−229952号公報、特開昭63−250119号公報、特開平3−262145号公報、特開平5−55322号公報、特開平5−172896号公報、等に開示されている。

特開昭62−229952号公報および特開昭63−250119号公報には、モニタトランジスタをシリコンウェハのスクライブ領域に形成することにより、集積回路装置の集積度阻害することなく製造誤差を検査できることが開示されている。

特開平3−262145号公報および特開平5−55322号公報に開示された集積回路装置では、矩形の回路基板の四つの角部の各々にモニタトランジスタが形成されているので、回路基板の略全域での製造誤差を検査することができる。

特開平5−172896号公報に開示された集積回路装置では、モニタトランジスタとしてpチャネルMOS(Metal Oxide Semiconductor)とnチャネルMOSとのモニタトランジスタが一個の回路基板に形成されているので、pチャネルMOSとnチャネルMOSとの特性を検査することができる。

概要

集積回路装置の機能回路に発生する各種方向の製造誤差を各々良好な精度で検査する。

定形状の一個の回路基板と、回路基板の表面に薄膜技術で形成されている各種の機能回路と、回路基板の表面に薄膜技術で形成されてソース領域とドレイン領域との間隙からゲート電極の突出した方向が相互に相違する複数のMISトランジスタからなる検査回路と、を具備している。従って、回路基板101の表面に機能回路を形成するとき、同時に検査回路110も形成する。この検査回路110は、ゲート電極の突出方向が相互に相違する複数のMISトランジスタ111〜114からなるので、機能回路の製造誤差を複数の方向で検査することができる。

目的

本発明は上述のような課題に鑑みてなされたものであり、製造誤差を複数の方向で検査することができる集積回路装置、集積回路装置の製造誤差を複数の方向で検査することができる半導体ウェハ、集積回路装置の製造誤差を複数の方向で検査することができる回路検査方法、を提供することを目的とする。

効果

実績

技術文献被引用数
0件
牽制数
2件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

機能回路と、ソース領域とドレイン領域との間隙からゲート電極の突出した方向が相互に相違する複数のMIS(Metal Insulator Semiconductor)トランジスタからなる検査回路と、を具備している集積回路装置

請求項2

前記検査回路が一対の前記MISトランジスタからなり、この一対のMISトランジスタの前記ゲート電極の突出方向が相互に相反しており、一対の前記ゲート電極が同一軸方向にある電極層の各々相反する端部分からなる請求項1記載の集積回路装置。

請求項3

前記検査回路が一対の前記MISトランジスタからなり、この一対のMISトランジスタの前記ゲート電極の突出方向が相互に直交している請求項1記載の集積回路装置。

請求項4

前記検査回路が四個の前記MISトランジスタからなり、この四個のMISトランジスタの前記ゲート電極の突出方向が隣接する前記MISトランジスタ間で直交しながら全て相違している請求項1記載の集積回路装置。

請求項5

所定の多角形に形成されており、前記検査回路は角部の内側の位置に配置されている請求項1ないし4の何れか一記載の集積回路装置。

請求項6

前記機能回路は、所定長さを最小単位として各部が形成されており、前記検査回路は、前記ゲート電極が前記機能回路の最小単位以下の長さだけ突出している請求項1ないし5の何れか一記載の集積回路装置。

請求項7

機能回路を各々具備している複数の集積回路装置と、これら複数の集積回路装置を分離するスクライブ領域と、該スクライブ領域に位置してソース領域とドレイン領域との間隙からゲート電極の突出した方向が相互に相違する複数のMISトランジスタからなる検査回路と、を具備している半導体ウェハ

請求項8

前記検査回路が一対の前記MISトランジスタからなり、この一対のMISトランジスタの前記ゲート電極の突出方向が相互に相反しており、一対の前記ゲート電極が同一軸方向にある電極層の各々相反する端部分からなる請求項7記載の半導体ウェハ。

請求項9

前記検査回路が一対の前記MISトランジスタからなり、この一対のMISトランジスタの前記ゲート電極の突出方向が相互に直交している請求項7記載の半導体ウェハ。

請求項10

前記検査回路が四個の前記MISトランジスタからなり、この四個のMISトランジスタの前記ゲート電極の突出方向が隣接する前記MISトランジスタ間で直交しながら全て相違している請求項7記載の半導体ウェハ。

請求項11

前記機能回路は、所定長さを最小単位として各部が形成されており、前記検査回路は、前記ゲート電極が前記機能回路の最小単位以下の長さだけ突出している請求項7ないし10の何れか一記載の半導体ウェハ。

請求項12

前記検査回路の複数の前記MISトランジスタの電気的特性試験することにより請求項1ないし11の何れか一記載の前記集積回路装置を検査する回路検査方法

技術分野

0001

本発明は、回路基板の表面に薄膜技術機能回路ととともに検査回路が形成されている集積回路装置、複数の集積回路装置がスクライブ領域を介して形成されている半導体ウェハ、集積回路装置を検査する回路検査方法、に関する。

背景技術

0002

現在、各種の電子機器にIC(IntegratedCircuit)やLSI(Large Scale Integration)などの集積回路装置が利用されている。このような集積回路装置は、一般的には矩形一個の回路基板を具備しており、その表面に各種機能を各々発揮する機能回路が薄膜技術で形成されている。

0003

このような構造の集積回路装置を製造する場合、一般的には一個の大型基板としてシリコンウェハを用意し、その表面をスクライブ領域を介して複数の回路基板に区分する。複数の回路基板は、一個のシリコンウェハから一度に大量生産する集積回路装置ごとに形成され、スクライブ領域は、シリコンウェハを回路基板ごとに分断するときの切り代として形成される。

0004

上述した回路基板の区分は、実際には露光マスクを利用した露光により回路形成と同時に実行され、複数の回路基板に同一パターンの機能回路が形成されることで、一個のシリコンウェハから同一の集積回路装置が大量生産されることになる。

0005

ただし、上述したマスク露光などの薄膜技術で機能回路を形成するとき、各種の製造誤差により不良が発生することがある。一般的に半導体回路は各種の形状の層膜を積層して形成されるが、その場合に各種誤差により不良が発生することがある。

0006

その要因としては、各種寸法のバラツキ目合わせ工程における目ズレのバラツキ等がある。例えば、MIS型のトランジスタの場合、トランジスタのゲート長が機能回路の性能や信頼性を支配するため、ゲート長が製造工程により変動すると性能や信頼性を含めた歩留りが多分に低下する。また、各種の目合わせ工程で重ね合わせ精度が確保できないと、電気的に分離されるべき部分にリーク電流が流れたり短絡が発生して不良の原因となる。

0007

記録回路には膨大な個数機能素子が高密度集積されているので、その良否を個々に検査することは困難である。そこで、集積回路装置を製造するときに機能回路と同時にモニタトランジスタを形成し、このモニタトランジスタにより製造誤差の有無を検査することが実施されている。

0008

このように機能回路とともにモニタトランジスタを形成する技術は、例えば、特開昭62−229952号公報、特開昭63−250119号公報、特開平3−262145号公報、特開平5−55322号公報、特開平5−172896号公報、等に開示されている。

0009

特開昭62−229952号公報および特開昭63−250119号公報には、モニタトランジスタをシリコンウェハのスクライブ領域に形成することにより、集積回路装置の集積度阻害することなく製造誤差を検査できることが開示されている。

0010

特開平3−262145号公報および特開平5−55322号公報に開示された集積回路装置では、矩形の回路基板の四つの角部の各々にモニタトランジスタが形成されているので、回路基板の略全域での製造誤差を検査することができる。

0011

特開平5−172896号公報に開示された集積回路装置では、モニタトランジスタとしてpチャネルMOS(Metal Oxide Semiconductor)とnチャネルMOSとのモニタトランジスタが一個の回路基板に形成されているので、pチャネルMOSとnチャネルMOSとの特性を検査することができる。

発明が解決しようとする課題

0012

現在、集積回路装置の設計ルール微細化が進行しているが、各種の寸法精度や目合わせ工程の重ね合わせ精度を縮小することが非常に困難となってきている。特に、0.15μm世代以降のCMOS(Complementary MOS)回路などの集積回路装置では、上述のような寸法精度や重ね合わせ精度が確保できないと、歩留りや信頼性が極度に低下する。

0013

例えば、ゲート長に規定値以下の寸法の細りが発生したり、ゲート電極が前工程で形成した拡散層に対して位置ズレし、ゲート電極の拡散層に対する突出長が減少すると、トランジスタのソースドレイン間に許容値以上のリーク電流が流れ、そのトランジスタは不良となる。

0014

一方、近年は集積回路装置の高機能化によりチップサイズが拡大される傾向にあり、生産性向上や工期短縮を目的として多面付け製品も増加している。このため、今後は露光装置の有効露光エリア最大限活用していく必要があるが、露光ショットの外周部では寸法精度や重ね合わせ精度が低下することが一般に知られている。

0015

その原因としては、投影レンズディストーション(歪み)、走査ステージ移動誤差パターンアライメントの検出や配置の誤差、レチクルアライメント検出誤差可動部や検出系の経時変化などがあり、これらが複雑に絡み合って露光ショットの外周部での製造誤差が増加する。

0016

このように設計ルールの微細化と有効露光領域の拡大とは、露光工程の製造誤差に起因する不良の発生を増加させる要因となっている。前述のように露光に起因する各種誤差が顕著なのは露光ショットの外周部であり、この領域にモニタトランジスタを配置して製造誤差を抑制することが、集積回路装置の歩留りを向上させるだけでなく信頼性も向上させることになる。

0017

前述した各種公報の技術により、集積回路装置の集積度を阻害することなく製造誤差を検査すること、回路基板の略全域で製造誤差を検査すること、pチャネルMOSとnチャネルMOSとの特性を検査すること、等は可能となる。しかし、上述した従来の各種技術は何れも一つの方向の製造誤差しか検査できず、二次元的に形成されている集積回路装置の不良を良好に検査することができない。

0018

例えば、回路基板に機能回路として形成されたMISトランジスタのゲート電極がx方向を向いており、そのゲート長の不足によりソース・ドレイン間に異常電流が流れる場合を想定する。この場合、モニタトランジスタのゲート電極がy方向を向いていると、回路基板の四隅にモニタトランジスタが配置されていても、上述の異常を検出することはできず、その集積回路装置は不良となる。

0019

また、このように拡散層に対してゲート電極がy方向に突出したモニタトランジスタが回路基板の四隅に配置されている集積回路装置において、回路基板に機能回路として形成されたMISトランジスタのゲート電極がマイナスy方向に変位してソース・ドレイン間に異常電流が流れる場合も、この異常をモニタトランジスタで検出することはできない。

0020

このように従来のモニタトランジスタではソース領域とドレイン領域との間隙からゲート電極が突出した方向が一つであるため、露光に起因した各種方向の製造誤差の全部を検出することはできない。一般的な集積回路装置では、±x方向と±y方向との四方向に対応した構造で機能回路が二次元的に形成されているため、上述のように一つの方向のみ製造誤差を検査しても、集積回路装置の不良を確実に検査することはできない。

0021

本発明は上述のような課題に鑑みてなされたものであり、製造誤差を複数の方向で検査することができる集積回路装置、集積回路装置の製造誤差を複数の方向で検査することができる半導体ウェハ、集積回路装置の製造誤差を複数の方向で検査することができる回路検査方法、を提供することを目的とする。

課題を解決するための手段

0022

本発明の集積回路装置は、機能回路と、ソース領域とドレイン領域との間隙からゲート電極の突出した方向が相互に相違する複数のMISトランジスタからなる検査回路と、を具備している。

0023

従って、本発明の集積回路装置は、機能回路により各種の機能を発生することができ、検査回路を形成している複数のMISトランジスタはソース領域とドレイン領域との間隙からゲート電極の突出した方向が相互に相違するので、機能回路の製造誤差が複数のMISトランジスタにより複数の方向で検査される。

0024

上述のような集積回路装置において、前記検査回路が一対の前記MISトランジスタからなり、この一対のMISトランジスタの前記ゲート電極の突出方向が相互に相反しており、一対の前記ゲート電極が同一軸方向にある電極層の各々相反する端部分からなることも可能である。

0025

この場合、検査回路を形成している一対のMISトランジスタにより、機能回路の製造誤差が一対の相反する方向で検査され、一対のMISトランジスタのゲート電極が一個の電極層の両端からなるので、検査回路を形成している一対のMISトランジスタの構造が単純である。

0026

上述のような集積回路装置において、前記検査回路が一対の前記MISトランジスタからなり、この一対のMISトランジスタの前記ゲート電極の突出方向が相互に直交していることも可能である。この場合、検査回路を形成している一対のMISトランジスタにより、機能回路の製造誤差が一対の直交する方向で検査される。

0027

上述のような集積回路装置において、前記検査回路が四個の前記MISトランジスタからなり、この四個のMISトランジスタの前記ゲート電極の突出方向が隣接する前記MISトランジスタ間で直交しながら全て相違していることも可能である。この場合、検査回路を形成する四個のMISトランジスタにより、機能回路の製造誤差が順次直交する四つの方向で検査される。

0028

上述のような集積回路装置において、所定の多角形に形成されており、前記検査回路は角部の内側の位置に配置されていることも可能である。この場合、多角形に形成されている集積回路装置の角部の内側の位置に検査回路が配置されているので、集積回路装置の外周部に検査回路が位置していることになり、このように配置されている検査回路により集積回路装置の中央の略全域の機能回路の製造誤差が検査される。

0029

上述のような集積回路装置において、前記機能回路は、所定長さを最小単位として各部が形成されており、前記検査回路は、前記ゲート電極が前記機能回路の最小単位以下の長さだけ突出していることも可能である。この場合、検査回路のゲート電極の突出長さが、機能回路の形成の最小単位以下なので、製造誤差の発生方向がゲート電極の突出方向と整合しているならば、機能回路の最小単位以下の製造誤差が検査回路により検出される。

0030

本発明の半導体ウェハは、機能回路を各々具備している複数の集積回路装置と、これら複数の集積回路装置を分離するスクライブ領域と、該スクライブ領域に位置してソース領域とドレイン領域との間隙からゲート電極の突出した方向が相互に相違する複数のMISトランジスタからなる検査回路と、を具備している。

0031

従って、本発明の半導体ウェハをスクライブ領域により分断すると多数の集積回路装置が一度に量産され、このように製造される集積回路装置は、機能回路により各種の機能を発生することができる。半導体ウェハのスクライブ領域には検査回路が形成されており、この検査回路を形成している複数のMISトランジスタはソース領域とドレイン領域との間隙からゲート電極の突出した方向が相互に相違するので、集積回路装置の機能回路の製造誤差が複数のMISトランジスタにより複数の方向で検査される。このように集積回路装置の機能回路を検査する検査回路が半導体ウェハのスクライブ領域に形成されているので、検査回路を形成するために集積回路装置の集積度が低下することもない。

0032

上述のような半導体ウェハにおいて、前記検査回路が一対の前記MISトランジスタからなり、この一対のMISトランジスタの前記ゲート電極の突出方向が相互に相反しており、一対の前記ゲート電極が同一軸方向にある電極層の各々相反する端部分からなることも可能である。

0033

この場合、検査回路を形成している一対のMISトランジスタにより、機能回路の製造誤差が一対の相反する方向で検査され、一対のMISトランジスタのゲート電極が一個の電極層の両端からなるので、検査回路を形成している一対のMISトランジスタの構造が単純である。

0034

上述のような半導体ウェハにおいて、前記検査回路が一対の前記MISトランジスタからなり、この一対のMISトランジスタの前記ゲート電極の突出方向が相互に直交していることも可能である。この場合、検査回路を形成している一対のMISトランジスタにより、機能回路の製造誤差が一対の直交する方向で検査される。

0035

上述のような半導体ウェハにおいて、前記検査回路が四個の前記MISトランジスタからなり、この四個のMISトランジスタの前記ゲート電極の突出方向が隣接する前記MISトランジスタ間で直交しながら全て相違していることも可能である。この場合、検査回路を形成する四個のMISトランジスタにより、機能回路の製造誤差が順次直交する四つの方向で検査される。

0036

上述のような半導体ウェハにおいて、前記機能回路は、所定長さを最小単位として各部が形成されており、前記検査回路は、前記ゲート電極が前記機能回路の最小単位以下の長さだけ突出していることも可能である。この場合、検査回路のゲート電極の突出長さが、機能回路の形成の最小単位以下なので、製造誤差の発生方向がゲート電極の突出方向と整合しているならば、機能回路の最小単位以下の製造誤差が検査回路により検出される。

0037

本発明の回路検査方法は、前記検査回路の複数の前記MISトランジスタの電気的特性試験することにより本発明の集積回路装置を検査する。従って、本発明の回路検査方法により、本発明の集積回路装置の機能回路の製造誤差が検査される。

発明を実施するための最良の形態

0038

本発明の実施の一形態を図面を参照して以下に説明する。なお、図1は本実施の形態の集積回路装置の構造を示す模式図、図2は検査回路の要部を示す平面図、図3はMISトランジスタであるMOSトランジスタの形状と製造誤差の検査範囲との関係を示す模式図、図4一変形例の検査回路を示す平面図、である。

0039

ただし、ここでは図面の四つの方向である上下左右を装置の四つの方向である前後左右として説明するが、これらの方向は説明を簡略化するために便宜的に定義するものであり、実際の装置の製造時や使用時の方向を限定するものではない。

0040

本実施の形態の回路製造装置(図示せず)は、一般的な構造のステップ方式投影露光装置からなり、露光用光線出射する光源、この光源から出射された光線を露光パターンマスキングするレチクル、一個の大型基板であるシリコンウェハを水平に保持して前後左右に移動する走査ステージ、この走査ステージにより保持されたシリコンウェハの表面にレチクルによりマスキングされた露光光線結像する結像光学系、各種のレチクルを交換するレチクル交換機構、等を少なくとも具備している。

0041

本実施の形態の回路製造装置は、上述のような各部により、区画区分手段である区画区分機能、回路形成手段である回路形成機能、検査形成手段である検査形成機能、等が実現されており、一個のシリコンウェハから複数の集積回路装置100を製造する。

0042

つまり、交換自在な複数のレチクルは、大型の円形のシリコンウェハを複数の同一の矩形の回路基板101に区分するように形成されており、このように区分する回路基板101の各々に同一の機能回路と検査回路110とを個々に露光するように形成されている。

0043

そして、本実施の形態の回路製造装置は、走査ステージによりシリコンウェハを所定位置ごとに保持するとともに移動させ、光源やレチクルや結像光学系で部分的に順番に露光するので、これで区画区分機能が一個のシリコンウェハを複数の矩形の回路基板101に区分することになる。

0044

同時に、上述のように区分された複数の回路基板101の各々に回路形成機能が各種の機能回路を従来と同様な薄膜技術で形成することになり、図1に示すように、回路基板101の四つの角部の各々の内側の位置に検査形成機能が検査回路110を形成することになる。

0045

このように形成される検査回路110は、ここでは複数のMISトランジスタである四個のMOSトランジスタ111〜114からなり、これらのMOSトランジスタ111〜114は、検査方向が前後左右の四つの方向に個々に対応した構造に形成されている。

0046

より詳細には、第一第二のMOSトランジスタ111,112で、前後方向の製造誤差を検査する前後検査部115が形成されており、第三第四のMOSトランジスタ113,114で、左右方向の製造誤差を検査する左右検査部116が形成されている。

0047

前後検査部115と左右検査部116とは同一構造に形成されているが、各部の直線方向が相互に直交している。つまり、四個のMOSトランジスタ111〜114は、ソース領域121とドレイン領域122とを各々を具備しており、これらの間隙からゲート電極123が突出している。

0048

ただし、このゲート電極123の突出方向が、第一のMOSトランジスタ111では前方、第二のMOSトランジスタ112では後方、第三のMOSトランジスタ113では左方、第四のMOSトランジスタ114では右方、となっている。

0049

なお、前後(左右)検査部115(116)は、図2に示すように、その一対のMOSトランジスタ111,112(113,114)のゲート電極123が同一軸方向にある電極層の各々相反する端部分からなり、その突出方向が前後(左右)方向として相互に相反している。

0050

また、前後(左右)検査部115(116)は、図2に示すように、その一対のMOSトランジスタ111,112(113,114)の一体化された一対のゲート電極123に一個のゲート配線124がコンタクト部125で接続されており、このゲート配線124が一個のゲート端子126に接続されている。

0051

また、前後(左右)検査部115(116)の一対のMOSトランジスタ111,112(113,114)の一対のソース領域121には、一個のソース配線127がコンタクト部128で接続されており、このソース配線127が一個のソース端子129に接続されている。

0052

同様に、一対のMOSトランジスタ111,112(113,114)の一対のドレイン領域122には一個のドレイン配線130がコンタクト部131で接続されており、このドレイン配線131が一個のドレイン端子132に接続されているが、図1に示すように、ここでは前後検査部115と左右検査部116とのドレイン端子132が兼用されている。

0053

また、各種の機能回路は各部の直線方向が相互に直交しており、このように直交した機能回路の各部の直線方向は前後方向および左右方向と平行なので、四個のMOSトランジスタ111〜114のゲート電極123の突出方向は機能回路の直交する一対の直線方向の各々の両側の方向である前後左右に対応している。

0054

さらに、機能回路の各部は所定長さを最小単位として形成されているが、検査回路110のMOSトランジスタ111〜114は、ゲート電極123の突出長a、ゲート電極123の突出方向と直交する横幅、各コンタクト125,128,131の外周部と各配線124,127,130の縁部との間隙、等の各種寸法が機能回路の最小単位と同一となっている。

0055

上述のような構成において、本実施の形態の回路製造装置による回路製造方法は、前述のように基本的には従来と同様に大型の円形の一個のシリコンウェハを複数の同一の矩形の回路基板101に区分し、このように区分する回路基板101の各々に同一の機能回路と検査回路110とを個々に露光して集積回路装置100を形成する。

0056

上述のように検査回路110は機能回路と同時に形成されるので、機能回路に発生する製造誤差は検査回路110にも同様に発生することになる。そこで、機能回路の製造誤差とともに検査回路110のMOSトランジスタ111〜114のゲート電極123が突出方向とは反対方向に変位して形成されると、そのMOSトランジスタ111〜114はソース領域121とドレイン領域122とが短絡した状態となって製造誤差の発生が確認されることになる。

0057

また、機能回路の製造誤差とともに各検査部115,116の一方でMOSトランジスタ111〜114のゲート電極123が細く形成されても電気的特性に異常が発生し、例えば、閾値電圧(Vt)が小さくなるために製造誤差の発生が確認される。

0058

ただし、本実施の形態の集積回路装置100では、検査回路110が四個のMOSトランジスタ111〜114からなり、これら四個のMOSトランジスタ111〜114のゲート電極123は前後左右の四つの方向に個々に突出している。

0059

このため、本実施の形態の回路製造装置の回路製造方法により製造した集積回路装置100は、機能回路の製造誤差を前後左右の四つの方向で検査することができ、各種部分に各種方向に発生する製造誤差を確実に検査することができる。特に、この機能回路の各部も前後左右の四つの方向と平行に形成されており、この四つの方向が検査回路110により検査されるので、機能回路の各部に発生しがちな製造誤差を良好に検査することができる。

0060

しかも、四個のMOSトランジスタ111〜114のうち、検査方向が相互に相反する一対はゲート電極123が同一軸方向にある電極層の各々相反する端部分からなるので、相反する方向の検査を確実に実行することができ、その構造も簡単で生産性が良好である。

0061

さらに、集積回路装置100は一般的な矩形に形成されており、その四つの角部の各々の内側の位置に検査回路110が形成されているので、上述のような四つの方向での製造誤差の検査を回路基板101の略全域で実行することになり、集積された機能回路の全体を良好に検査することができる。

0062

また、検査回路110のMOSトランジスタ111〜114は、ゲート電極123が機能回路の最小単位と同一の長さだけ突出しているので、製造誤差の発生方向がゲート電極123の突出方向と整合しているならば、機能回路の最小単位と同一の製造誤差を検査することができる。

0063

なお、本発明は上記形態に限定されるものではなく、その要旨を逸脱しない範囲で各種の変形を許容する。例えば、上記形態では集積回路装置100を一般的な矩形に形成することを例示したが、これを六角形などの多角形として複数の角部の各々に検査回路110を配置することも可能である。

0064

また、上記形態では機能回路の各部を前後左右と平行として、ゲート電極123が前後左右に突出した四個のMOSトランジスタ111〜114で検査回路110を形成することを例示した。しかし、機能回路の構造などのために前後方向のみ製造誤差が問題となる場合には、ゲート電極が前後方向に突出した一対のMOSトランジスタで検査回路を形成すれば良く、前方と左方のみ製造誤差が問題となるような場合には、ゲート電極が後方と右方とに突出した一対のMOSトランジスタで検査回路を形成すれば良い。

0065

なお、ゲート電極123が前方に突出したMOSトランジスタ111は、図3に示すように、後方の誤差は良好に検査することができ、左斜め後方右斜め後方の誤差も検査できる。ただし、その角度が増加するほど検査の感度は低下することになり、左方や右方および前方は検査することができない。

0066

換言すると、一個のMOSトランジスタは、そのゲート電極の突出方向と相反する方向で180度未満の範囲が検査方向となるので、例えば、図4に示すように、ゲート電極の突出方向が120度ずつ相違する三個のMOSトランジスタ141〜143で検査回路144を形成すれば、必要最小限の構造で全部の方向の製造誤差を検査することができ、放射状に配置するMOSトランジスタの個数を増加させれば、各種方向での検査精度を向上させることができる。

0067

また、上記形態では集積回路装置100の回路基板101の内部に検査回路110を形成することを例示したが、この検査回路110をシリコンウェハのスクライブ領域に形成することにより、集積回路装置の機能回路の集積度を阻害することなく各種方向での検査を実行することも可能である。

0068

また、上記形態では前後(左右)検査部115(116)の一対のMOSトランジスタ111,112(113,114)に各種端子126,129,132を兼用させているので、簡単な構造で前後(左右)方向の製造誤差は検査することができるが、その製造誤差の発生方向が前方か後方か(左方か右方か)は検査することができない。そこで、これが問題となる場合には、検査回路を形成するMOSトランジスタの各々に専用の端子を設ければ良い。

発明の効果

0069

本発明は以上説明したように構成されているので、以下に記載するような効果を奏する。

0070

本発明の集積回路装置は、検査回路を形成している複数のMISトランジスタはソース領域とドレイン領域との間隙からゲート電極の突出した方向が相互に相違することにより、機能回路の製造誤差を複数のMISトランジスタにより複数の方向で検査することができるので、集積回路装置の不良を良好に検出することができる。

0071

また、上述のような集積回路装置において、多角形に形成されている集積回路装置の角部の内側の位置に検査回路が配置されていることにより、集積回路装置の外周部に配置されている検査回路により集積回路装置の中央の略全域の機能回路の製造誤差を検査することができる。

0072

本発明の半導体ウェハは、スクライブ領域に検査回路が形成されており、この検査回路を形成している複数のMISトランジスタはソース領域とドレイン領域との間隙からゲート電極の突出した方向が相互に相違することにより、機能回路の製造誤差を複数のMISトランジスタにより複数の方向で検査することができるので、半導体ウェハから量産する集積回路装置の不良を良好に検出することができ、集積回路装置の機能回路を検査する検査回路が半導体ウェハのスクライブ領域に形成されているので、集積回路装置の集積度が良好である。

0073

また、上述のような集積回路装置および半導体ウェハにおいて、検査回路を形成している一対のMISトランジスタのゲート電極の突出方向が相互に相反しており、MISトランジスタのゲート電極が一個の電極層の両端からなることにより、機能回路の製造誤差を一対の相反する直線方向で検査することができるので、特に、機能回路を形成する直線状の部分の製造誤差を良好に検査することが可能であり、検査回路を形成している一対のMISトランジスタの構造が単純なので、集積回路装置の生産性や集積度を向上させることができる。

0074

また、検査回路を形成している一対のMISトランジスタのゲート電極の突出方向が相互に直交していることにより、機能回路の製造誤差を一対の直交する方向で検査することができるので、特に、機能回路を形成する直交部分の製造誤差を良好に検査することが可能である。

0075

また、検査回路を形成する四個のMISトランジスタのゲート電極の突出方向が順次直交していることにより、機能回路の製造誤差を順次直交する四つの方向で検査することができ、特に、機能回路の直交する直線状の部分の製造誤差を良好に検査することが可能である。

0076

また、検査回路のゲート電極の突出長さが機能回路の形成の最小単位以下であることにより、機能回路の最小単位以下の製造誤差を検査回路により検出することが可能である。

0077

本発明の回路検査方法は、本発明の集積回路装置の機能回路の製造誤差を検査回路により複数の方向で検査することができる。

図面の簡単な説明

0078

図1本発明の実施の一形態の集積回路装置の構造を示す模式図である。
図2検査回路の要部を示す平面図である。
図3MISトランジスタであるMOSトランジスタの形状と製造誤差の検査範囲との関係を示す模式図である。
図4一変形例の検査回路を示す平面図である。

--

0079

100集積回路装置
101回路基板
110検査回路
111〜114MISトランジスタであるMOSトランジスタ
121ソース領域
122ドレイン領域
123ゲート電極
141〜143 MISトランジスタであるMOSトランジスタ
144 検査回路

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ