図面 (/)

この項目の情報は公開日時点(2000年2月15日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (17)

課題

エレベータ始動時等に逆回転が発生した場合でも高精度に速度検出してエレベータを制御する。

解決手段

速度パルス検出器からの信号を4倍周した信号4Fをモータ回転パルスカウンタセット数カウントする間、クロックカウンタクロックをカウントし、モータ回転パルスカウンタのセットカウント値とクロックカウンタのカウント値からエレベータの速度を検出し、速度偏差がなくなるようにエレベータを制御する装置において、速度検出部速度検出手段を設け、零速度を検出した場合に、モータ回転パルスカウンタのセット値を4の整数倍から1の整数倍に切り替える制御を行い、5個目パルスを検出したときモータ回転パルスカウンタのセット値を4の整数倍に切り替えて速度検出する。

概要

背景

エレベータ速度制御装置には、図3に示すようなベクトル制御装置が使用される。図中、1はエレベータのモータ、2はモータ1の軸又はエレベータのかご等速で動作する部分に取り付けられた速度パルス検出器、3はこの速度パルスからモータ速度ωnを検出する速度検出回路、4は速度指令Nと速度検出値ωnとの偏差PI演算する速度制御アンプ

5はアンプ4からのトルク電流指令値Itと励磁電流設定値I0からモータの一次電流値I1を求める一次電流演算回路、6はItとI0の位相角φを求める位相演算部、7はItとI0及び回路11〜13で求めた2次時定数からすべり周波数ωsを求めるすべり周波数演算部、8はωsとωnを加算して角周波数ω0を出力する加算器

9はI1,φ,ω0からモータ1の一次電流指令値Ia,Ib,Icを求める一次電流演算部、10はこの一次電流指令値を受けてモータに一次電流を出力するインバータ、11は電流検出器、12はA/D変換器、13は二次時定数演算部である。

上記速度検出回路3は、図4に示すようにモータ回転パルスカウンタ15およびクロックカウンタ16と、モータ回転パルスカウンタ15の同期を制御するカウンタ同期制御部17と上記カウンタ15又は16からのキャリー信号CYを通す論理和回路18と、この論理和回路18からの信号を受けてカウンタ同期制御部17にカウンタ停止信号を出力するカウンタ停止出力部19で構成されている。

モータ回転パルスカウンタ15は上記速度検出器2(図3)の出力周波数を4倍周した信号FP4(図5)をカウントし、クロックカウンタ16はCPUクロック等の高速クロック信号(数MHz〜数十MHz)をカウントする。

図4において、モータ回転パルスカウンタ15には初期値を書き込むことができるようにして、クロックカウンタ16にはカウンタ・リセット信号の入力により、カウンタの状態を初期値へ戻すことができるようにしている。

そこで、速度パルス検出器2(図3)からの信号を4倍周した信号FP4をトリガとして、クロックカウンタ16の動作を開始させ、モータ回転パルスカウンタ15がオーバフローしたところで、このカウンタのCY(キャリー)信号を出力させ、諭理和回路18を介してカウンタ停止出力部19からカウンタ同期制御部17にカウンタ停止信号を出力してクロックカウンタ16を停止させる。

こうすると、速度パルス検出器2からの信号を4倍周した信号FP4のパルス設定数発生する間の時間をクロックカウンタ16の値から知ることができることになる。この時間を検出して演算することによりエレベータの速度検出を行っている。

モータ回転速度計算式は数1式で示される。

概要

エレベータの始動時等に逆回転が発生した場合でも高精度に速度検出してエレベータを制御する。

速度パルス検出器からの信号を4倍周した信号4Fをモータ回転パルスカウンタでセット数カウントする間、クロックカウンタがクロックをカウントし、モータ回転パルスカウンタのセットカウント値とクロックカウンタのカウント値からエレベータの速度を検出し、速度偏差がなくなるようにエレベータを制御する装置において、速度検出部速度検出手段を設け、零速度を検出した場合に、モータ回転パルスカウンタのセット値を4の整数倍から1の整数倍に切り替える制御を行い、5個目のパルスを検出したときモータ回転パルスカウンタのセット値を4の整数倍に切り替えて速度検出する。

目的

この発明は、上記課題に鑑みてなされたものであり、その目的とするところは、エレベータの始動時等に逆回転が発生した場合においても高精度に速度検出してエレベータを制御できるエレベータの速度制御装置およびエレベータの速度検出プログラムを記録した記録媒体を提供することにある。

効果

実績

技術文献被引用数
1件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

モータに取り付けられた速度パルス検出器と、この検出器からの信号を4倍周した信号をモータ回転パルスカウンタセット数カウントする間、クロックカウンタクロックをカウントし、モータ回転パルスカウンタのセットカウント値とクロックカウンタのカウント値からエレベータの速度を検出する速度検出回路と、速度指令値速度検出値との偏差演算する速度制御アンプを備えたエレベータの速度制御装置において、速度を検出した場合に、モータ回転パルスカウンタのセット値を4の整数倍から1の整数倍に切り替える制御を行い、5個目パルスにて同カウンタのセット値を4の整数倍に切り替えることを特徴とするエレベータの速度制御装置。

請求項2

エレベータのモータを駆動するインバータコンピュータにより制御してエレベータを運転するにあたり、前記モータに取り付けられた速度パルス検出器からの信号を検出しモータの回転速度を検出する検出制御プログラムを記録した記録媒体であって、前記速度パルス検出器からの信号のエッジ発生時刻の間隔を処理することにより回転速度を検出し、前記エッジ発生の計測間隔を零速度と5個目のパルス発生時に切り替えることを特徴とするエレベータの速度検出プログラムを記録したコンピュータ読取可能な記録媒体。

技術分野

0001

本発明は、エレベータにおける速度制御装置およびエレベータの速度検出プログラムを記録した記録媒体に関する。

背景技術

0002

エレベータの速度制御装置には、図3に示すようなベクトル制御装置が使用される。図中、1はエレベータのモータ、2はモータ1の軸又はエレベータのかご等速で動作する部分に取り付けられた速度パルス検出器、3はこの速度パルスからモータ速度ωnを検出する速度検出回路、4は速度指令Nと速度検出値ωnとの偏差PI演算する速度制御アンプ

0003

5はアンプ4からのトルク電流指令値Itと励磁電流設定値I0からモータの一次電流値I1を求める一次電流演算回路、6はItとI0の位相角φを求める位相演算部、7はItとI0及び回路11〜13で求めた2次時定数からすべり周波数ωsを求めるすべり周波数演算部、8はωsとωnを加算して角周波数ω0を出力する加算器

0004

9はI1,φ,ω0からモータ1の一次電流指令値Ia,Ib,Icを求める一次電流演算部、10はこの一次電流指令値を受けてモータに一次電流を出力するインバータ、11は電流検出器、12はA/D変換器、13は二次時定数演算部である。

0005

上記速度検出回路3は、図4に示すようにモータ回転パルスカウンタ15およびクロックカウンタ16と、モータ回転パルスカウンタ15の同期を制御するカウンタ同期制御部17と上記カウンタ15又は16からのキャリー信号CYを通す論理和回路18と、この論理和回路18からの信号を受けてカウンタ同期制御部17にカウンタ停止信号を出力するカウンタ停止出力部19で構成されている。

0006

モータ回転パルスカウンタ15は上記速度検出器2(図3)の出力周波数を4倍周した信号FP4(図5)をカウントし、クロックカウンタ16はCPUクロック等の高速クロック信号(数MHz〜数十MHz)をカウントする。

0007

図4において、モータ回転パルスカウンタ15には初期値を書き込むことができるようにして、クロックカウンタ16にはカウンタ・リセット信号の入力により、カウンタの状態を初期値へ戻すことができるようにしている。

0008

そこで、速度パルス検出器2(図3)からの信号を4倍周した信号FP4をトリガとして、クロックカウンタ16の動作を開始させ、モータ回転パルスカウンタ15がオーバフローしたところで、このカウンタのCY(キャリー)信号を出力させ、諭理和回路18を介してカウンタ停止出力部19からカウンタ同期制御部17にカウンタ停止信号を出力してクロックカウンタ16を停止させる。

0009

こうすると、速度パルス検出器2からの信号を4倍周した信号FP4のパルス設定数発生する間の時間をクロックカウンタ16の値から知ることができることになる。この時間を検出して演算することによりエレベータの速度検出を行っている。

0010

モータ回転速度計算式は数1式で示される。

0011

0012

また、次回の検出のための、モータ回転パルスカウンタ15にセットするカウント値NCTのセット値は数2式のように計算して決定している。

0013

0014

数2式によると、クロックカウンタ16が多くカウントしたときは、次回検出のためのモータ回転パルスカウンタ15にセットする値RNCTを小さくセットすることになる。実際には、制御装置速度制御周期よりも短い時間間隔、つまりRMCTの値となるように、RNCTを選択して速度検出を行うことになる。

0015

ここで、モータ回転パルスカウンタ15にセットする値RNCTは、通常4の倍数に設定される。つまり最小値は4で、速度が増加するに伴い8,12,16…と増加させる演算を行う。

0016

エレベータの動作開始時に、速度パルス検出器からのパルスが4個以上来ないと制御装置はエレベータが動作したことを認識できないので、運転開始時の速度検出に時間遅れを生ずることとなり、かごの振動スタートショック)を生ずることとなる。

0017

そのため、現在の速度検出値(モータ回転速度)DSPが定格速度に対して予め設定した一定値以下(例えば2%以下)である場合に、モータ回転パルスカウンタ15にセットする値RNCTを通常4として制御していたものを1として制御する(図7)。

0018

上記速度検出回路の動作モードの変更により、エレベータの動作開始時に、速度パルス検出器2からのパルスが4個以上こないとエレベータが動作を開始したことを認識できなかったものが、パルス1個で認識できるため、速度制御アンプ4(図3)の出力の振れが早期に抑えられてスタートショックを抑制することが可能となる。(特願平9−17274号)
また、速度検出装置において、速度パルス検出器の検出パルスの各エッジ発生時刻を保持するラッチを使用して、このラッチ情報を用いて速度演算するものがある(特開平6−118090号公報)。この速度演算回路を図8に示す。

0019

図8において、21はエンコーダ(速度パルス検出器)からの2相信号(A相,B相)が供給されるラッチ信号作成部で、このラッチ信号作成部21には波形整形回路が組み込まれている。ラッチ信号作成部21にエンコーダからの2相(A,B相)信号(図5図6)が入力されると、その信号よりまずパルスエッジを検出し、そのパルス変化により正転エッジ/逆転エッジを検出し、UP/DOWN信号を出力する。また、各エッジ変化物理的な回転スリット等の位相角により、4種類に分類し、対応する後述のデータラッチ部へデータラッチイネーブル信号としてエッジ選択信号DO〜ED3を出力する。なお、エッジ選択信号ED0〜ED3は4つのうちエッジ毎に1つのみ動作する。

0020

図9A,BはエンコーダからUP/DOWN信号を得るときの動作タイミングチャートおよびエッジ選択信号ED0〜ED3を得るときの動作タイミングチャートである。

0021

22は角度計測カウンタ(角検出カウンタ)で、このカウンタ22にはラッチ信号作成部21からの出力信号のうち4倍周信号4FとUP/DOWN信号が供給される。両信号は角度計測カウンタ22で図10に示すタイミングチャートに示すように計測され、出力にエンコーダの回転角カウンタデータとして得られる。

0022

23は時刻計測カウンタ(時刻検出カウンタ)で、このカウンタ23は計測基準クロックCLKと周期設定値とを計測し、出力に演算周期カウント値とタイミング出力(周期信号SMPLを得る。そのタイミングチャートを図11に示す。

0023

このカウンタ23は前記4F信号発生時刻となる基準時刻を計測するもので、カウンタの有効ビット長速度演算周期以上であればよい。ここでは、カウンタ23を速度演算周期発生器として用いる場合を示し、また、カウンタ23はDOWNカウンタの例として示した。

0024

24−1、24−2…24−4は第1データラッチ部(角度データラッチ)で、この第1データラッチ部24−1、24−2…24−4には角度計測カウンタ22のカウント値出力(角度出力)が供給される。また、これらラッチ部24−1…24−4にはイネーブル信号としてエッジ選択信号ED0〜ED3が供給される。これによリ各エッジの角度をラッチする。第1のデータラッチ部24−1はD型フリップフロップから構成され、これらフリップフロップは角度計測カウンタ22のビット数同数により構成される。なお、第1データラッチ部24−2…24−4も同様に構成される。

0025

また、25−1…25−4は第2データラッチ部で、これらラッチ部25−1…25−4の構成は第1データラッチ部24−1…24−4と同一構成である。第2データラッチ部25−1…25−4には時刻計測カウンタ23のカウント値出力TCNが供給される。

0026

26はラッチ信号作成部21から送出されるエッジ選択信号ED0〜ED3が供給されるエッジ検出保持部で、このエッジ検出保持部26はJ−Kフリップフロップから形成され、速度検出周期中にED0〜ED3の各エッジの変化検出の有無を検出保持する。1回でも対応するエッジの変化があれば、「1」を設定し、1回も生じなかった場合は「0」を保持する。この保持データは第1データラッチ部24−1…24−4から第2データラッチ部25−1…25−4にデータ転送する毎に「0」にリセットする。

0027

32は第3データラッチ部で、この第3データラッチ部は次の3つの回路から構成されている。まず、27−1…27−4は角度データラッチで、このラッチはパルスエッジ毎に更新繰り返している第1データラッチ部24−1…24−4のラッチデータについて速度演算周期信号SMPLが出力された時刻のデータをラッチする。CPU30からは前記角度データラッチ27−1…27−4を通して角度情報が読み取られる。上記のようにデータラッチ部の構成を2重化としたため、CPU30からの読出し動作中でも第1データラッチ部24−1…24−4は計測及びデータの変更が可能となる利点がある。

0028

28−1…28−4は第3データラッチ部32のうちの時刻データラッチで、このラッチ28−1…28−4は速度演算周期信号SMPLのタイミングで、第2データラッチ部25−1…25−4のデータを転送/保持する。この時刻データラッチ28−1…28−4もCPU30から読出し可能である。

0029

29は第3データラッチ部32のうちのエッジ検出部で、この検出部29もSMPL信号のタイミングでラッチ動作を行う。このエッジ検出部29はエッジ検出保持部26からのデータが入力され、1ビットで構成され、CPU30から読み出し可能になっている。

0030

31は速度演算周期信号SMPLを出力するコントローラで、このコントローラ31には時刻計測カウンタ23からのタイミング出力、CPU30からのラッチ信号及び外部端子からのラッチ信号等により上記SMPL信号を送出し、この信号が第3データラッチ部とエッジ検出保持部26のイネーブル信号ENとなる。

0031

速度検出演算には次の2通りの手段がある。

0032

(1)SMPL周期間にエッジ検出が1つ以上存在する場合、(2)SMPL周期間にエッジ検出が1つも無い場合。

0033

まず、上記(1)の場合について述べる。図12のように低速でエンコーダパルス周期が長く(A相,B相のように)、速度演算周期TS間に4逓倍の信号が4種類ともないような場合であっても、現在の検出時刻をT1とすると、T2→T1間に少なくとも1つのパルスの変化が存在する場合(図中、td,teがT2→T1間にエッジ検出した時刻である)、この新しい方のデータ(カウント値の小さい方)を用いて速度演算を行う(ここではte)。そして、位相はパルスの1周期で計算するため、対応するエッジでかつ前回CPUに検出された値taの時刻のデータを用いる。

0034

位相角の差はΔθ=θe−θaにより計算できる。しかし、時間については、
T2→Te間=(Ts−Te)
T3→T2間=Ts
Ta→Td間=Ta
の3つのサンプル周期にわたる期間の和であり、ΔT=(Ts−Te)+Ts+Taとなる。

0035

そして、速度ωはω=Δθ/ΔTの式で計算する。高速で、サンプル周期毎に4逓倍の信号が4種類とも発生する場合には、上記のT3→T2間のデータは存在せず、Ta…TOLD,Te=TNewと一般形とおくと、ωは次式で計算できる。

0036

ω=(θNew−θOLD)/{(TS−TNew)+TOLD}
前述のようにT3→T2間にパルスが無い期問が存在する場合には図15に示すようにサンプル周期TS分をTaの値に加算すればよく、加算をソフトウェアで実現すれば、4逓倍信号が1サンプル期間に1パルスしか入力されず、前回パルスとの1周期分の時間差が時刻計測カウンタ23をオーバする場合でも、エンコーダパルスの1周期の整数倍について時刻計測カウンタ23以上の時刻が正確に計測できる。また、4逓倍の全てのエッジデータを記憶しておけば、サンプル時にどのエッジが発生しても、任意のエッジの1周期の整数倍の周期が得られる。

0037

ここで、TS+Taのようにパルスが発生しない場合を述べると、F(0)〜F(3)のフラグにて対応するエッジが発生しないときには、前回データにTSだけ加算するようにすれば、何周期にわたり、エッジが来なくても、Taの前回値は正確に維持できる。これを各エッジ毎に判定及び加算処理を行えばよい。

0038

次に前記(2)のSMPL周期間にエッジ検出が1つも無い場合について述べる。図14Aはタイミングチャート、図14BはSMPL割込直後の前回値時刻データの推移を示す説明図で、ΔT=ZT(0)〜ZT(3)のうち最も古い値(値の大きなもの)(図14Bではta+2Ts)、Δθ=1(エンコーダ1周期)とすると、T1のサンプル直後に最も古い値のデータのエッジが発生すると仮定した場合の速度推定値は次式で求められる。

0039

ω=Δθ/ΔT=(1/ΔT)×Sgn(ω’)
Sgn(ω’)は前回の速度検出値の回転方向極性である。

0040

もし、次回のサンプルT0の時刻までエンコーダパルスが発生しない場合、ZT(0)〜ZT(3)はTsだけ速度推定後加算されており、ΔT=ta・3Tsのように前回よりTsだけ長いΔTで速度推定でき、図15のようにパルス入力停止時でも、推定速度が低下しながら追従できる。いわゆる、タウマチック動作を行う。

0041

図16は上述した速度検出演算動作フローチャートである。

0042

上記図8の速度演算回路によれば、4種類のエッジに関して個別に計測値をラッチするので、1F信号(同一エッジ間で計測)や4F信号(隣合ったエッジ間で計測)により速度演算の切り換えが計測後任意に選択できる。

0043

上記の検出回路を用いて速度検出する原理については、電学論D,115巻11号、平成7年11月「オーバラップ速度検出方式の提案と速度オブザーバ特性改善」山本,他、に記載されている。

発明が解決しようとする課題

0044

現在エレベータ制御装置(図3)は、速度検出に上記図8の速度検出回路を用いているが、以下に記載する問題がある。

0045

エレベータの動作開始時に、速度パルス検出器からのパルスが4個以上こないと制御装置はエレベータが動作したことを認識できない。つまり、運転開始時の速度検出に時間遅れを生ずることとなり、かごの振動を生ずることとなる。

0046

そこで、上記図7の速度検出制御フローを用いて、速度検出回路のモードを切り換えることによって、速度パルス検出器からのパルスが1個来ると速度検出が可能な状態とする。

0047

これはエレベータ動作開始時には、図6パルス検出区間A−Bで検出を行い、パルス位置Dまでは、パルス1個毎(4Fモード)に速度検出を行い、パルス位置E,つまり5個目のパルスからは、A−E間,続いてパルス位置FでB−F間の時間を測定する(1Fモード)ことにより速度検出を行うことになる。これにより、検出精度のよい速度検出を行うことが可能となる。

0048

ここで、上記エレベータが動作して、5個目のパルスが来るまでは4Fモードにて速度検出を行い、それ以降は1Fモードで速度検出を行う理由は、速度パルス検出器の出力の相間の位相誤差が大きいため、4Fモードによる検出では、低速域速度演算周期毎パルス信号を得ることが出来ないため、速度検出に遅れを生ずることになるか、検出誤差は小さいということにある。従って、低速では4Fモード,高速では1Fモードへと切り替えを行うことが行われてきた。

0049

しかし、エレベータはかごと、つり合い重なりとの重量の関係により、運転開始時に逆方向に動作する場合がある。つまり、エレベータは速度(停止状態)を経過して正方向に動作することになる。

0050

この場合、上記の5個目のパルスから速度検出回路のモードを切り替えると、逆方向動作が発生した場合に零速度を経過してからパルスが4個以上こないとエレベータの動作を認識できなくなってしまう。

0051

つまり、上記図8の検出精度の良い速度検出回路とモード切り替え方式を採用しても、エレベータの実使用においては、逆方向動作の発生により、検出精度の悪化が起こることになる。

0052

この発明は、上記課題に鑑みてなされたものであり、その目的とするところは、エレベータの始動時等に逆回転が発生した場合においても高精度に速度検出してエレベータを制御できるエレベータの速度制御装置およびエレベータの速度検出プログラムを記録した記録媒体を提供することにある。

課題を解決するための手段

0053

この発明のエレベータの速度制御装置は、モータに取り付けられた速度パルス検出器と、この検出器からの信号を4倍周した信号をモータ回転パルスカウンタでセット数カウントする間、クロックカウンタがクロックをカウントし、モータ回転パルスカウンタのセットカウント値とクロックカウンタのカウント値からエレベータの速度を検出する速度検出回路と、速度指令値と速度検出値との偏差を演算する速度制御アンプを備えたエレベータの速度制御装置において、零速度を検出した場合に、モータ回転パルスカウンタのセット値を4の整数倍から1の整数倍に切り替える制御を行い、5個目のパルスにて同カウンタのセット値を4の整数倍に切り替えることを特徴とするものである。

0054

また、この発明のエレベータの速度検出プログラムを記録したコンピュータ読取可能な記録媒体は、エレベータのモータを駆動するインバータをコンピュータにより制御してエレベータを運転するにあたり、前記モータに取り付けられた速度パルス検出器からの信号を検出しモータの回転速度を検出する検出制御プログラムを記録した記録媒体であって、前記速度パルス検出器からの信号のエッジ発生時刻の間隔を処理することにより回転速度を検出し、前記エッジ発生の計測間隔を零速度と5個目のパルス発生時に切り替えることを特徴とするものである。

発明を実施するための最良の形態

0055

実施の形態1
図3に示す従来エレベータ制御装置において、速度検出回路3に上記従来図8の回路を使用する。この速度検出回路は、速度パルス検出器(エンコーダ)2(図3)からのパルス信号をラッチ信号作成部21で4倍周した信号4Fを角度計測カウンタ22でセット数カウントする間、時刻計測カウンタ23がクロックをカウントし、角度計測カウンタ22のセットカウント値と、時刻計測カウンタのカウント値からエレベータの速度を検出するように構成されている。

0056

実施の形態1は上記図8の速度検出回路を使用したエレベータ速度制御装置図3)において、図1のフローにより、速度0の場合、上記角度計測カウンタ22のセット数を4の整数倍から、1の整数倍に切り替える制御を行い、5個目のパルスにて同カウンタのセット数を4の整数倍に切り替える。

0057

すなわち、図1のステップ101において、検出速度=0か否かの判断を行い、yesの場合、ステップ102で検出4Fモードsetとし、上記角度計測カウンタ22のセット値を4の整数倍から1の整数倍に切り替える制御を行い、角度計測カウンタ22のセット値を1の整数倍とした速度検出を行い、エレベータを制御する。

0058

上記検出速度=0の判断がNOの場合、ステップ103でパルス5個目以降が否かの判断を行い、yesとなった場合、検出1Fモードsetとし、上記角度計測カウンタ22のセット値を1の整数倍から4の整数倍に切り替える制御を行い、角度計測カウンタ22のセット値を4の整数倍とした速度検出を行い、エレベータ制御する。

0059

上記のように検出速度=0の判断及びパルス5個目以降か否かの判断をして角度計測カウンタ22のセット値を変えているので、エレベータの始動時にモータの逆回転が発生した場合においても高精度の速度検出が可能となる。

0060

実施の形態2上記エレベータの速度制御装置(図3)において、モータ1を駆動するインバータ10を制御する演算制御部をコンピュータで構成し、エレベータをコンピュータで運転する。速度検出回路3はソフトウエアで構成する。

0061

図2に速度検出制御の処理構成(プログラム)を示す。201は速度パルス検出器2(図3)からのパルス信号を4倍周した4Fパルスのエッジ発生時刻間隔を検出するパルスエッジ時刻検出手段、202は4Fパルスを計数するモータパルス計数手段。

0062

203は零速度判定手段205からの速度=0判定信号で前記エッジ発生の計測速度検出回路の動作モードを検出1Fモードとし、速度≠0判定から5パルス計数されたとき動作モードを検出4Fモードに変え、前記エッジ発生の計測間隔を変える速度検出回路動作モード変更手段、204は上記エッジ発生時刻の間隔から速度を演算する速度演算手段、205はこの速度演算値から速度=0を判断する零速度判定手段である。

0063

上記速度検出制御プログラムは記録媒体に記録され、上記コンピュータにインストールする。これにより実施の形態1同様エレベータの始動時等に、モータの逆回転が発生した場合においても高精度速度検出が可能となる。

発明の効果

0064

この発明のエレベータの速度制御装置は、速度検出回路が零速度を検出した場合に、モータ回転パルスカウンタのセット値を4の整数倍から、1の整数倍に切り替える制御を行い、5個目のパルスにて同カウンタのセット値を4の整数倍に切り替えるので、エレベータの始動時等に逆回転が発生する場合においても高精度の速度検出ができる。そのため高精度の速度制御が可能となる。

0065

また、上記速度検出回路はコンピュータを用いたエレベータの速度制御装置のソフトウエアの変更により構成できる。

図面の簡単な説明

0066

図1実施の形態1にかかる速度検出回路の動作モード切り替え方法を示すフロー図。
図2実施の形態2にかかる速度検出処理構成図。
図3エレベータの速度制御装置のブロック構成図。
図4従来例にかかる速度検出回路のブロック構成図。
図5倍周波波形例を示す波形図。
図6速度パルス検出器の特性説明図。
図7従来例にかかる速度検出制御フロー図
図8他の従来例にかかる速度検出回路のブロック図。
図9ラッチ作成部のタイミングチャート。
図10角度計測カウンタのタイミングチャート。
図11時刻計測カウンタのタイミングチャート。
図12速度検出演算を説明する、エッジ検出が1つ以上ある場合のタイミングチャート。
図13速度検出演算を説明するタイミングチャート。
図14Aは速度検出演算を説明する、エッジ検出が1つも無い場合のタイミングチャート、Bは前回値時刻データ説明図。
図15パルス入力停止時における速度検出演算のタイミングチャート。
図16速度検出演算を説明するフローチャート。

--

0067

1…エレベータのモータ
2…速度パルス検出器
3…速度検出回路
4…速度制御アンプ
10…インバータ
15…モータ回転パルスカウンタ
16…クロックカウンタ
17…カウンタ同期制御部
21…ラッチ信号作成部
22…角度計測カウンタ(モータ回転パルスカウンタ)
23…時刻計測カウンタ(クロックカウンタ)
24−1〜24−4…第1データラッチ部
25−1〜25−4…第2データラッチ部
26…エッジ検出保持部
27−1〜27−4,28−1〜28−4,29…第3データラッチ部
30…CPU
31…コントローラ

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ