図面 (/)

技術 シミュレーション装置、シミュレーション方法およびシミュレーションプログラムを記録した媒体

出願人 株式会社ルネサステクノロジ株式会社ルネサスデザイン
発明者 大崎秀史中村旨生佐々木祥文石田智男柴山泰範
出願日 1998年7月13日 (22年4ヶ月経過) 出願番号 1998-197611
公開日 2000年1月28日 (20年9ヶ月経過) 公開番号 2000-029920
状態 未査定
技術分野 電子回路の試験 電子回路の試験 CAD プリント板の製造
主要キーワード 比較ルール 電圧制御型電流源 ピンペア 伝送遅延情報 問題箇所 グラフィックディスプレイ装置 プリント基板設計 立ち下がり波形
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2000年1月28日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

解決手段

シミュレーション装置は、電気部品論理回路に対してタイミングシミュレーションを実行するタイミングシミュレーション部23と、シミュレーション結果から電気部品の出力端子における論理動作時刻を抽出する時刻管理部25と、時刻管理部25によって抽出された論理動作時刻から出力端子に接続される伝送線路のシミュレーションを実行する伝送線路シミュレーション部28と、タイミングシミュレーション部23によるシミュレーション結果と伝送線路シミュレーション部28による伝送線路シミュレーション結果とを合成するシミュレーション結果処理部33とを含む。

概要

背景

近年、電気部品の処理速度の高速化にともない、電気部品内部の回路プリント基板配線パターンの不具合事前に検出するために、電気部品内部におけるタイミングシミュレーションやプリント基板上の配線における伝送線路シミュレーションが不可欠になっている。

図24は、従来のタイミングシミュレーション装置の概略構成を示すブロック図である。このタイミングシミュレーション装置は、ハードウェア記述言語記述された論理回路が格納されるハードウェア記述言語保持部101、論理回路に入力されるテストパターンが格納されるテストパターン保持部102、ハードウェア記述言語で記述された論理回路にテストパターンを入力することにより論理回路のタイミングをシミュレートするタイミングシミュレーション部103、タイミングシミュレーション部103によってシミュレートされた結果を保持するタイミングシミュレーション結果保持部104、およびタイミングシミュレーション結果を表示するタイミングシミュレーション結果表示部105を含む。

図25は、従来の伝送線路シミュレーション装置の概略構成を示すブロック図である。この伝送線路シミュレーション装置は、プリント基板に実装される電気部品間の接続情報を保持する回路接続情報保持部111、プリント基板の配線部(伝送線路)のシミュレーションモデルを保持する配線部シミュレーションモデル保持部112、モデル化された電気部品のドライバ部とレシーバ部とを保持するI/Oモデル保持部113、回路接続情報と配線部シミュレーションモデルとI/Oモデルとから伝送線路のシミュレーションを行なう伝送線路シミュレーション部114、伝送線路シミュレーション部114によるシミュレーション結果を保持する伝送線路シミュレーション結果保持部115、伝送線路シミュレーション部114によって求められた伝送線路の遅延情報を保持する伝送遅延情報保持部116、および伝送線路シミュレーション結果を表示する伝送線路シミュレーション結果表示部117を含む。

伝送線路シミュレーション部114は、伝送線路のシミュレーションを行なって伝送線路シミュレーション結果を伝送線路シミュレーション結果保持部115に格納するとともに、伝送線路の遅延情報をタイミングシミュレーション装置で使用可能なSDF(Standard Delay Format )形式で伝送遅延情報保持部116に格納する。

以上説明したタイミングシミュレーション装置および伝送線路シミュレーション装置を用いてプリント基板全体をシミュレートする場合、タイミングシミュレーション装置内のタイミングシミュレーション部103が、伝送線路シミュレーション装置内の伝送遅延情報保持部116に格納されたSDF形式の遅延情報を用いて電気部品内の回路をシミュレートすることによって行なわれていた。

概要

タイミングシミュレーション結果または回路シミュレーション結果を考慮した伝送線路シミュレーションが行なえるシミュレーション装置を提供すること。

シミュレーション装置は、電気部品の論理回路に対してタイミングシミュレーションを実行するタイミングシミュレーション部23と、シミュレーション結果から電気部品の出力端子における論理動作時刻を抽出する時刻管理部25と、時刻管理部25によって抽出された論理動作時刻から出力端子に接続される伝送線路のシミュレーションを実行する伝送線路シミュレーション部28と、タイミングシミュレーション部23によるシミュレーション結果と伝送線路シミュレーション部28による伝送線路シミュレーション結果とを合成するシミュレーション結果処理部33とを含む。

目的

本発明は、上記問題点を解決するためになされたものであり、第1の目的は、タイミングシミュレーション結果を考慮した伝送線路シミュレーションが行なえるシミュレーション装置を提供することである。

第2の目的は、回路シミュレーション結果を考慮した伝送線路シミュレーションが行なえるシミュレーション装置を提供することである。

第3の目的は、タイミングシミュレーション結果または回路シミュレーション結果を考慮した伝送線路シミュレーションが行なえるシミュレーション方法を提供することである。

第4の目的は、タイミングシミュレーション結果または回路シミュレーション結果を考慮した伝送線路シミュレーションが行なえるシミュレーションプログラムを記録した媒体を提供することである。

効果

実績

技術文献被引用数
0件
牽制数
4件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

電気部品論理回路に対してシミュレーションを実行し、シミュレーション結果から前記電気部品の出力端子における論理動作時刻を抽出するための検証手段と、前記検証手段によって抽出された論理動作時刻から前記出力端子に接続される伝送線路のシミュレーションを実行するための伝送線路検証手段と、前記検証手段によるシミュレーション結果と前記伝送線路検証手段による伝送線路シミュレーション結果とを合成するための検証結果合成手段とを含むシミュレーション装置

請求項2

前記検証手段は、前記電気部品の論理回路に対してタイミングシミュレーションを実行し、タイミングシミュレーション結果から前記電気部品の出力端子における論理動作発生時刻を抽出して前記論理動作時刻とする、請求項1記載のシミュレーション装置。

請求項3

前記シミュレーション装置はさらに、前記伝送線路検証手段による伝送線路シミュレーション結果から論理動作時刻を抽出するための論理動作時刻抽出手段と、前記検証手段によって抽出された論理動作発生時刻と前記論理動作時刻抽出手段によって抽出された論理動作時刻とからタイミングシミュレーション用入力波形を生成するための波形生成手段とを含む、請求項2記載のシミュレーション装置。

請求項4

前記シミュレーション装置はさらに、前記伝送線路検証手段による伝送線路シミュレーション結果を保持するための結果保持手段を含み、前記伝送線路検証手段は、前記結果保持手段にピンペアの伝送線路シミュレーション結果がある場合は、当該ピンペアの伝送線路シミュレーションを実行せず、前記検証結果合成手段は、前記検証手段によるタイミングシミュレーション結果と前記結果保持手段に保持された伝送線路シミュレーション結果とを合成する、請求項2記載のシミュレーション装置。

請求項5

前記シミュレーション装置はさらに、前記伝送線路検証手段による伝送線路シミュレーション結果を保持するための結果保持手段を含み、前記伝送線路検証手段は、全てのピンペアに対して伝送線路シミュレーションを実行して該シミュレーション結果を前記結果保持手段に保持し、前記検証結果合成手段は、前記検証手段によるタイミングシミュレーション結果と前記結果保持手段に保持された伝送線路シミュレーション結果とを合成する、請求項2記載のシミュレーション装置。

請求項6

前記伝送線路検証手段は、前記検証手段によって抽出された論理動作時刻から前記出力端子に接続される伝送線路のシミュレーションを実行する際、論理しきい値を変化させて伝送線路のシミュレーションを実行する、請求項2〜5のいずれかに記載のシミュレーション装置。

請求項7

前記シミュレーション装置はさらに、前記伝送線路検証手段による伝送線路シミュレーション結果がしきい値を超えない箇所をエラー箇所として抽出するためのエラー箇所抽出手段を含む、請求項2〜6のいずれかに記載のシミュレーション装置。

請求項8

前記シミュレーション装置はさらに、前記伝送線路検証手段による伝送線路シミュレーション結果からアンダーシュートが論理しきい値割れを起こす箇所をエラー箇所として抽出するためのエラー箇所抽出手段を含む、請求項2〜6のいずれかに記載のシミュレーション装置。

請求項9

前記シミュレーション装置はさらに、予め定められた比較ルールを保持するための比較ルール保持手段と、前記検証手段によるタイミングシミュレーション結果と前記検証結果合成手段による合成結果とを比較し、該比較結果が前記比較ルール保持手段に保持された比較ルールの範囲内にない場合はエラー箇所として抽出するためのエラー箇所抽出手段を含む、請求項2〜6のいずれかに記載のシミュレーション装置。

請求項10

前記シミュレーション装置はさらに、前記エラー箇所抽出手段によって抽出されたエラー箇所を表示するための表示手段を含む、請求項7〜9のいずれかに記載のシミュレーション装置。

請求項11

前記検証手段は、前記電気部品の論理回路に対して回路シミュレーションを実行し、回路シミュレーション結果から前記電気部品の出力端子における論理動作時刻を抽出する、請求項1記載のシミュレーション装置。

請求項12

前記シミュレーション装置はさらに、前記検証結果合成手段による合成結果から回路シミュレーション用入力波形をPWL形式で生成するための波形生成手段を含む、請求項11記載のシミュレーション装置。

請求項13

前記シミュレーション装置はさらに、前記検証結果合成手段による合成結果から回路シミュレーション用入力波形を電圧制御型電流源形式で生成するための波形生成手段を含む、請求項11記載のシミュレーション装置。

請求項14

電気部品の論理回路に対してシミュレーションを実行し、シミュレーション結果から前記電気部品の出力端子における論理動作時刻を抽出するステップと、前記抽出された論理動作時刻から前記出力端子に接続される伝送線路のシミュレーションを実行するステップと、前記シミュレーション結果と前記伝送線路シミュレーション結果とを合成するステップとを含むシミュレーション方法

請求項15

電気部品の論理回路に対してシミュレーションを実行し、シミュレーション結果から前記電気部品の出力端子における論理動作時刻を抽出するステップと、前記抽出された論理動作時刻から前記出力端子に接続される伝送線路のシミュレーションを実行するステップと、前記シミュレーション結果と前記伝送線路シミュレーション結果とを合成するステップとを含むシミュレーションプログラムを記録した媒体

技術分野

0001

本発明は、プリント基板実装された電気部品間の信号波形を検証するシミュレーション装置に関し、特に、電気部品内のタイミングおよびプリント基板の伝送線路における信号伝達を考慮したシミュレーション装置に関する。

背景技術

0002

近年、電気部品の処理速度の高速化にともない、電気部品内部の回路やプリント基板の配線パターンの不具合事前に検出するために、電気部品内部におけるタイミングシミュレーションやプリント基板上の配線における伝送線路シミュレーションが不可欠になっている。

0003

図24は、従来のタイミングシミュレーション装置の概略構成を示すブロック図である。このタイミングシミュレーション装置は、ハードウェア記述言語記述された論理回路が格納されるハードウェア記述言語保持部101、論理回路に入力されるテストパターンが格納されるテストパターン保持部102、ハードウェア記述言語で記述された論理回路にテストパターンを入力することにより論理回路のタイミングをシミュレートするタイミングシミュレーション部103、タイミングシミュレーション部103によってシミュレートされた結果を保持するタイミングシミュレーション結果保持部104、およびタイミングシミュレーション結果を表示するタイミングシミュレーション結果表示部105を含む。

0004

図25は、従来の伝送線路シミュレーション装置の概略構成を示すブロック図である。この伝送線路シミュレーション装置は、プリント基板に実装される電気部品間の接続情報を保持する回路接続情報保持部111、プリント基板の配線部(伝送線路)のシミュレーションモデルを保持する配線部シミュレーションモデル保持部112、モデル化された電気部品のドライバ部とレシーバ部とを保持するI/Oモデル保持部113、回路接続情報と配線部シミュレーションモデルとI/Oモデルとから伝送線路のシミュレーションを行なう伝送線路シミュレーション部114、伝送線路シミュレーション部114によるシミュレーション結果を保持する伝送線路シミュレーション結果保持部115、伝送線路シミュレーション部114によって求められた伝送線路の遅延情報を保持する伝送遅延情報保持部116、および伝送線路シミュレーション結果を表示する伝送線路シミュレーション結果表示部117を含む。

0005

伝送線路シミュレーション部114は、伝送線路のシミュレーションを行なって伝送線路シミュレーション結果を伝送線路シミュレーション結果保持部115に格納するとともに、伝送線路の遅延情報をタイミングシミュレーション装置で使用可能なSDF(Standard Delay Format )形式で伝送遅延情報保持部116に格納する。

0006

以上説明したタイミングシミュレーション装置および伝送線路シミュレーション装置を用いてプリント基板全体をシミュレートする場合、タイミングシミュレーション装置内のタイミングシミュレーション部103が、伝送線路シミュレーション装置内の伝送遅延情報保持部116に格納されたSDF形式の遅延情報を用いて電気部品内の回路をシミュレートすることによって行なわれていた。

発明が解決しようとする課題

0007

しかし、上述したタイミングシミュレーション装置および伝送線路シミュレーション装置を用いてプリント基板全体をシミュレートする方法において、そのシミュレーション結果はタイミングシミュレーション装置から出力される形式であるため、ユーザはロウレベルおよびハイレベル論理値によってしかその結果を見ることができなかった。すなわち、プリント基板設計において重要な要素である反射リンギング等を考慮した波形整合シグナルインテグリティ)設計のための検証が困難であるという問題点があった。

0008

本発明は、上記問題点を解決するためになされたものであり、第1の目的は、タイミングシミュレーション結果を考慮した伝送線路シミュレーションが行なえるシミュレーション装置を提供することである。

0009

第2の目的は、回路シミュレーション結果を考慮した伝送線路シミュレーションが行なえるシミュレーション装置を提供することである。

0010

第3の目的は、タイミングシミュレーション結果または回路シミュレーション結果を考慮した伝送線路シミュレーションが行なえるシミュレーション方法を提供することである。

0011

第4の目的は、タイミングシミュレーション結果または回路シミュレーション結果を考慮した伝送線路シミュレーションが行なえるシミュレーションプログラムを記録した媒体を提供することである。

課題を解決するための手段

0012

請求項1に記載のシミュレーション装置は、電気部品の論理回路に対してシミュレーションを実行し、シミュレーション結果から電気部品の出力端子における論理動作時刻を抽出するための検証手段と、検証手段によって抽出された論理動作時刻から出力端子に接続される伝送線路のシミュレーションを実行するための伝送線路検証手段と、検証手段によるシミュレーション結果と伝送線路検証手段による伝送線路シミュレーション結果とを合成するための検証結果合成手段とを含む。

0013

検証結果合成手段は、検証手段によるシミュレーション結果と伝送線路検証手段による伝送線路シミュレーション結果とを合成するので、電気部品の論理回路に対して行なったシミュレーション結果を考慮して、伝送線路のシミュレーションが行なえるようになった。

0014

請求項2に記載のシミュレーション装置は、請求項1記載のシミュレーション装置であって、検証手段は電気部品の論理回路に対してタイミングシミュレーションを実行し、タイミングシミュレーション結果から電気部品の出力端子における論理動作発生時刻を抽出して論理動作時刻とする。

0015

検証手段は電気部品の論理回路に対してタイミングシミュレーションを実行するので、電気部品の論理回路に対して行なったタイミングシミュレーション結果を考慮して、伝送線路のシミュレーションが行なえるようになる。

0016

請求項3に記載のシミュレーション装置は、請求項2記載のシミュレーション装置であって、シミュレーション装置はさらに伝送線路検証手段による伝送線路シミュレーション結果から論理動作時刻を抽出するための論理動作時刻抽出手段と、検証手段によって抽出された論理動作発生時刻と論理動作時刻抽出手段によって抽出された論理動作時刻とからタイミングシミュレーション用入力波形を生成するための波形生成手段とを含む。

0017

波形生成手段は、検証手段によって抽出された論理動作発生時刻と論理動作時刻抽出手段によって抽出された論理動作時刻とからタイミングシミュレーション用入力波形を生成するので、次段の電気部品のタイミングシミュレーションが行なえるようになり、その結果としてプリント基板全体のシミュレーションが行なえるようになる。

0018

請求項4に記載のシミュレーション装置は、請求項2記載のシミュレーション装置であって、シミュレーション装置はさらに伝送線路検証手段による伝送線路シミュレーション結果を保持するための結果保持手段を含み、伝送線路検証手段は結果保持手段にピンペアの伝送線路シミュレーション結果がある場合は、当該ピンペアの伝送線路シミュレーションを実行せず、検証結果合成手段は検証手段によるタイミングシミュレーション結果と前記結果保持手段に保持された伝送線路シミュレーション結果とを合成する。

0019

伝送線路検証手段は、結果保持手段にピンペアの伝送線路シミュレーション結果がある場合は、当該ピンペアの伝送線路シミュレーションを実行しないので、シミュレーション時間を大幅に削減することが可能となる。

0020

請求項5に記載のシミュレーション装置は、請求項2記載のシミュレーション装置であって、シミュレーション装置はさらに伝送線路検証手段による伝送線路シミュレーション結果を保持するための結果保持手段を含み、伝送線路検証手段は全てのピンペアに対して伝送線路シミュレーションを実行してシミュレーション結果を結果保持手段に保持し、検証結果合成手段は検証手段によるタイミングシミュレーション結果と結果保持手段に保持された伝送線路シミュレーション結果とを合成する。

0021

伝送線路検証手段は、全てのピンペアに対して伝送線路シミュレーションを実行してシミュレーション結果を結果保持手段に保持するので、伝送線路シミュレーションを実行するか否かの判定が不要となり、請求項4に記載のシミュレーション装置よりもさらにシミュレーション時間を削減することが可能となる。

0022

請求項6に記載のシミュレーション装置は、請求項2〜5のいずれかに記載のシミュレーション装置であって、伝送線路検証手段は検証手段によって抽出された論理動作時刻から出力端子に接続される伝送線路のシミュレーションを実行する際、論理しきい値を変化させて伝送線路のシミュレーションを実行する。

0023

伝送線路検証手段は、検証手段によって抽出された論理動作時刻から出力端子に接続される伝送線路のシミュレーションを実行する際、論理しきい値を変化させて伝送線路のシミュレーションを実行するので、電源グランド間電圧レベルが変化した場合にもシミュレーションが行なえるようになる。

0024

請求項7に記載のシミュレーション装置は、請求項2〜6のいずれかに記載のシミュレーション装置であって、シミュレーション装置はさらに伝送線路検証手段による伝送線路シミュレーション結果がしきい値を超えない箇所をエラー箇所として抽出するためのエラー箇所抽出手段を含む。

0025

エラー箇所抽出手段は、伝送線路検証手段による伝送線路シミュレーション結果がしきい値を超えない箇所をエラー箇所として抽出するので、使用者はプリント基板上の問題箇所を容易に特定することが可能になる。

0026

請求項8に記載のシミュレーション装置は、請求項2〜6のいずれかに記載のシミュレーション装置であって、シミュレーション装置はさらに伝送線路検証手段による伝送線路シミュレーション結果からアンダーシュートが論理しきい値割れを起こす箇所をエラー箇所として抽出するためのエラー箇所抽出手段を含む。

0027

エラー箇所抽出手段は、伝送線路検証手段による伝送線路シミュレーション結果からアンダーシュートが論理しきい値割れを起こす箇所をエラー箇所として抽出するので、使用者はプリント基板上の問題箇所を容易に特定することが可能になる。

0028

請求項9に記載のシミュレーション装置は、請求項2〜6のいずれかに記載のシミュレーション装置であって、シミュレーション装置はさらに予め定められた比較ルールを保持するための比較ルール保持手段と、検証手段によるタイミングシミュレーション結果と検証結果合成手段による合成結果とを比較し、比較結果が比較ルール保持手段に保持された比較ルールの範囲内にない場合はエラー箇所として抽出するためのエラー箇所抽出手段を含む。

0029

エラー箇所抽出手段は、検証手段によるタイミングシミュレーション結果と検証結果合成手段による合成結果とを比較し、比較結果が比較ルール保持手段に保持された比較ルールの範囲内にない場合はエラー箇所として抽出するので、使用者はプリント基板上の問題箇所を容易に特定することが可能になる。

0030

請求項10に記載のシミュレーション装置は、請求項7〜9のいずれかに記載のシミュレーション装置であって、シミュレーション装置はさらにエラー箇所抽出手段によって抽出されたエラー箇所を表示するための表示手段を含む。

0031

表示手段は、エラー箇所抽出手段によって抽出されたエラー箇所を表示するので、使用者はさらに容易にプリント基板上の問題箇所を容易に特定することが可能になる。

0032

請求項11に記載のシミュレーション装置は、請求項1記載のシミュレーション装置であって、検証手段は電気部品の論理回路に対して回路シミュレーションを実行し、回路シミュレーション結果から前記電気部品の出力端子における論理動作時刻を抽出する。

0033

検証手段は電気部品の論理回路に対して回路シミュレーションを実行するので、電気部品の論理回路に対して行なった回路シミュレーション結果を考慮して、伝送線路のシミュレーションが行なえるようになる。

0034

請求項12に記載のシミュレーション装置は、請求項11記載のシミュレーション装置であって、シミュレーション装置はさらに検証結果合成手段による合成結果から回路シミュレーション用入力波形をPWL形式で生成するための波形生成手段を含む。

0035

波形生成手段は、検証結果合成手段による合成結果から回路シミュレーション用入力波形をPWL形式で生成するので、次段の電気部品の回路シミュレーションが行なえるようになり、その結果としてプリント基板全体のシミュレーションが行なえるようになる。

0036

請求項13に記載のシミュレーション装置は、請求項11記載のシミュレーション装置であって、シミュレーション装置はさらに検証結果合成手段による合成結果から回路シミュレーション用入力波形を電圧制御型電流源形式で生成するための波形生成手段とを含む。

0037

波形生成手段は、検証結果合成手段による合成結果から回路シミュレーション用入力波形を電圧制御型電流源形式で生成するので、次段の電気部品の回路シミュレーションが行なえるようになり、その結果としてプリント基板全体のシミュレーションが行なえるようになる。

0038

請求項14に記載のシミュレーション方法は、電気部品の論理回路に対してシミュレーションを実行し、シミュレーション結果から電気部品の出力端子における論理動作時刻を抽出するステップと、抽出された論理動作時刻から出力端子に接続される伝送線路のシミュレーションを実行するステップと、シミュレーション結果と伝送線路シミュレーション結果とを合成するステップとを含む。

0039

シミュレーション結果と伝送線路シミュレーション結果とを合成するので、電気部品の論理回路に対して行なったシミュレーション結果を考慮して、伝送線路のシミュレーションが行なえるようになる。

0040

請求項15に記載の媒体に記録されたシミュレーションプログラムは、電気部品の論理回路に対してシミュレーションを実行し、シミュレーション結果から電気部品の出力端子における論理動作時刻を抽出するステップと、抽出された論理動作時刻から出力端子に接続される伝送線路のシミュレーションを実行するステップと、シミュレーション結果と伝送線路シミュレーション結果とを合成するステップとを含む。

0041

シミュレーション結果と伝送線路シミュレーション結果とを合成するので、電気部品の論理回路に対して行なったシミュレーション結果を考慮して、伝送線路のシミュレーションが行なえるようになる。

発明を実施するための最良の形態

0042

図1は、本発明のシミュレーション装置の外観例を示す図である。シミュレーション装置は、コンピュータ本体1、グラフィックディスプレイ装置2、磁気テープ4が装着される磁気テープ装置3、キーボード5、マウス6、CD−ROM(Compact Disc-Read Only Memory )8が装着されるCD−ROM装置7、および通信モデム9を含む。シミュレーションプログラムは、磁気テープ4またはCD—ROM8等の記憶媒体によって供給される。シミュレーションプログラムはコンピュータ本体1によって実行され、操作者はグラフィックディスプレイ装置2を見ながらキーボード5またはマウス6を操作することによってシミュレーションを行う。また、シミュレーションプログラムは他のコンピュータより通信回線を経由し、通信モデム9を介してコンピュータ本体1に供給されてもよい。

0043

図2は、本発明のシミュレーション装置の構成例を示すブロック図である。図1に示すコンピュータ本体1は、CPU(Central Processing Unit )10、ROM(Read Only Memory)11、RAM(Random Access Memory)12およびハードディスク13を含む。CPU10は、グラフィックディスプレイ装置2、磁気テープ装置3、キーボード5、マウス6、CD−ROM装置7、通信モデム9、ROM11、RAM12またはハードディスク13との間でデータを入出力しながら処理を行う。磁気テープ4またはCD−ROM8に記録されたシミュレーションプログラムは、CPU10により磁気テープ装置3またはCD−ROM装置7を介して一旦ハードディスク13に格納される。CPU10は、ハードディスク13から適宜シミュレーションプログラムをRAM12にロードして実行することによってシミュレーションを行う。

0044

以下、本発明の各実施の形態におけるシミュレーション装置について説明するが、図1に示すシミュレーション装置の外観および図2に示すシミュレーション装置の構成ブロック図は各実施の形態において共通である。

0045

(実施の形態1)図3は、本発明の実施の形態におけるシミュレーション装置の概略構成を示すブロック図である。このシミュレーション装置は、各電気部品内の論理回路情報とプリント基板に実装される電気部品間の接続情報とを保持する回路接続情報保持部20、タイミングシミュレーションの条件設定と伝送線路シミュレーションの条件設定とを行なうシミュレーション管理部21、シミュレーション管理部21によって設定されたタイミングシミュレーション条件を保持するタイミングシミュレーション条件保持部22、回路接続情報保持部20に保持される電気部品の論理回路情報とタイミングシミュレーション条件保持部22に保持されるタイミングシミュレーション条件とテストパターンとを用いてタイミングシミュレーションを実行するタイミングシミュレーション部23、タイミングシミュレーション部23によってシミュレートされた結果を保持するタイミングシミュレーション結果保持部24、タイミングシミュレーション結果からプリント基板の各配線に対する論理動作発生時刻(たとえば、論理回路のタイミングシミュレーションを0V〜5Vで実行した場合、0Vから電圧が上昇し始める時刻を論理“0”から“1”に変化する論理動作発生時刻とし、5Vから電圧が下降し始める時刻を論理“1”から“0”に変化する論理動作発生時刻とする)を抽出する時刻管理部25、時刻管理部25が抽出した論理動作発生時刻を保持する論理動作発生時刻情報保持部26、シミュレーション管理部21によって設定された伝送線路シミュレーション条件を保持する伝送線路シミュレーション条件保持部27、回路接続情報保持部20に保持される回路接続情報と配線部シミュレーションモデルとI/Oモデルとから伝送線路シミュレーションを実行する伝送線路シミュレーション部28、伝送線路シミュレーション部28によってシミュレートされた結果を保持する伝送線路シミュレーション結果保持部29、論理が変化するときのしきい値を保持する論理しきい値保持部30、伝送線路シミュレーション結果と論理しきい値とから論理動作時刻を抽出する論理動作時刻判断部31、論理動作時刻判断部31によって抽出された論理動作時刻を保持する論理動作時刻情報保持部32、タイミングシミュレーション結果と論理動作発生時刻情報と伝送線路シミュレーション結果と論理動作時刻情報とからシミュレーション結果を合成するシミュレーション結果処理部33、シミュレーション結果処理部33によって合成された情報を保持する表示情報保持部34、および表示情報保持部34に保持される情報を表示する結果表示部35を含む。

0046

図4は、本実施の形態におけるシミュレーション装置によってシミュレートされる電気部品が実装されたプリント基板の一例を示す図である。このプリント基板には、部品および部品が実装されており、部品の出力端子Aが線路によって部品の入力端子Cに接続されており、部品の出力端子Bが線路によって部品の入力端子Dに接続されている。タイミングシミュレーション部23は、部品および部品内の論理回路のシミュレーションを実行する。また、伝送線路シミュレーション部28は、線路および線路のシミュレーションを実行する。なお、部品の出力端子AおよびBの出力バッファのタイミングシミュレーションを行なう際、線路および線路の配線容量は考慮せず、出力バッファの出力容量のみを考慮する。

0047

図5は、本実施の形態におけるシミュレーション装置の処理手順を説明するためのフローチャートである。まず、タイミングシミュレーション部23は、回路接続情報保持部20に保持された電気部品の論理回路情報とシミュレーション管理部21によって設定されたタイミングシミュレーション条件とテストパターンとを用いてタイミングシミュレーションを実行する(ST101)。後述するように、タイミングシミュレーション条件として、論理動作時刻判断部31によって抽出された前段の電気部品の論理動作時刻が使用される。

0048

タイミングシミュレーション部23は、タイミングシミュレーション結果をタイミングシミュレーション結果保持部24に保持する(ST102)。時刻管理部25は、タイミングシミュレーション結果保持部24に保持されたタイミングシミュレーション結果から論理動作発生時刻を抽出し、論理動作発生時刻情報保持部26に保持する(ST103)。この論理動作発生時刻は、上述したように論理回路のタイミングシミュレーションを0V〜5Vで実行した場合、0Vから電圧が上昇し始める時刻を論理“0”から“1”に変化する論理動作発生時刻とし、5Vから電圧が下降し始める時刻を論理“1”から“0”に変化する論理動作発生時刻とする。

0049

次に、シミュレーション管理部21は、論理動作発生時刻情報保持部26に保持された論理動作発生時刻を読み出し、この論理動作発生時刻を伝送線路シミュレーション開始時刻に決定し(ST104)、伝送線路シミュレーション条件保持部27に保持する(ST105)。

0050

伝送線路シミュレーション部28は、回路接続情報保持部20に保持される回路接続情報と配線部シミュレーションモデルとI/Oモデルとから伝送線路シミュレーションを実行し(ST106)、伝送線路シミュレーション結果を伝送線路シミュレーション結果保持部29に保持する(ST107)。なお、伝送線路シミュレーション部28がシミュレーション時に使用する配線部シミュレーションモデルは、プリント基板の構成(グランド層配線層絶縁層等の構成)、基板の厚み、誘電体層誘電率、配線の形状、配線の幅、配線の厚み、配線の導電率等の情報をモデル化したものである。また、I/Oモデルはドライバ部の電気的特性出力電圧出力電流等)、およびレシーバ部の電気的特性(入力容量等)をモデル化したものである。

0051

次に、論理動作時刻判断部31は、伝送線路シミュレーション結果保持部29に保持された伝送線路シミュレーション結果から論理動作時刻を検出する。たとえば、図6(a)に示す立ち上がりの波形が伝送線路シミュレーション結果として得られた場合、電圧がハイレベルの論理しきい値T1となる時刻を論理動作時刻とする。また、図6(b)に示す立ち下がりの波形が伝送線路シミュレーション結果として得られた場合、電圧がロウレベルの論理しきい値T2となる時刻を論理動作時刻とする。そして、論理動作時刻判断部31は、得られた論理動作時刻を論理動作時刻情報保持部32に保持する(ST108)。

0052

シミュレーション結果処理部33は、タイミングシミュレーション結果保持部24に保持されたタイミングシミュレーション結果と、論理動作発生時刻情報保持部26に保持された論理発生時刻情報と、伝送線路シミュレーション結果保持部29に保持された伝送線路シミュレーション結果と、論理動作時刻情報保持部32に保持された論理動作時刻とからシミュレーション結果を合成し(ST109)、その合成されたシミュレーション結果を結果表示部35に表示する(ST110)。

0053

たとえば、図7(a)に示すタイミングシミュレーション結果がタイミングシミュレーション結果保持部24に保持されており、図7(b)に示す伝送線路シミュレーション結果が伝送線路シミュレーション結果保持部29に保持されているとする。シミュレーション結果処理部33は、タイミングシミュレーション結果の立ち上がり波形を、論理動作発生時刻T1およびT3から伝送線路シミュレーション結果の立ち上がり波形に置換し、タイミングシミュレーション結果の立ち下がり波形を、論理動作発生時刻T2およびT4から伝送線路シミュレーション結果の立ち下がり波形に置換する。このようにして、図7(c)に示すシミュレーション結果が合成される。

0054

以上説明したように、本実施の形態におけるシミュレーション装置によれば、電気部品の論理回路のタイミングシミュレーション結果に基づいて電気部品の出力端子が接続される配線の伝送線路シミュレーションを実行するので、タイミングシミュレーション結果を考慮した伝送線路シミュレーションが行なえるようになった。また、プリント基板上の配線間の遅延時間(スキュー)も容易にシミュレートできるようになった。

0055

(実施の形態2)図8は、本発明の実施の形態2におけるシミュレーション装置の概略構成を示すブロック図である。図3に示す実施の形態1におけるシミュレーション装置と比較して、タイミングシミュレーション条件保持部22、タイミングシミュレーション部23、タイミングシミュレーション結果保持部24、時刻管理部25、および論理動作発生時刻情報保持部26がそれぞれ、回路シミュレーション条件保持部41、回路シミュレーション部42、回路シミュレーション結果保持部43、時刻管理部44、および論理動作時刻情報保持部45に置換された点のみが異なる。したがって、重複する構成および機能についての詳細な説明は繰り返さない。

0056

図9は、本実施の形態におけるシミュレーション装置の処理手順を説明するためのフローチャートである。図5に示す実施の形態1におけるシミュレーション装置と比較して、ステップST101〜ST103がステップST111〜ST113に置換された点のみが異なる。したがって、重複する処理手順についての詳細な説明は繰り返さない。

0057

回路シミュレーション部42は、回路接続情報保持部20に保持された電気部品の論理回路情報とシミュレーション管理部21によって設定された回路シミュレーション条件と入力波形とを用いて回路シミュレーションを実行する(ST111)。回路シミュレーション条件として、論理動作時刻判断部31によって抽出された前段の電気部品の論理動作時刻が使用される。

0058

回路シミュレーション部42は、回路シミュレーション結果を回路シミュレーション結果保持部43に保持する(ST112)。時刻管理部44は、回路シミュレーション結果保持部43に保持された回路シミュレーション結果と論理しきい値保持部30に保持された論理しきい値とから論理動作時刻を抽出し、論理動作時刻情報保持部45に保持する(ST113)。この論理動作時刻の抽出は、回路シミュレーション結果が論理しきい値と一致する時刻を抽出することによって行なわれる。なお、伝送線路シミュレーション部28は、論理動作時刻情報保持部45に保持された論理動作時刻(しきい値と一致する時刻)から伝送線路シミュレーションを実行することになる。

0059

以上説明したように、本実施の形態におけるシミュレーション装置によれば、電気部品の論理回路の回路シミュレーション結果に基づいて電気部品の出力端子が接続される配線の伝送線路シミュレーションを実行するので、タイミングシミュレーション結果用いて伝送線路シミュレーションを実行した場合より、さらに論理動作時刻を精度よく抽出することが可能になった。

0060

(実施の形態3)図10は、本発明の実施の形態3におけるシミュレーション装置の概略構成を示すブロック図である。図3に示す実施の形態1におけるシミュレーション装置と比較して、論理動作発生時刻情報保持部26に保持される論理動作発生時刻と論理動作時刻情報保持部32に保持される論理動作時刻情報からタイミングシミュレーション用入力波形を生成するタイミングシミュレーション用入力波形生成部51、およびタイミングシミュレーション用入力波形が保持されるタイミングシミュレーション用入力波形情報保持部52が追加された点のみが異なる。したがって、重複する構成および機能についての詳細な説明は繰り返さない。

0061

図11は、実施の形態3におけるシミュレーション装置の処理手順を説明するためのフローチャートである。図5に示す実施の形態1におけるシミュレーション装置のフローチャートと比較して、ステップST201〜ST203が追加された点のみが異なる。したがって、重複する処理手順についての詳細な説明は繰り返さない。

0062

タイミングシミュレーション用入力波形生成部51は、ステップST103において論理動作発生時刻情報保持部26に保持された論理動作発生時刻と、ステップST108において論理動作時刻保持部32に保持された論理動作時刻とを読み出し、タイミングシミュレーション用入力波形を生成する(ST201)。たとえば、タイミングシミュレーション部23によって、図12(a)に示すタイミングシミュレーション結果が得られた場合、時刻管理部25によって論理動作発生時刻t1,t2,t3およびt4が得られる。また、伝送線路シミュレーション部28によって、図12(b)に示す伝送線路シミュレーション結果が得られた場合、論理動作時刻判断部31によって論理動作時刻Δt1,Δt2,Δt3およびΔt4が得られる。タイミングシミュレーション用入力波形生成部51は、これらの論理動作発生時刻および論理動作時刻から図12(c)に示すタイミングシミュレーション用入力波形(論理の変化点がt1+Δt1,t2+Δt2,t3+Δt3およびt4+Δt4)を生成する。

0063

そして、タイミングシミュレーション用入力波形生成部51は、生成したタイミングシミュレーション用入力波形をタイミングシミュレーション用入力波形情報保持部52に保持する(ST202)。シミュレーション管理部21は、タイミングシミュレーション用入力波形を次段の電気部品(たとえば、図4に示す部品)への入力波形としてタイミングシミュレーション条件保持部22に設定し(ST203)、ステップ101以降の処理を繰り返すことによって次段の電気部品等のシミュレーションを実行する。

0064

以上説明したように、本実施の形態におけるシミュレーション装置によれば、タイミングシミュレーション結果から抽出された論理動作発生時刻と、伝送線路シミュレーション結果から抽出された論理動作時刻とからタイミングシミュレーション用入力波形を生成することが可能となるので、複数の電気部品が実装されるプリント基板全体のシミュレーションを実行することが可能となった。

0065

(実施の形態4)図13は、本発明の実施の形態4におけるシミュレーション装置の概略構成を示すブロック図である。図8に示す実施の形態2におけるシミュレーション装置と比較して、伝送線路シミュレーション結果保持部29に保持される伝送線路シミュレーション結果から回路シミュレーション用入力波形を生成する回路シミュレーション用入力波形生成部61、および回路シミュレーション用入力波形が保持される回路シミュレーション用入力波形情報保持部62が追加された点のみが異なる。したがって、重複する構成および機能についての詳細な説明は繰り返さない。

0066

図14は、実施の形態4におけるシミュレーション装置の処理手順を説明するためのフローチャートである。図9に示す実施の形態2におけるシミュレーション装置のフローチャートと比較して、ステップST301〜ST303が追加された点のみが異なる。したがって、重複する処理手順についての詳細な説明は繰り返さない。

0067

回路シミュレーション用入力波形生成部61は、ステップST107において伝送線路シミュレーション結果保持部29に保持された伝送線路シミュレーション結果を読み出してデジタイズすることにより、回路シミュレーション用入力波形を生成する(ST301)。この回路シミュレーション用入力波形は、電源記述フォーマットの1つであるPWL(PieceWise Linear)形式で生成される。このPWL形式は、伝送線路シミュレーション結果における電圧と時間との変化を、等間隔に細かく区切ることによりサンプリングして得られたデータである。

0068

回路シミュレーション用入力波形生成部61は、生成したPWL形式の回路シミュレーション用入力波形を回路シミュレーション用入力波形情報保持部62に保持する(ST302)。シミュレーション管理部21は、回路シミュレーション用入力波形を次段の電気部品(たとえば、図4に示す部品)への入力波形として回路シミュレーション条件保持部41に設定し(ST303)、ステップ111以降の処理を繰り返すことによって次段の電気部品等のシミュレーションを実行する。以上説明したように、本実施の形態におけるシミュレーション装置によれば、回路シミュレーション結果から生成された回路シミュレーション用入力波形をPWL形式で生成することが可能となるので、複数の電気部品が実装されるプリント基板全体のシミュレーションを実行することが可能となった。

0069

(実施の形態5)本実施の形態におけるシミュレーション装置は、図13に示す実施の形態4におけるシミュレーション装置の回路シミュレーション用入力波形生成部61の機能のみを変更したものである。したがって、重複する構成および機能についての詳細な説明は繰り返さない。なお、回路シミュレーション用入力波形生成部の参照符号を61’として説明する。

0070

図15は、本実施の形態におけるシミュレーション装置の処理手順を説明するためのフローチャートである。図14に示す実施の形態4におけるシミュレーション装置のフローチャートと比較して、ステップST301〜ST303がST401〜ST403に置換された点のみが異なる。したがって、重複する処理手順についての詳細な説明は繰り返さない。

0071

回路シミュレーション用入力波形生成部61’は、ステップST107において伝送線路シミュレーション結果保持部29に保持された伝送線路シミュレーション結果を読み出してデジタイズすることにより、回路シミュレーション用入力波形を生成する(ST401)。この回路シミュレーション用入力波形は、電源記述フォーマットの1つである電圧制御型電流源の形式で生成される。この電圧制御型電流源の形式は、伝送線路シミュレーション結果における電圧と電流と時間との変化を、等間隔に細かく区切ることによりサンプリングして得られたデータである。

0072

回路シミュレーション用入力波形生成部61’は、生成した電圧制御型電流源形式の回路シミュレーション用入力波形を回路シミュレーション用入力波形情報保持部62に保持する(ST402)。シミュレーション管理部21は、回路シミュレーション用入力波形を次段の電気部品(たとえば、図4に示す部品)への入力波形として回路シミュレーション条件保持部41に設定し(ST403)、ステップ111以降の処理を繰り返すことによって次段の電気部品等のシミュレーションを実行する。

0073

以上説明したように、本実施の形態におけるシミュレーション装置によれば、回路シミュレーション結果から生成された回路シミュレーション用入力波形を電圧制御型電流源の形式で生成することが可能となるので、実施の形態4と比較してさらにシミュレーションの精度を向上させることが可能となった。

0074

(実施の形態6)本実施の形態におけるシミュレーション装置は、図3に示す実施の形態1におけるシミュレーション装置のシミュレーション管理部21および伝送線路シミュレーション結果保持部29の機能のみを変更したものである。したがって、重複する構成および機能についての詳細な説明は繰り返さない。なお、シミュレーション管理部21および伝送線路シミュレーション結果保持部29の参照符号をそれぞれ21’および29’として説明する。

0075

伝送線路シミュレーション結果保持部29’には、既に伝送線路シミュレーションが実行されたピンペアのシミュレーション結果が保持される。シミュレーション管理部21’は、伝送線路シミュレーション部28に伝送線路シミュレーションの実行を指示する際、ピンペアの伝送線路シミュレーションが既に実行されているか否かを判定する。ピンペアの伝送線路シミュレーションが既に実行されていれば、シミュレーション管理部21’は伝送線路シミュレーション部29’に対して、当該ピンペアの伝送線路シミュレーションの実行をしない旨指示する。この場合、シミュレーション結果処理部33は、シミュレーション結果を合成する際、既に伝送線路シミュレーション結果保持部29’に保持されている伝送線路シミュレーション結果を用いてシミュレーション結果の合成を行なう。

0076

また、ピンペアの伝送線路シミュレーションがまだ実行されていなければ、シミュレーション管理部21’は伝送線路シミュレーション部29’に対して、当該ピンペアの伝送線路シミュレーションの実行を指示する。

0077

以上説明したように、本実施の形態におけるシミュレーション装置によれば、既に伝送線路シミュレーションを実行しているピンペアに対しては伝送線路シミュレーションを実行しないので、シミュレーション時間を大幅に短縮することが可能になった。

0078

(実施の形態7)本実施の形態におけるシミュレーション装置は、図3に示す実施の形態1におけるシミュレーション装置のシミュレーション管理部21および伝送線路シミュレーション結果保持部29の機能のみを変更したものである。したがって、重複する構成および機能についての詳細な説明は繰り返さない。なお、シミュレーション管理部21および伝送線路シミュレーション結果保持部29の参照符号をそれぞれ21”および29”として説明する。

0079

シミュレーション管理部21”は、タイミングシミュレーション部23に対してタイミングシミュレーションの実行を指示するのに先立って、伝送線路シミュレーション部28に全てのピンペアに対する伝送線路シミュレーションの実行を指示する。そして、伝送線路シミュレーション部28は、その伝送線路シミュレーション結果を伝送線路シミュレーション結果保持部29”に保持する。

0080

シミュレーション管理部21”は、タイミングシミュレーション部24にタイミングシミュレーションの実行を指示し、時刻管理部25がそのタイミングシミュレーション結果から論理動作発生時刻を抽出した後、伝送線路シミュレーション部28に伝送線路シミュレーションの実行を指示せずに、シミュレーション結果処理部33が伝送線路シミュレーション結果保持部29に既に保持されている伝送線路シミュレーション結果を用いてシミュレーション結果を合成することになる。

0081

以上説明したように、本実施の形態におけるシミュレーション装置によれば、予め全ての伝送線路の伝送線路シミュレーションを実行し、その伝送線路シミュレーション結果を保持するので、実施の形態6におけるシミュレーション装置よりもさらに、シミュレーション時間を短縮することが可能になった。

0082

(実施の形態8)本実施の形態におけるシミュレーション装置は、図3に示す実施の形態1におけるシミュレーション装置の論理動作時刻判断部31の機能のみを変更したものである。したがって、重複する構成および機能についての詳細な説明は繰り返さない。なお、論理動作時刻判断部31の参照符号を31’として説明する。

0083

論理動作時刻判断部31’は、さらに使用者からの指示によって論理しきい値保持部30から任意のしきい値を読み出す機能を有する。論理動作時刻判断部31’は論理動作時刻を抽出する際、論理しきい値保持部30から読み出したしきい値と伝送線路シミュレーション結果保持部29に保持された伝送線路シミュレーション結果とを比較することにより論理動作時刻を抽出する。

0084

以上説明したように、本実施の形態におけるシミュレーション装置によれば、プリント基板の電源/グランド間の電圧レベルが変動して、しきい値が変化する場合にもシミュレーションが行なえるようになり、さらに精度の高いシミュレーションの実行が可能となった。

0085

(実施の形態9)図16は、本発明の実施の形態9におけるシミュレーション装置の概略構成を示すブロック図である。図3に示す実施の形態1におけるシミュレーション装置と比較して、論理動作時刻判断部31およびシミュレーション結果処理部33の機能を変更した点およびエラー情報保持部72が追加された点のみが異なる。したがって、重複する構成および機能についての詳細な説明は繰り返さない。なお、論理動作時刻判断部31およびシミュレーション結果処理部33の参照符号をそれぞれ71および73として説明する。

0086

論理動作時刻判断部71は、さらに伝送線路シミュレーション部28による伝送線路シミュレーション結果が論理しきい値を超えたか否かを判定し、しきい値を超えなかった場合にエラー情報をシミュレーション結果処理部73に出力する機能を有する。たとえば、図17(a)に示すように、信号の立ち上がり時に電圧がハイレベルの論理しきい値を超えない場合、または図17(b)に示すように、信号の立ち下がり時に電圧がロウレベルの論理しきい値を超えない場合に、論理動作時刻判断部71 はそのエラー情報をエラー情報保持部72に保持する。シミュレーション結果処理部73は、そのエラー情報を表示用データ等に変換して表示情報保持部34に保持する。そして、結果表示部35がそのエラー情報を表示することによって使用者にエラーがあることを知らせる。

0087

以上説明したように、本実施の形態におけるシミュレーション装置によれば、エラー情報を結果表示部35に表示するようにしたので、プリント基板上の問題箇所を容易に特定することが可能となった。

0088

(実施の形態10)本実施の形態におけるシミュレーション装置は、図16に示す実施の形態9におけるシミュレーション装置と比較して、論理動作時刻判断部71およびシミュレーション結果処理部73の機能を変更した点のみが異なる。したがって、重複する構成および機能についての詳細な説明は繰り返さない。なお、論理動作時刻判断部71およびシミュレーション結果処理部73の参照符号をそれぞれ71’および73’として説明する。

0089

論理動作時刻判断部71’は、さらに伝送線路シミュレーション部28による伝送線路シミュレーション結果がアンダーシュートによる論理しきい値割れを起こしたか否かを判定し、論理しきい値割れを起こした場合にエラー情報をシミュレーション結果処理部73’に出力する機能を有する。たとえば、図18(a)に示すように、信号の立ち上がり時におけるアンダーシュートがハイレベルの論理しきい値以下となった場合、または図18(b)に示すように、信号の立ち下がり時におけるアンダーシュートがロウレベルの論理しきい値以上となった場合に、論理動作時刻判断部71’はそのエラー情報をエラー情報保持部72に保持する。シミュレーション結果処理部73’は、そのエラー情報を表示用データ等に変換して表示情報保持部34に保持する。そして、結果表示部35がそのエラー情報を表示することによって使用者にエラーがあることを知らせる。

0090

以上説明したように、本実施の形態におけるシミュレーション装置によれば、アンダーシュートによるエラー情報を結果表示部35に表示するようにしたので、プリント基板上の問題箇所を容易に特定することが可能となった。

0091

(実施の形態11)図19は、本発明の実施の形態11におけるシミュレーション装置の概略構成を示すブロック図である。図3に示す実施の形態1におけるシミュレーション装置と比較して、比較ルール情報保持部81とエラー情報保持部83とが追加された点、およびシミュレーション結果処理部33の機能を変更した点のみが異なる。したがって、重複する構成および機能についての詳細な説明は繰り返さない。なお、シミュレーション結果処理部33の参照符号を82として説明する。

0092

比較ルール情報保持部81は、タイミングシミュレーション部23によるタイミングシミュレーション結果と合成後のシミュレーション結果とを比較する際の比較ルール情報を保持している。

0093

図20は、本実施の形態におけるシミュレーション装置の処理手順を説明するためのフローチャートである。図5に示す実施の形態1におけるシミュレーション装置の処理手順と比較して、ステップST501〜ST502が追加された点のみが異なる。したがって、重複する処理手順についての詳細な説明は繰り返さない。

0094

シミュレーション結果処理部82は、合成後のシミュレーション結果とタイミングシミュレーション結果とを比較し、その比較結果が比較ルール情報保持部81に保持される比較ルール情報の範囲内であるか否かを判定する(ST501)。たとえば、比較ルール情報保持部81に、あるピンペアに対して“タイミングシミュレーション結果と合成後のシミュレーション結果との差(遅延時間)が1ns以内”という比較ルールがあるとする。図21(a)に示すタイミングシミュレーション結果と、図21(b)に示す合成後のシミュレーション結果とが得られた場合、シミュレーション結果処理部82は各遅延時間td1,td2,td3およびtd4が1ns以内であるか否かを判定する。いずれかの遅延時間が1ns以内でなければ、シミュレーション結果処理部82はその箇所をエラー情報としてエラー情報保持部83に保持する(ST502)。そして、シミュレーションが終了すれば、そのエラー情報を結果表示部35に表示して(ST110)、使用者にエラーを通知する。

0095

また、比較ルール情報保持部81に、あるピンペアに対して“タイミングシミュレーション結果と合成後のシミュレーション結果のオーバシュート電圧との差が0.3V以内”という比較ルールがあるとする。図21(a)に示すタイミングシミュレーション結果と、図21(b)に示す合成後のシミュレーション結果とが得られた場合、シミュレーション結果処理部82はオーバシュート電圧vr1,vr2,vr3およびvr4が0.3V以内であるか否かを判定する。いずれかのオーバシュート電圧が0.3V以内でなければ、シミュレーション結果処理部82はその箇所をエラー情報としてエラー情報保持部83に保持する。

0096

また、比較ルール情報保持部81に、複数のピンペアに対して“遅延時間(スキュー)が1ns以内”という比較ルールがあるとする。図22(a)に示す合成後のシミュレーション結果と、図22(b)に示す合成後のシミュレーション結果とが得られた場合、シミュレーション結果処理部33は遅延時間ts1,ts2,ts3およびts4が1ns以内であるか否かを判定する。いずれかの遅延時間が1ns以内でなければ、シミュレーション結果処理部82はその箇所をエラー情報としてエラー情報保持部83に保持する。

0097

以上説明したように、本実施の形態におけるシミュレーション装置によれば、タイミングシミュレーション結果と合成後のシミュレーション結果とを比較してエラー情報を表示することにより、プリント基板上の問題箇所を容易に特定することが可能となった。

0098

(実施の形態12)本発明の実施の形態12におけるシミュレーション装置は、実施の形態9〜11におけるシミュレーション装置の結果表示部35の機能が異なる点のみが異なる。したがって、重複する構成および機能の詳細な説明は繰り返さない。

0099

たとえば、結果表示部35は図23に示すように、グラフィックディスプレイ装置2に合成後のシミュレーション結果の波形とそのエラー箇所を表示し、エラー箇所に相当する部分の色を変える等する。また、合成後のシミュレーション結果の波形の右側に、プリント基板上のエラー箇所(配線等)の色を変えて表示することにより、使用者にエラー箇所があることを知らせる。

0100

以上説明したように、本実施に形態におけるシミュレーション装置によれば、合成後のシミュレーション結果の波形とプリント基板上の配線等に、同時にエラー箇所を強調表示することにより、使用者は問題箇所を容易に知ることが可能となり、プリント基板のレイアウト図や回路図の修正作業の効率化を図ることが可能になった。

発明の効果

0101

請求項1記載のシミュレーション装置によれば、検証結果合成手段は検証手段によるシミュレーション結果と伝送線路検証手段による伝送線路シミュレーション結果とを合成するので、電気部品の論理回路に対して行なったシミュレーション結果を考慮して、伝送線路のシミュレーションが行なえるようになった。

0102

請求項2に記載のシミュレーション装置によれば、検証手段は電気部品の論理回路に対してタイミングシミュレーションを実行するので、電気部品の論理回路に対して行なったタイミングシミュレーション結果を考慮して、伝送線路のシミュレーションが行なえるようになった。

0103

請求項3に記載のシミュレーション装置によれば、波形生成手段は検証手段によって抽出された論理動作発生時刻と論理動作時刻抽出手段によって抽出された論理動作時刻とからタイミングシミュレーション用入力波形を生成するので、次段の電気部品のタイミングシミュレーションが行なえるようになり、その結果としてプリント基板全体のシミュレーションが行なえるようになった。

0104

請求項4に記載のシミュレーション装置によれば、伝送線路検証手段は結果保持手段にピンペアの伝送線路シミュレーション結果がある場合は、当該ピンペアの伝送線路シミュレーションを実行しないので、シミュレーション時間を大幅に削減することが可能となった。

0105

請求項5に記載のシミュレーション装置によれば、伝送線路検証手段は全てのピンペアに対して伝送線路シミュレーションを実行してシミュレーション結果を結果保持手段に保持するので、伝送線路シミュレーションを実行するか否かの判定が不要となり、請求項4に記載のシミュレーション装置よりもさらにシミュレーション時間を削減することが可能となった。

0106

請求項6に記載のシミュレーション装置によれば、伝送線路検証手段は検証手段によって抽出された論理動作時刻から出力端子に接続される伝送線路のシミュレーションを実行する際、論理しきい値を変化させて伝送線路のシミュレーションを実行するので、電源/グランド間の電圧レベルが変化した場合にもシミュレーションが行なえるようになった。

0107

請求項7に記載のシミュレーション装置によれば、エラー箇所抽出手段は伝送線路検証手段による伝送線路シミュレーション結果がしきい値を超えない箇所をエラー箇所として抽出するので、使用者はプリント基板上の問題箇所を容易に特定することが可能になった。

0108

請求項8に記載のシミュレーション装置によれば、エラー箇所抽出手段は伝送線路検証手段による伝送線路シミュレーション結果からアンダーシュートが論理しきい値割れを起こす箇所をエラー箇所として抽出するので、使用者はプリント基板上の問題箇所を容易に特定することが可能になった。

0109

請求項9に記載のシミュレーション装置によれば、エラー箇所抽出手段は検証手段によるタイミングシミュレーション結果と検証結果合成手段による合成結果とを比較し、比較結果が比較ルール保持手段に保持された比較ルールの範囲内にない場合はエラー箇所として抽出するので、使用者はプリント基板上の問題箇所を容易に特定することが可能になった。

0110

請求項10に記載のシミュレーション装置によれば、表示手段はエラー箇所抽出手段によって抽出されたエラー箇所を表示するので、使用者はさらに容易にプリント基板上の問題箇所を特定することが可能になった。

0111

請求項11に記載のシミュレーション装置によれば、検証手段は電気部品の論理回路に対して回路シミュレーションを実行するので、電気部品の論理回路に対して行なった回路シミュレーション結果を考慮して、伝送線路のシミュレーションが行なえるようになった。

0112

請求項12に記載のシミュレーション装置によれば、波形生成手段は検証結果合成手段による合成結果から回路シミュレーション用入力波形をPWL形式で生成するので、次段の電気部品の回路シミュレーションが行なえるようになり、その結果としてプリント基板全体のシミュレーションが行なえるようになった。

0113

請求項13に記載のシミュレーション装置によれば、波形生成手段は検証結果合成手段による合成結果から回路シミュレーション用入力波形を電圧制御型電流源形式で生成するので、次段の電気部品の回路シミュレーションが行なえるようになり、その結果としてプリント基板全体のシミュレーションが行なえるようになった。

0114

請求項14に記載のシミュレーション方法によれば、シミュレーション結果と伝送線路シミュレーション結果とを合成するので、電気部品の論理回路に対して行なったシミュレーション結果を考慮して、伝送線路のシミュレーションが行なえるようになった。

0115

請求項15に記載の媒体に記録されたシミュレーションプログラムによれば、シミュレーション結果と伝送線路シミュレーション結果とを合成するので、電気部品の論理回路に対して行なったシミュレーション結果を考慮して、伝送線路のシミュレーションが行なえるようになった。

図面の簡単な説明

0116

図1本発明のシミュレーション装置の外観を示す図である。
図2本発明のシミュレーション装置の構成を示す図である。
図3本発明の実施の形態1におけるシミュレーション装置の概略構成を説明するための図である。
図4電気部品が実装されるプリント基板の一例を示す図である。
図5本発明の実施の形態1におけるシミュレーション装置の処理手順を説明するためのフローチャートである。
図6(a)は、立ち上がり波形と論理しきい値との関係を示す図であり、(b)は、立ち下がり波形と論理しきい値との関係を示す図である。
図7シミュレーション結果の合成を説明するための図である。
図8本発明の実施の形態2におけるシミュレーション装置の概略構成を説明するための図である。
図9本発明の実施の形態2におけるシミュレーション装置の処理手順を説明するためのフローチャートである。
図10本発明の実施の形態3におけるシミュレーション装置の概略構成を説明するための図である。
図11本発明の実施の形態3におけるシミュレーション装置の処理手順を説明するためのフローチャートである。
図12タイミングシミュレーション用入力波形の生成を説明するための図である。
図13本発明の実施の形態4におけるシミュレーション装置の概略構成を説明するための図である。
図14本発明の実施の形態4におけるシミュレーション装置の処理手順を説明するためのフローチャートである。
図15本発明の実施の形態5におけるシミュレーション装置の処理手順を説明するためのフローチャートである。
図16本発明の実施の形態9におけるシミュレーション装置の概略構成を説明するための図である。
図17(a)は、立ち上がり波形が論理しきい値を超えない場合を示す図であり、(b)は、立ち下がり波形が論理しきい値を超えない場合を示す図である。
図18(a)は、立ち上がり波形におけるアンダーシュートがハイレベルの論理しきい値以下となる場合を示す図であり、(b)は、立ち下がり波形におけるアンダーシュートがロウレベルの論理しきい値以上となる場合を示す図である。
図19本発明の実施の形態11におけるシミュレーション装置の概略構成を説明するための図である。
図20本発明の実施の形態11におけるシミュレーション装置の処理手順を説明するためのフローチャートである。
図21タイミングシミュレーション結果と合成後のシミュレーション結果との比較を説明するための図である。
図22合成後のシミュレーション結果どうしの比較を説明するための図である。
図23エラー箇所をグラッフィックディスプレイ装置2に表示した場合の一例を示す図である。
図24従来のタイミングシミュレーション装置の概略構成を示すブロック図である。
図25従来の伝送線路シミュレーション装置の概略構成を示すブロック図である。

--

0117

1コンピュータ本体、2グラフィックディスプレイ装置、3磁気テープ装置、4磁気テープ、5キーボード、6マウス、7CD−ROM装置、8 CD−ROM、9通信モデム、10 CPU、11 ROM、12 RAM、13ハードディスク、20回路接続情報保持部、21シミュレーション管理部、22タイミングシミュレーション条件保持部、23 タイミングシミュレーション部、24 タイミングシミュレーション結果保持部、25時刻管理部、26論理動作発生時刻情報保持部、27伝送線路シミュレーション条件保持部、28 伝送線路シミュレーション部、29伝送線路シミュレーション結果保持部、30論理しきい値保持部、31論理動作時刻判断部、32論理動作時刻情報保持部、33 シミュレーション結果処理部、34表示情報保持部、35結果表示部、41回路シミュレーション条件保持部、42回路シミュレーション部、43 回路シミュレーション結果保持部、44 時刻管理部、45 論理動作時刻情報保持部、51 タイミングシミュレーション用入力波形生成部、52 タイミングシミュレーション用入力波形情報保持部、61 回路シミュレーション用入力波形生成部、62 回路シミュレーション用入力波形情報保持部、71 論理動作時刻判断部、72エラー情報保持部、73シミュレーション結果処理部、81比較ルール情報保持部、82 シミュレーション結果処理部、83 エラー情報保持部。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ