図面 (/)

技術 広帯域回路

出願人 株式会社日立製作所
発明者 鈴木秀幸
出願日 1998年6月15日 (22年8ヶ月経過) 出願番号 1998-166602
公開日 2000年1月7日 (21年1ヶ月経過) 公開番号 2000-004127
状態 未査定
技術分野 増幅器1 増幅器2 増幅器一般
主要キーワード 低インピーダンス回路 広帯域回路 線形入力 バイポーラ集積回路 共振周波数帯 差動成分 容量面積 ミラー容量
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2000年1月7日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (7)

課題

解決手段

ベースより信号が入力するトランジスタコレクタとコレクタより信号が出力されるトランジスタのエミッタが接続されている回路においてその2つのトランジスタ間接続端子容量性負荷を接続する。

概要

背景

図1は「バイポーラ集積回路、(近代科学社)167頁」に記載されている従来のカスコード接続回路構成である。図の1はバイアス端子、2は負荷抵抗、3は出力端子、4は抵抗、5は接地端子、6はトランジスタ、7は入力端子、8はトランジスタ、9はバイアス端子である。入力端子7より入力した電圧信号はトランジスタ6により電圧電流変換される。トランジスタ8の挿入により入力端子7からみたミラー容量が低減されるため、広帯域化が可能である。トランジスタ8を通過した電流信号は負荷抵抗2により電圧信号として出力端子3から出力される。

概要

増幅回路を広帯域化する。

ベースより信号が入力するトランジスタのコレクタとコレクタより信号が出力されるトランジスタのエミッタが接続されている回路においてその2つのトランジスタ間接続端子容量性負荷を接続する。

目的

従来のカスコード接続の場合、回路の帯域は入力または出力側のCR時定数で決定される値に制限されていた。本発明の目的はカスコード接続をさらに広帯域化することである。

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

トランジスタ1とトランジスタ2を有し、上記トランジスタ1のコレクタと上記トランジスタ2のエミッタが接続され、上記トランジスタ1のベースより信号が入力され、上記トランジスタ2のコレクタより信号が出力されている回路において、上記トランジスタ2のエミッタに容量性素子を接続していることを特徴とする広帯域回路

請求項2

トランジスタ1とトランジスタ2を有し、上記トランジスタ1のコレクタと上記トランジスタ2のエミッタが接続され、上記トランジスタ1のエミッタより信号が入力され、上記トランジスタ2のコレクタより信号が出力されている回路において、上記トランジスタ2のエミッタに容量性素子を接続していることを特徴とする広帯域回路。

請求項3

トランジスタ1とトランジスタ2とトランジスタ3とトランジスタ4を有し、上記トランジスタ1のコレクタと上記トランジスタ2のエミッタが接続され、上記トランジスタ3のコレクタと上記トランジスタ4のエミッタが接続され、上記トランジスタ1のベースより信号1が入力され、上記トランジスタ2のコレクタより信号2が出力され、上記トランジスタ3のベースより信号3が入力され、上記トランジスタ4のコレクタより信号4が出力されている回路において、上記トランジスタ2のエミッタと上記トランジスタ4のエミッタの間に容量性素子を接続していることを特徴とする広帯域回路。

技術分野

0001

本発明は広帯域回路高速デジタル回路に関する。

背景技術

0002

図1は「バイポーラ集積回路、(近代科学社)167頁」に記載されている従来のカスコード接続回路構成である。図の1はバイアス端子、2は負荷抵抗、3は出力端子、4は抵抗、5は接地端子、6はトランジスタ、7は入力端子、8はトランジスタ、9はバイアス端子である。入力端子7より入力した電圧信号はトランジスタ6により電圧電流変換される。トランジスタ8の挿入により入力端子7からみたミラー容量が低減されるため、広帯域化が可能である。トランジスタ8を通過した電流信号は負荷抵抗2により電圧信号として出力端子3から出力される。

発明が解決しようとする課題

0003

従来のカスコード接続の場合、回路帯域は入力または出力側のCR時定数で決定される値に制限されていた。本発明の目的はカスコード接続をさらに広帯域化することである。

課題を解決するための手段

0004

上記目的を達成するため本発明はベースより信号が入力するトランジスタのコレクタとコレクタより信号が出力されるトランジスタのエミッタが接続されている回路において、その2つのトランジスタ間接続端子容量性負荷を接続した。

0005

また本発明はエミッタより信号が入力するトランジスタのコレクタとコレクタより信号が出力されるトランジスタのエミッタが接続されている回路において、その2つのトランジスタ間の接続端子に容量性負荷を接続した。

0006

さらにまた本発明はエミッタより信号が入力するトランジスタのコレクタとコレクタより信号が出力されるトランジスタのエミッタが接続されている部分回路を2組有している回路において、トランジスタ間の接続端子同士を容量性負荷で接続した。

発明を実施するための最良の形態

0007

図2は本発明の一実施例を示す広帯域回路の回路構成である。図において、10はトランジスタ、11は入力端子、12はトランジスタ、13は容量、14は出力端子である。入力端子11より入力した電圧信号はトランジスタ12によって電流信号に変換され電流信号はトランジスタ10のエミッタに入力する。トランジスタ10のエミッタ側からみた入力インピーダンスは一般的に誘導性となるため容量性素子13との共振によりその共振周波数帯でトランジスタ10のベース−エミッタ間電圧は増加し、ピーキングを生じ、帯域は増加する。

0008

広帯域化のため一般的にはトランジスタ10のベースは低インピーダンス回路が接続されるが、低インピーダンスでない回路が接続される場合にも本発明による広帯域化が可能である。

0009

トランジスタ12のエミッタは、例えば、接地端子に接続する場合にも本発明による広帯域化が可能であり、例えばデジタル信号を入力する場合には立ち上がり立ち下がりの高速化が可能である。トランジスタ12のエミッタは、例えば、接地端子との間に抵抗を接続したり、接地端子との間に抵抗と容量の並列回路を接続したり、その他どのような回路を接続しても本発明による広帯域化が可能である。

0010

容量13のトランジスタ10のエミッタに接続されていない他方の端子は、例えば、接地に接続される場合にも本発明による広帯域化が可能である。トランジスタ10のエミッタ側からみた容量13の入力インピーダンスがピーキングを行いたい周波数範囲において容量性を示すのであれば、容量13のトランジスタ10のエミッタに接続されていない他方の端子はどのような回路に接続されていても本発明の広帯域化が可能である。

0011

容量13のかわりに、入力インピーダンスが容量性を示す素子や入力インピーダンスが容量性を示す回路を用いる場合にも本発明による広帯域化が可能である。例えば、半導体pn接合などを用いても本発明による広帯域化が可能である。

0012

出力端子14には、例えば抵抗,インダクタンスまたは能動負荷など、どのような回路が接続されても本発明による広帯域化が可能である。

0013

また各回路素子パラメータの最適化によってはある周波数での利得を大きくするようにピーキングをかけることは可能であり、本発明により狭帯域回路の高利得化が可能である。

0014

また図2に示す回路を差動回路の半回路として用いることで差動回路の本発明による広帯域化が可能である。

0015

図3は本発明の他の一実施例を示す広帯域回路の回路構成である。図において、15はトランジスタ、16はトランジスタ、17は入力端子、18は容量、19は出力端子である。入力端子17より入力した電流信号はトランジスタ16を通過しトランジスタ15のエミッタに入力する。トランジスタ15のエミッタ側からみた入力インピーダンスは一般的に誘導性となるため容量性素子18との共振によりその共振周波数帯でトランジスタ15のベース−エミッタ間電圧は増加し、ピーキングを生じ、帯域は増加する。

0016

広帯域化のため一般的にはトランジスタ15のベースは低インピーダンス回路が接続されるが、低インピーダンスでない回路が接続される場合にも本発明による広帯域化が可能である。広帯域化のため一般的にはトランジスタ16のベースは低インピーダンス回路が接続されるが、低インピーダンスでない回路が接続される場合にも本発明による広帯域化が可能である。

0017

容量18のトランジスタ15のエミッタに接続されていない他方の端子は、例えば、接地に接続される場合にも本発明による広帯域化が可能である。トランジスタ15のエミッタ側からみた容量18の入力インピーダンスがピーキングを行いたい周波数範囲において容量性を示すのであれば、容量18のトランジスタ15のエミッタに接続されていない他方の端子はどのような回路に接続されていても本発明の広帯域化が可能である。

0018

容量18のかわりに、入力インピーダンスが容量性を示す素子や入力インピーダンスが容量性を示す回路を用いる場合にも本発明による広帯域化が可能である。例えば、半導体のpn接合などを用いても本発明による広帯域化が可能である。

0019

出力端子19には例えば抵抗,インダクタンスまたは能動負荷など、どのような回路が接続されても本発明による広帯域化が可能である。

0020

また各回路素子のパラメータの最適化によってはある周波数での利得を大きくするようにピーキングをかけることは可能であり、本発明によりある周波数帯の高利得化が可能である。

0021

図4は本発明の他の実施例を示す広帯域回路の回路構成である。図において、20はバイアス端子、21は抵抗、22は出力端子、23は容量、24は抵抗、25は接地端子、26はトランジスタ、27は入力端子、28はトランジスタ、29はバイアス端子である。入力端子27より入力した電圧信号はトランジスタ26によって電流信号に変換され電流信号はトランジスタ10のエミッタに入力する。抵抗24はトランジスタ26のベースから見た入力容量の低減,線形入力範囲の増加を行う。トランジスタ28のエミッタ側からみた入力インピーダンスは一般的に誘導性となるため容量性素子23との共振によりその共振周波数帯でトランジスタ28のベース−エミッタ間電圧は増加し、ピーキングを生じ、帯域は増加する。

0022

広帯域化のため一般的にはトランジスタ28のベースは低インピーダンス回路が接続されるが、低インピーダンスでない回路が接続される場合にも本発明による広帯域化が可能である。トランジスタ26のエミッタに接続している抵抗24がなくエミッタに接地端子が直接接続されている場合にも本発明による広帯域化が可能であり、例えばデジタル信号を入力する場合には立ち上がり/立ち下がりの高速化が可能である。

0023

トランジスタ26のエミッタは、例えば、接地端子との間に抵抗と容量の並列回路を接続したり、その他どのような回路を接続しても本発明による広帯域化が可能である。

0024

トランジスタ28のエミッタ側からみた容量23の入力インピーダンスがピーキングを行いたい周波数範囲において容量性を示すのであれば、容量23のトランジスタ28のエミッタに接続されていない他方の端子はどのような回路に接続されていても本発明の広帯域化が可能である。容量23のかわりに、入力インピーダンスが容量性を示す素子や入力インピーダンスが容量性を示す回路を用いる場合にも本発明による広帯域化が可能である。例えば、半導体のpn接合などを用いても本発明による広帯域化が可能である。抵抗21のかわりに例えばインダクタンスまたは能動負荷など、どのような回路が接続されても本発明による広帯域化が可能である。

0025

また各回路素子のパラメータの最適化によってはある周波数での利得を大きくするようにピーキングをかけることは可能であり、本発明によりある周波数帯での高利得化が可能である。また図4に示す回路を差動回路の半回路として用いることで差動回路の本発明による広帯域化が可能である。

0026

図6図4に示した実施例の回路構成の入出力特性を周波数に対してプロットしたものである。図において43は図1に示す従来例の利得特性、44は図4に示す実施例の利得特性である。図4の容量23の挿入によりピーキングが生じ帯域がおよそ15%増加しているのがわかる。

0027

図5は本発明の他の実施例を示す広帯域回路の回路構成である。図において、31はバイアス端子、32は抵抗、33は出力端子、34は出力端子、35はバイアス端子、36はトランジスタ、37はトランジスタ、38は入力端子、39は入力端子、40は抵抗、41は容量、42は定電流源である。トランジスタ37と抵抗40と定電流源42は差動回路の一部分を構成している。入力端子38,39より入力した2つの電圧信号は入力した信号は差動回路により2つの信号の差動成分のみが電流信号に変換され、トランジスタ36に入力する。トランジスタ36のエミッタ側からみた入力インピーダンスは一般的に誘導性となるため容量性素子41との共振によりその共振周波数帯でトランジスタ36のベース−エミッタ間電圧は増加し、ピーキングを生じ、帯域は増加する。

0028

また2つのトランジスタ36のエミッタにそれぞれ容量性素子を接続する方法においても本発明による広帯域化は可能であるが、2つのトランジスタのエミッタ間を1つの容量で接続することにより、容量面積縮小化が可能である。

0029

図5ではトランジスタ36のベース同士が接続されているが、直接接続されていない場合にも本発明による広帯域化が可能である。

0030

広帯域化のため一般的にはトランジスタ36のベースは低インピーダンス回路が接続されるが、低インピーダンスでない回路が接続される場合にも本発明による広帯域化が可能である。

0031

トランジスタ37のエミッタに接続している抵抗40がなくエミッタに定電流源が直接接続されている場合にも本発明による広帯域化が可能であり、例えばデジタル信号を入力する場合には立ち上がり/立ち下がりの高速化が可能である。トランジスタ37のエミッタは、例えば、定電流源との間に抵抗と容量の並列回路を接続したり、その他どのような回路を接続しても本発明による広帯域化が可能である。

0032

容量41のかわりに、2端子素子の両側からみたインピーダンスが容量性を示す素子や入力インピーダンスが容量性を示す回路を用いる場合にも本発明による広帯域化が可能である。例えば、半導体のpn接合などを用いても本発明による広帯域化が可能である。抵抗32のかわりに例えばインダクタンスまたは能動負荷など、どのような回路が接続されても本発明による広帯域化が可能である。

0033

また各回路素子のパラメータの最適化によってはある周波数での利得を大きくするようにピーキングをかけることは可能であり、本発明によりある周波数帯での高利得化が可能である。

0034

ここで、42の定電流源はトランジスタ,抵抗などの素子を用いての利用が可能である。

0035

なお、本発明はFETバイポーラトランジスタに限らず、デュアルゲートFETやその他の能動素子でも利用が可能である。また、本発明で用いている入力信号は電圧信号と電流信号のどちらも可能である。

発明の効果

0036

本発明の広帯域回路においては誘導性を示すトランジスタのエミッタ側からみたインピーダンスと容量性素子によりピーキングがかけられるため広帯域な回路,高利得な回路,高速な立ち上がり/立ち下がりの波形を有する回路が得られる。

0037

また本発明の広帯域回路においては差動回路の2つのトランジスタのエミッタ同士を1つの容量性素子で接続するため容量面積を縮小できる。

図面の簡単な説明

0038

図1広帯域回路の従来例を示す回路図。
図2本発明の広帯域回路の一実施例を示す回路図。
図3本発明の広帯域回路の別の実施例を示す回路図。
図4本発明の広帯域回路のさらに別の実施例を示す回路図。
図5本発明の広帯域回路のさらに別の実施例を示す回路図。
図6従来例と本発明の広帯域回路の利得の周波数特性を示す図。

--

0039

1,9,20,29,31,35…バイアス端子、2…負荷抵抗、3,14,19,22,33,34…出力端子、4,21,24,32,40…抵抗、5,25…接地端子、6,8,10,12,15,16,26,28,36,37…トランジスタ、7,11,17,27,38,39…入力端子、13,18,23,41…容量、42…定電流源。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ