図面 (/)

技術 出力回路

出願人 シャープ株式会社
発明者 丸山康弘
出願日 1998年6月12日 (22年6ヶ月経過) 出願番号 1998-165005
公開日 1999年12月24日 (21年0ヶ月経過) 公開番号 1999-355112
状態 特許登録済
技術分野 フオトカプラ・インタラプタ 電子的スイッチ1
主要キーワード 光結合回路 プッシュプル構成 エミッタ接地 コレクタ電位 エミッタ電位 接地用 PNP型 NPN型トランジスタ
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(1999年12月24日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (8)

課題

出力端子に接続している2つのNPN型トランジスタが同時に駆動したとき、前記2つのトランジスタに印加される電圧が大きいと前記トランジスタが破壊するおそれがある。

解決手段

出力端子9に接続したNPN型トランジスタTr2のコレクタに、ベースがトランジスタTr2のベースと同様にNPN型のトランジスタQ5のエミッタに接続しているNPN型のトランジスタQ8のコレクタを接続し、また、トランジスタQ8のエミッタをトランジスタQ5のベースに接続する。この構成により、トランジスタTr2が飽和状態になったときのトランジスタTr2のコレクタ電圧を検出し、トランジスタTr2に流れるベース電流を抑制して飽和状態を解除する手段を有することを特徴とする。

概要

背景

従来の光結合回路1を図3に示す。同図において、1次側入力端子A、Cに発光ダイオード2のアノードカソードがそれぞれ接続されている。この発光ダイオード2から放射された光を受けるフォトダイオード3が発光ダイオードに対向配置されている。フォトダイオード3の出力はアンプ4によって増幅され、更にバッファ5を通して出力制御回路6に供給される。この出力制御回路6を通して、第1、第2トランジスタTr11、Tr12が駆動される。第1、第2トランジスタTr11、Tr12はNPN型のトランジスタであり、第1トランジスタのコレクタ出力端子8に接続され、エミッタは第2トランジスタのコレクタと共に出力端子9に接続されている。出力制御回路6は端子7を介して電源電圧Vccが印加されており、この電源電圧Vccは定電圧回路11を通して所定の電圧に安定化されアンプ4にも供給される。前記出力端子8は例えば抵抗を介して、直流電圧源に接続される。アンプ4、出力制御回路6、第2トランジスタTr12のエミッタは端子10を介して接地される。

前記アンプ4と接続した出力回路の内部の詳細例を、図4、5に示す。図4において、アンプ4からの出力がバッファ5を介して供給される。このバッファ5はNPN型のトランジスタQ11のベース、抵抗R11、バッファINVに接続されている。トランジスタQ11のコレクタには、NPN型のトランジスタQ12のベースと抵抗R14が接続しており、更にトランジスタQ12のコレクタにはPNP型のトランジスタQ15のベースと抵抗R15が接続している。また、バッファINVは抵抗R12とNPN型のトランジスタQ14、Q17のベースと接続し、トランジスタQ14のコレクタにはNPN型のトランジスタQ13のベースと抵抗R13が接続している。Q13のエミッタには定電流回路13とNPN型のトランジスタQ16のベースが接続されている。

電源電圧Vccは端子7を通して、定電流回路12と、トランジスタQ13のコレクタと、抵抗R11、R12、R13、R14、R15に供給され、定電流回路12を介して流れる電流はトランジスタQ15のエミッタに供給される。このトランジスタQ15のコレクタには、NPN型のトランジスタQ16のコレクタとNPN型のトランジスタTr11のベースが接続している。トランジスタTr11のコレクタは出力端子8と接続している。もう一方の出力端子9には、NPN型のトランジスタTr12のコレクタとトランジスタTr11のエミッタが接続し、信号を出力する。また、トランジスタTr12のベースはトランジスタQ17のコレクタと定電流回路13と接続している。接地用の端子10を介して、トランジスタTr12、Q11、Q12、Q14、Q16、Q17のエミッタ接地される。

このような構成の出力回路において、アンプ4(図3)の出力信号がHiのとき、バッファ5によりこの出力がLoの信号に反転するので、トランジスタQ11は駆動せず、バッファINVにより前記Loの信号が更に反転したためHiの信号が入力されるトランジスタQ14、Q17が駆動する。トランジスタQ11が駆動しないので、抵抗R14を介してトランジスタQ12にベース電流が流れ、トランジスタQ12が駆動する。また、トランジスタQ14が駆動しているので、トランジスタQ13が駆動せずトランジスタQ16のベースに電流を流さないため、トランジスタQ16が駆動しない。この結果、定電流回路12を介して所定の電流がトランジスタQ15に流れ、そしてトランジスタTr11のベースに電流が流れるためにトランジスタTr11が駆動する。トランジスタQ13が駆動しないために定電流回路13に電流が流れず、そのためトランジスタTr12のベースに電流が流れないので、トランジスタTr12は駆動しない。

逆に、アンプ4の出力信号がLoのとき、トランジスタQ11が駆動し、トランジスタQ14、Q17は駆動しない。これにより、トランジスタQ12、Q15の駆動が停止するため、トランジスタTr11の駆動も停止する。また、このときトランジスタQ14の駆動が停止するので、トランジスタQ13が駆動し、電流が定電流回路を介して所定の値でトランジスタTr12のベースに流れ込み、トランジスタTr12が駆動する。

図5において、アンプ4からの出力がバッファ5を介して供給される。このバッファ5はNPN型のトランジスタQ21のベースと接続している。トランジスタQ21のコレクタには、NPN型のトランジスタQ22のベースと定電流回路14が接続しており、更に、トランジスタQ22のコレクタには抵抗R22が接続している。また、トランジスタQ21のエミッタは抵抗R21とNPN型のトランジスタQ23のベースに接続し、トランジスタQ22のエミッタにはダイオードQ24を介してNPN型のトランジスタTr21のベース、PNP型のトランジスタTr22のベース、トランジスタQ23のコレクタ、抵抗R23が接続している。電源電圧Vccは端子7を通して定電流回路14と抵抗R22に印加される。出力端子8はトランジスタTr21のコレクタに接続し、出力端子9はトランジスタTr21、Tr22のエミッタと抵抗R23に接続している。また、端子10を介して抵抗R21、トランジスタTr22のコレクタ、トランジスタQ23のエミッタが接地されている。

このような構成の出力回路において、アンプ4の出力信号がHiのとき、バッファ5によりこの出力がLoの信号に反転するので、トランジスタQ21は駆動しない。よって、定電流回路14より所定の電流がトランジスタQ22のベースに流れ込みトランジスタQ22が駆動し、それに対して、トランジスタQ23のベースには電流が流れないのでトランジスタQ23は駆動しない。トランジスタQ22から流れるエミッタ電流が抵抗R23を流れるため、トランジスタTr21、Tr22はベース電圧エミッタ電圧より高くなる。そのため、トランジスタTr21は駆動し、Tr22は駆動しない。

逆に、アンプ4の出力信号がLoのとき、トランジスタQ21が駆動するので、トランジスタQ22は駆動せず、トランジスタQ23が駆動する。そのため、Tr21の駆動が停止し、Tr22が駆動する。

概要

出力端子に接続している2つのNPN型のトランジスタが同時に駆動したとき、前記2つのトランジスタに印加される電圧が大きいと前記トランジスタが破壊するおそれがある。

出力端子9に接続したNPN型トランジスタTr2のコレクタに、ベースがトランジスタTr2のベースと同様にNPN型のトランジスタQ5のエミッタに接続しているNPN型のトランジスタQ8のコレクタを接続し、また、トランジスタQ8のエミッタをトランジスタQ5のベースに接続する。この構成により、トランジスタTr2が飽和状態になったときのトランジスタTr2のコレクタ電圧を検出し、トランジスタTr2に流れるベース電流を抑制して飽和状態を解除する手段を有することを特徴とする。

目的

本発明は、出力端子に接続した2つのトランジスタがどちらもNPN型であるとき、該2つのトランジスタが両方とも駆動した場合に流れる貫通電流が大きくならないようにすることを目的とする。

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

NPN型の第1トランジスタエミッタとNPN型の第2トランジスタのコレクタの接続部に出力端子を接続し、第2トランジスタのエミッタを接地したプッシュプル構成出力回路において、前記第2トランジスタが飽和したときに該第2トランジスタのコレクタ電圧を検出し該第2トランジスタのベース電流供給源からの電流を抑制して第2トランジスタの飽和状態解除する手段を有することを特徴とする出力回路。

請求項2

前記手段が、ベースを前記第2トランジスタのベースに接続し、コレクタを前記第2トランジスタのコレクタに接続し、エミッタを供給源となるNPN型の第3トランジスタのベースに接続したNPN型の第4トランジスタであることを特徴とする請求項1に記載の出力回路。

請求項3

発光素子と、該発光素子から発せられた光を受光する受光素子と、受光素子の出力を増幅する増幅回路と、増幅された信号を出力する出力回路とを備える光結合回路において、前記出力回路として請求項1または請求項2の出力回路を用いたことを特徴とする光結合回路。

技術分野

0001

本発明は、2つのNPN型トランジスタを接続してなるプッシュプル構成出力回路及びそれを用いた光結合回路に関するものである。

背景技術

0002

従来の光結合回路1を図3に示す。同図において、1次側入力端子A、Cに発光ダイオード2のアノードカソードがそれぞれ接続されている。この発光ダイオード2から放射された光を受けるフォトダイオード3が発光ダイオードに対向配置されている。フォトダイオード3の出力はアンプ4によって増幅され、更にバッファ5を通して出力制御回路6に供給される。この出力制御回路6を通して、第1、第2トランジスタTr11、Tr12が駆動される。第1、第2トランジスタTr11、Tr12はNPN型のトランジスタであり、第1トランジスタのコレクタ出力端子8に接続され、エミッタは第2トランジスタのコレクタと共に出力端子9に接続されている。出力制御回路6は端子7を介して電源電圧Vccが印加されており、この電源電圧Vccは定電圧回路11を通して所定の電圧に安定化されアンプ4にも供給される。前記出力端子8は例えば抵抗を介して、直流電圧源に接続される。アンプ4、出力制御回路6、第2トランジスタTr12のエミッタは端子10を介して接地される。

0003

前記アンプ4と接続した出力回路の内部の詳細例を、図4、5に示す。図4において、アンプ4からの出力がバッファ5を介して供給される。このバッファ5はNPN型のトランジスタQ11のベース、抵抗R11、バッファINVに接続されている。トランジスタQ11のコレクタには、NPN型のトランジスタQ12のベースと抵抗R14が接続しており、更にトランジスタQ12のコレクタにはPNP型のトランジスタQ15のベースと抵抗R15が接続している。また、バッファINVは抵抗R12とNPN型のトランジスタQ14、Q17のベースと接続し、トランジスタQ14のコレクタにはNPN型のトランジスタQ13のベースと抵抗R13が接続している。Q13のエミッタには定電流回路13とNPN型のトランジスタQ16のベースが接続されている。

0004

電源電圧Vccは端子7を通して、定電流回路12と、トランジスタQ13のコレクタと、抵抗R11、R12、R13、R14、R15に供給され、定電流回路12を介して流れる電流はトランジスタQ15のエミッタに供給される。このトランジスタQ15のコレクタには、NPN型のトランジスタQ16のコレクタとNPN型のトランジスタTr11のベースが接続している。トランジスタTr11のコレクタは出力端子8と接続している。もう一方の出力端子9には、NPN型のトランジスタTr12のコレクタとトランジスタTr11のエミッタが接続し、信号を出力する。また、トランジスタTr12のベースはトランジスタQ17のコレクタと定電流回路13と接続している。接地用の端子10を介して、トランジスタTr12、Q11、Q12、Q14、Q16、Q17のエミッタ接地される。

0005

このような構成の出力回路において、アンプ4(図3)の出力信号がHiのとき、バッファ5によりこの出力がLoの信号に反転するので、トランジスタQ11は駆動せず、バッファINVにより前記Loの信号が更に反転したためHiの信号が入力されるトランジスタQ14、Q17が駆動する。トランジスタQ11が駆動しないので、抵抗R14を介してトランジスタQ12にベース電流が流れ、トランジスタQ12が駆動する。また、トランジスタQ14が駆動しているので、トランジスタQ13が駆動せずトランジスタQ16のベースに電流を流さないため、トランジスタQ16が駆動しない。この結果、定電流回路12を介して所定の電流がトランジスタQ15に流れ、そしてトランジスタTr11のベースに電流が流れるためにトランジスタTr11が駆動する。トランジスタQ13が駆動しないために定電流回路13に電流が流れず、そのためトランジスタTr12のベースに電流が流れないので、トランジスタTr12は駆動しない。

0006

逆に、アンプ4の出力信号がLoのとき、トランジスタQ11が駆動し、トランジスタQ14、Q17は駆動しない。これにより、トランジスタQ12、Q15の駆動が停止するため、トランジスタTr11の駆動も停止する。また、このときトランジスタQ14の駆動が停止するので、トランジスタQ13が駆動し、電流が定電流回路を介して所定の値でトランジスタTr12のベースに流れ込み、トランジスタTr12が駆動する。

0007

図5において、アンプ4からの出力がバッファ5を介して供給される。このバッファ5はNPN型のトランジスタQ21のベースと接続している。トランジスタQ21のコレクタには、NPN型のトランジスタQ22のベースと定電流回路14が接続しており、更に、トランジスタQ22のコレクタには抵抗R22が接続している。また、トランジスタQ21のエミッタは抵抗R21とNPN型のトランジスタQ23のベースに接続し、トランジスタQ22のエミッタにはダイオードQ24を介してNPN型のトランジスタTr21のベース、PNP型のトランジスタTr22のベース、トランジスタQ23のコレクタ、抵抗R23が接続している。電源電圧Vccは端子7を通して定電流回路14と抵抗R22に印加される。出力端子8はトランジスタTr21のコレクタに接続し、出力端子9はトランジスタTr21、Tr22のエミッタと抵抗R23に接続している。また、端子10を介して抵抗R21、トランジスタTr22のコレクタ、トランジスタQ23のエミッタが接地されている。

0008

このような構成の出力回路において、アンプ4の出力信号がHiのとき、バッファ5によりこの出力がLoの信号に反転するので、トランジスタQ21は駆動しない。よって、定電流回路14より所定の電流がトランジスタQ22のベースに流れ込みトランジスタQ22が駆動し、それに対して、トランジスタQ23のベースには電流が流れないのでトランジスタQ23は駆動しない。トランジスタQ22から流れるエミッタ電流が抵抗R23を流れるため、トランジスタTr21、Tr22はベース電圧エミッタ電圧より高くなる。そのため、トランジスタTr21は駆動し、Tr22は駆動しない。

0009

逆に、アンプ4の出力信号がLoのとき、トランジスタQ21が駆動するので、トランジスタQ22は駆動せず、トランジスタQ23が駆動する。そのため、Tr21の駆動が停止し、Tr22が駆動する。

発明が解決しようとする課題

0010

図4のような出力回路において、図7のように前記出力端子8と前記端子7の間に抵抗RL1を接続し、前記出力端子9と前記端子10の間に抵抗RL2を接続する。トランジスタTr11が駆動しトランジスタTr12が駆動していないとき、電流がRL1→Tr11→RL2を流れるので、出力端子9はHiの状態を出力する。それに対して、トランジスタTr12が駆動しトランジスタTr11が駆動していないとき、出力端子9及び抵抗RL2にたまっている電荷を引き抜くために電流が流れるので、出力端子9はLoの状態を出力する。

0011

トランジスタTr12が駆動していない状態から駆動を始めるとき、定電流回路13によってスイッチングされるのでトランジスタTr12内を流れる電流が一気飽和電流に到達するのに対して、トランジスタTr11のベース電流を引き抜く役割を果たすトランジスタQ16が完全に動作するのに時間を要するため、図6シミュレーション結果からわかるように、トランジスタTr11、Tr12の両方が同時に駆動することがある。このように同時にトランジスタTr11、Tr12の両方が駆動したとき、貫通電流がトランジスタTr11、Tr12に流れる。よって、電源電圧Vccが高い電圧であると、この電圧がトランジスタTr11、Tr12に直接かかるため、前記貫通電流が流れるときに大きな損失となり前記両トランジスタ破壊されるおそれがある。

0012

また、図5の出力回路も同様に、図7のように前記出力端子8と前記端子7の間に抵抗RL1を接続し、前記出力端子9と前記端子10の間に抵抗RL2を接続する。トランジスタTr21が駆動しトランジスタTr22が駆動していないとき、電流がRL1→Tr21→RL2を流れるので、出力端子9はHiの状態を出力する。それに対して、トランジスタTr22が駆動しトランジスタTr21が駆動していないとき、出力端子9及び抵抗RL2にたまっている電荷を引き抜くために電流が流れるので、出力端子9はLoの状態を出力する。

0013

図5の出力回路の場合、1つの定電流回路による定電流をトランジスタTr21、Tr22に振り分けているので、前記両トランジスタが同時に駆動することはないが、トランジスタTr22をPNP型のトランジスタとしているため大電流をトランジスタTr22に流すには、NPN型のトランジスタと比べると大きな面積を必要とする。そのため、ICチップ面積が増大する。

0014

本発明は、出力端子に接続した2つのトランジスタがどちらもNPN型であるとき、該2つのトランジスタが両方とも駆動した場合に流れる貫通電流が大きくならないようにすることを目的とする。

課題を解決するための手段

0015

請求項1に記載の出力回路は、NPN型の第1トランジスタのエミッタとNPN型の第2トランジスタのコレクタの接続部に出力端子を接続し、第2トランジスタのエミッタを接地したプッシュプル構成の出力回路において、前記第2トランジスタが飽和したときに該第2トランジスタのコレクタ電圧を検出し該第2トランジスタのベース電流の供給源からの電流を抑制して第2トランジスタの飽和状態解除する手段を有することを特徴とする。

0016

このような構成によると、前記手段として、ベースを前記第2トランジスタのベースに接続し、コレクタを前記第2トランジスタのコレクタに接続し、エミッタを供給源となるNPN型の第3トランジスタのベースに接続したNPN型の第4トランジスタを用いることで、第2トランジスタが飽和したときに第2トランジスタのベース電流を減少させて第2トランジスタが飽和状態を解除して、前記第1トランジスタと第2トランジスタを通る貫通電流が大きくならないようにする。

発明を実施するための最良の形態

0017

図1は本発明を採用した出力回路の回路図である。該出力回路は、バッファ5に、抵抗R1、NPN型のトランジスタQ1のベース、バッファINVが接続され、更に、バッファINVには抵抗R2、NPN型のトランジスタQ4、Q7、Q9のベースが接続されている。また、トランジスタQ1のコレクタには、抵抗R5とNPN型のトランジスタQ2のベースが接続され、トランジスタQ2のコレクタにはPNP型のトランジスタQ3のベースと抵抗R6が接続されている。このトランジスタQ3のエミッタには、所定の電流が流れるように定電流回路15が接続され、コレクタには、NPN型のトランジスタQ6のコレクタとNPN型トランジスタTr1のベースが接続されている。バッファINVと接続しているトランジスタQ4のコレクタには、抵抗R4、NPN型のトランジスタQ5のベース、NPN型のトランジスタQ8のエミッタが接続され、同じくバッファINVと接続しているトランジスタQ7のコレクタには、トランジスタQ5のエミッタ、NPN型のトランジスタQ8、Tr2のベースに接続している。また、トランジスタQ9のコレクタには、抵抗R3とトランジスタQ6のベースが接続している。電源電圧Vccは端子7を通して、抵抗R1、R2、R3、R4、R5、R6と、トランジスタQ5のコレクタと、定電流回路15に印加される。また、トランジスタQ1、Q2、Q4、Q6、Q7、Q9、Tr2のエミッタは、端子10を通して接地される。一方の出力端子8には、トランジスタTr1のコレクタと接続している。もう一方の出力端子9には、トランジスタTr1のエミッタとトランジスタQ8、Tr2のコレクタが接続される。

0018

このような構成の出力回路に、図4で用いた従来の出力回路と同様に、図7で示すように、電源電圧Vcc用の端子7と出力端子8との間に抵抗RL1を、アース用の端子9と出力端子8との間に抵抗RL2を接続する。

0019

アンプ4からバッファ5に、Hiの信号が入力されたとき、トランジスタQ1はLoの信号がベースに入力されるため駆動しない。よって、トランジスタQ2、Q3とが駆動し、それによって定電流回路15から電流が流れて、出力トランジスタのTr1が駆動する。また、トランジスタQ4、Q7、Q9にはバッファINVで反転したHiの信号がベースに入力されるので、それぞれ駆動する。そのため、トランジスタQ5、Q6、Q8、Tr2のベースに電流が流れないので、トランジスタQ5、Q6、Q8、Tr2は駆動しない。よって、このとき、RL1→Tr1→RL2に電流が流れるので、出力端子9から出力される信号はHiになる。

0020

アンプ4からバッファ5に入力される信号がLoに変換したときは逆に、トランジスタQ1が駆動するために、トランジスタQ2、Q3が駆動しなくなるので、定電流回路15が電流が流れず、トランジスタTr1の駆動が停止しようとする。また、トランジスタQ4、Q7、Q9にはバッファINVで反転したLoの信号がベースに入力されるので、それぞれの駆動が停止する。そのため、トランジスタQ5、Q6、Tr2のベースに電流が流れはじめ、トランジスタQ5、Q6、Tr2は駆動し始める。この時、トランジスタQ8のベースがトランジスタQ5のエミッタに、トランジスタQ8のエミッタがトランジスタQ5のベースに接続しているので、トランジスタQ8のベース電位がトランジスタQ8のエミッタ電位より高くなるため、トランジスタQ8は駆動しない。

0021

また、トランジスタTr2のベースとトランジスタQ5のエミッタとの間に図4の出力回路のように定電流回路13がないために、一度にトランジスタTr2に飽和電流が流れることがなく、また、Tr1のベース電流を引き抜く役割をするトランジスタQ6、Q5の駆動のタイミングが同じであるので、トランジスタTr1、Tr2に大きな貫通電流が流れることがない。

0022

この時、出力端子9とRL2にたまっている電荷を引き抜くための電流がトランジスタTr2に流れ、出力端子9の電位アース電位に近づくので、出力端子9はLoの信号を出力する。トランジスタTr2が深い飽和に入ると、トランジスタQ8のコレクタ電位がアース電位に近づくため、トランジスタQ8のベース電位がコレクタ電位より高くなるので、ついに、トランジスタQ8のエミッタからコレクタにトランジスタQ5のベース電流を引き抜く動作を始める。このトランジスタQ5のベース電流は、トランジスタQ8のエミッタからコレクタを通過した後、トランジスタTr2のコレクタからエミッタを通る。トランジスタQ5のベース電流が引き抜かれると、トランジスタQ5のコレクタからエミッタを通る電流値が減少するので、トランジスタTr2のベース電流が減少し、徐々にトランジスタTr2の駆動が停止する。

0023

図2に、図1の出力回路を用いたときのシミュレーション結果を示す。図6に示した図4の出力回路を用いたときのシミュレーション結果と比較すると、2つの出力トランジスタTr1、Tr2が同時にONの状態にあるときに流れる電流が、約70mAから3mAと大幅に減少している。これは、トランジスタTr1が完全にOFFする前にトランジスタTr2が駆動したときに、トランジスタTr2が深い飽和に入るとトランジスタTr2の駆動が停止するためであり、図4の出力回路のトランジスタTr12のように駆動し続けないからである。

発明の効果

0024

本発明の出力回路を使用すれば、2つの出力トランジスタが同時にONしているような場合に、該2つのトランジスタに流れる電流値を大幅に減少させることができる。また、前記出力側のトランジスタTr1がOFFの状態にあるときに、前記出力側のトランジスタTr2を常にONの状態とせずに、飽和状態になるとOFFの状態に切り替えるので、消費電流を削減することにも役立つ。

図面の簡単な説明

0025

図1本発明を採用した出力回路の回路図。
図2本発明を採用した出力回路のシミュレーション結果。
図3光結合回路のブロック図。
図4出力側にNPNトランジスタを2つ用いた従来の出力回路。
図5出力側にNPNトランジスタとPNPトランジスタとを用いた従来の出力回路。
図6図4の出力回路のシミュレーション結果。
図7図3の光結合回路に出力側の端子に抵抗を接続した使用例。

--

0026

1光結合回路
2発光ダイオード
3フォトダイオード
4アンプ
インバータ
6出力制御回路
7端子
8出力端子
9 出力端子
10 端子
11定電圧回路
12定電流回路
13 定電流回路
14 定電流回路
15 定電流回路

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ