図面 (/)

技術 半導体装置および増幅器

出願人 三菱電機株式会社
発明者 森一富植田裕之高木直
出願日 1998年6月4日 (21年10ヶ月経過) 出願番号 1998-156244
公開日 1999年12月24日 (20年4ヶ月経過) 公開番号 1999-354709
状態 特許登録済
技術分野 半導体集積回路 チップ間配線 マイクロ波増幅器 増幅器2 増幅器一般
主要キーワード 電圧バイアス回路 接続用ワイヤ バイアス印加端子 金属キャリア MIC基板 両パッド モジュール自身 ベースバイアス回路
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(1999年12月24日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (6)

課題

半導体素子入出力パッド間のアイソレーションを大きくすることができ、両パッド間で信号が結合した場合に、生じる閉ループにおいて起こる発振を抑制することができる小型で安定な半導体装置およびこの半導体装置を用いた増幅器を得る。

解決手段

半導体基板上に入出力の向きが逆方向である複数のHBT素子15,18を並べて配置した半導体装置において、複数のHBT素子の間にグランドライン21を1本以上挿入する。

概要

背景

一般にマイクロ波高出力増幅器は、FETHBTといった半導体デバイスを用いて構成されるが、多段増幅器モジュールを作製する場合、半導体デバイスを作製する半導体基板チップサイズにを小さくすることによってモジュールの低価格化を図ることができる。また、モジュール自身を小型化することも重要である。

図5は、例えば、従来例として、IEEE 1996 Microwaveand Millimeter−Wave MonolithicCircuits Symposium Digest pp.13−16に記述されている増幅素子がFETの場合の半導体基板上に作製されたFET(図5a)と、それを用いて作製された2段増幅器モジュール(図5b)の例である。図5において、1は例えばGaAsといった半導体基板、2は前段用FET、3は前段用FETの入力パッド、4は前段用FETの出力パッド、5は後段用FET、6は後段用FETの入力パッド、7は後段用FETの出力パッド、8は例えばセラミックで作製されたMIC(Microwave Integrated Circuit)基板、9は入力整合回路、10は段間整合回路、11は出力整合回路、12は入力端子、13は出力端子、14は接続用ワイヤである。

次に動作について説明する。入力端子12に入力した信号は、MIC基板8上に形成された入力整合回路9、接続用ワイヤ14を介して、前段用FETの入力パッド3、そして、前段用FET2に入力する。入力された信号は前段用FET2で増幅された後、前段用FETの出力パッド4、接続用ワイヤ14を介して、MIC基板8上に形成された段間整合回路10によって整合された後、接続用ワイヤ14、後段用FETの入力パッド6を介して後段用FET5へ入力される。入力された信号は後段用FET5で増幅された後、後段用FETの出力パッド7から接続用ワイヤ14を介して、MIC基板8上に形成された出力整合回路11によって整合された後、出力端子13より出力される。

図5に示すように、半導体基板1上には増幅素子である前段用FET2と後段用FET5のみが作製されており、半導体基板1のチップサイズは小さくすることができている。また、半導体基板1は1チップで構成されているため、金属キャリア等に行う半田づけも1回で済み低価格を実現することができる。また、図5のように、前段用FET2と後段用FET5が入出力の向きを逆にして作製されているため、半導体基板外のMIC基板8上に小さなサイズで入力整合回路9、段間整合回路10、出力整合回路11を形成でき、増幅器モジュール自体を小型に構成することができる。

概要

半導体素子入出力パッド間のアイソレーションを大きくすることができ、両パッド間で信号が結合した場合に、生じる閉ループにおいて起こる発振を抑制することができる小型で安定な半導体装置およびこの半導体装置を用いた増幅器を得る。

半導体基板上に入出力の向きが逆方向である複数のHBT素子15,18を並べて配置した半導体装置において、複数のHBT素子の間にグランドライン21を1本以上挿入する。

目的

この発明は上記のような問題点を解決するためになされたもので、小型で安定な半導体装置およびこの半導体装置を用いた増幅器を得ることを目的とする。

効果

実績

技術文献被引用数
0件
牽制数
3件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

半導体基板上に入出力の向きが逆方向である複数の半導体素子を並べて配置した半導体装置において、上記複数の半導体素子の間に設けられた少なくとも1本のグランドラインを備えたことを特徴とする半導体装置。

請求項2

上記グランドラインの代わりにグランドライン用の伝送線路を用いることを特徴とする請求項1記載の半導体装置。

請求項3

上記グランドラインの代わりに上記半導体素子のベースへ定電圧を供給するバイアス回路を用いることを特徴とする請求項1記載の半導体装置。

請求項4

上記半導体素子がHBT素子であることを特徴とする請求項1〜3のいずれかに記載の半導体装置。

請求項5

上記請求項1〜4のいずれかに記載の半導体装置と、該半導体装置に接続され、上記複数の半導体素子に入出力される信号の整合をとる整合手段とを備えたことを特徴とする増幅器

請求項6

上記半導体装置の複数の半導体素子の間に設けられた少なくとも1本のグランドライン用の伝送線路と、上記整合手段の基板上に設けられたグランド端子とを接続したことを特徴とする請求項5記載の増幅器。

請求項7

上記半導体装置の複数の半導体素子の間に設けられたバイアス回路と、上記整合手段の基板上に設けられたバイアス印加端子とを接続したことを特徴とする請求項5記載の増幅器。

技術分野

0001

この発明は、衛星通信、地上マイクロ波通信移動体通信等に使用するマイクロ波ミリ波半導体素子例えばHBT(Hetero−junction Bipolar Transistor)素子を含む半導体装置およびこの半導体装置を用いた増幅器に関するものである。

背景技術

0002

一般にマイクロ波高出力増幅器は、FET、HBTといった半導体デバイスを用いて構成されるが、多段増幅器モジュールを作製する場合、半導体デバイスを作製する半導体基板チップサイズにを小さくすることによってモジュールの低価格化を図ることができる。また、モジュール自身を小型化することも重要である。

0003

図5は、例えば、従来例として、IEEE 1996 Microwaveand Millimeter−Wave MonolithicCircuits Symposium Digest pp.13−16に記述されている増幅素子がFETの場合の半導体基板上に作製されたFET(図5a)と、それを用いて作製された2段増幅器モジュール(図5b)の例である。図5において、1は例えばGaAsといった半導体基板、2は前段用FET、3は前段用FETの入力パッド、4は前段用FETの出力パッド、5は後段用FET、6は後段用FETの入力パッド、7は後段用FETの出力パッド、8は例えばセラミックで作製されたMIC(Microwave Integrated Circuit)基板、9は入力整合回路、10は段間整合回路、11は出力整合回路、12は入力端子、13は出力端子、14は接続用ワイヤである。

0004

次に動作について説明する。入力端子12に入力した信号は、MIC基板8上に形成された入力整合回路9、接続用ワイヤ14を介して、前段用FETの入力パッド3、そして、前段用FET2に入力する。入力された信号は前段用FET2で増幅された後、前段用FETの出力パッド4、接続用ワイヤ14を介して、MIC基板8上に形成された段間整合回路10によって整合された後、接続用ワイヤ14、後段用FETの入力パッド6を介して後段用FET5へ入力される。入力された信号は後段用FET5で増幅された後、後段用FETの出力パッド7から接続用ワイヤ14を介して、MIC基板8上に形成された出力整合回路11によって整合された後、出力端子13より出力される。

0005

図5に示すように、半導体基板1上には増幅素子である前段用FET2と後段用FET5のみが作製されており、半導体基板1のチップサイズは小さくすることができている。また、半導体基板1は1チップで構成されているため、金属キャリア等に行う半田づけも1回で済み低価格を実現することができる。また、図5のように、前段用FET2と後段用FET5が入出力の向きを逆にして作製されているため、半導体基板外のMIC基板8上に小さなサイズで入力整合回路9、段間整合回路10、出力整合回路11を形成でき、増幅器モジュール自体を小型に構成することができる。

発明が解決しようとする課題

0006

ところで、上述の従来例のFET素子を用いた場合、前段FETの入力パッドと、後段FETの出力パッドが極めて近接しており、また、それぞれのパッドとMIC基板を接続するワイヤも近接してため、両パッド間もしくはワイヤ間で信号が結合する可能性がある。また、前段FETの入力パッドから、後段FETの出力パッドに至るまでに信号は2段のFETにより増幅されているため20〜30dB程度増幅されている。したがって、両パッド間もしくはワイヤ間で信号が結合した場合に、その結合によって生じる閉ループにおいて発振条件満足し、そのために不安定になる可能性があるという問題点があった。

0007

この発明は上記のような問題点を解決するためになされたもので、小型で安定な半導体装置およびこの半導体装置を用いた増幅器を得ることを目的とする。

課題を解決するための手段

0008

請求項1の発明に係る半導体装置は、半導体基板上に入出力の向きが逆方向である複数の半導体素子を並べて配置した半導体装置において、上記複数の半導体素子の間に設けられた少なくとも1本のグランドラインを備えたものである。

0009

請求項2の発明に係る半導体装置は、請求項1の発明において、上記グランドラインの代わりにグランドライン用の伝送線路を用いるものである。

0010

請求項3の発明に係る半導体装置は、請求項1の発明において、上記グランドラインの代わりに上記半導体素子のベースへ定電圧を供給するバイアス回路を用いるものである。

0011

請求項4の発明に係る半導体装置は、請求項1〜3のいずれかに記載の発明において、上記半導体素子がHBT素子であるものである。

0012

請求項5の発明に係る増幅器は、上記請求項1〜4のいずれかに記載の半導体装置と、該半導体装置に接続され、上記複数の半導体素子に入出力される信号の整合をとる整合手段とを備えたものである。

0013

請求項6の発明に係る増幅器は、請求項5の発明において、上記半導体装置の複数の半導体素子の間に設けられた少なくとも1本のグランドライン用の伝送線路と、上記整合手段の基板上に設けられたグランド端子とを接続したものである。

0014

請求項7の発明に係る増幅器は、請求項5の発明において、上記半導体装置の複数の半導体素子の間に設けられたバイアス回路と、上記整合手段の基板上に設けられたバイアス印加端子とを接続したものである。

発明を実施するための最良の形態

0015

以下、この発明の一実施の形態を、半導体素子としてHBT素子を用いた場合を例にとり、図を参照して説明する。実施の形態1.図1はこの発明に係わる実施の形態1を示す構成図である。図において、1Aは例えばGaAsといった半導体基板、15は前段用HBT、16は前段用HBTの入力パッド、17は前段用HBTの出力パッド、18は後段用HBT、19は後段用HBTの入力パッド、20は後段用HBTの出力パッド、21は前段用HBT15と後段用前段HBT18の間に挿入された1本以上のグランドライン、22は半導体基板1上に設けられたスルーホールバイアホール)、23は半導体基板1を半田付けした金属キャリア23、24はグランドライン21を金属キャリア23に接地するためのワイヤである。

0016

次に、動作について説明する。図1(a)に示すHBT素子においては、前段用HBTの入力パッド16に入力した信号は、前段用HBT15で増幅された後、前段用HBTの出力パッド17より、半導体基板1の外部に形成された段間整合回路を介して、再び、後段用HBTの入力パッド19を介して後段用HBT18へ入力される。入力された信号は、後段用HBT18で増幅された後、後段用HBTの出力パッド20から出力される。

0017

なお、グランドライン21の接地方法については、図1(b)に示すように半導体基板1上に作製したスルーホール(バイアホール)22を介して、半導体基板1の裏面の導体に接地する方法や、図1(c)に示すように、半導体基板1を半田付けした金属キャリア23上にワイヤ24を用いて接地する方法などがある。

0018

このように、本実施の形態では、前段用HBT15と後段用前段HBT18の間にグランドライン21が1本以上挿入されているため、前段用HBTの入力パッド16と、後段HBTの出力パッド20との間のアイソレーションを大きくすることができ、両パッド間で信号が結合した場合に、生じる閉ループにおいて起こる発振を抑制することができ、安定なHBT増幅器を得ることができる。

0019

実施の形態2.図2はこの発明に係わる実施の形態2を示す構成図である。本実施の形態は、図1のHBT素子を用いてHBT2段増幅器を構成する場合である。図2において、図1および図5と対応する部分には同一符号を付し、その詳細説明を省略する。ここでは、半導体基板1A上の前段用HBTの入力パッド16を入力整合回路9の出力側に接続するとともに、その出力パッド17を段間整合回路10の入力側に接続し、同様にはワイヤ14を介して段間整合回路10の出力側を後段用HBTの入力パッド19に接続するとともに、その後段用HBTの出力パッド20を出力整合回11の入力側に接続する。

0020

次に動作について説明する。入力端子12に入力した信号は、MIC基板8上に形成された入力整合回路9、接続用ワイヤ14を介して、前段用HBTの入力パッド16、そして、前段用HBT15に入力する。入力された信号は、前段用HBT15で増幅された後、前段用HBTの出力パッド17、接続用ワイヤ14を介して、MIC基板8上に形成された段間整合回路10によって整合された後、接続用ワイヤ14、後段用HBTの入力パッド19を介して後段用HBT18へ入力される。入力された信号は、後段用HBT18で増幅された後、後段用HBTの出力パッド20から接続用ワイヤ14を介して、MIC基板8上に形成された出力整合回路11によって整合された後、出力端子13より出力される。

0021

このように、本実施の形態では、前段用HBT15と後段用前段HBT18の間にグランドライン21が1本以上挿入されているため、前段用HBTの入力パッド16と、後段HBTの出力パッド20との間のアイソレーションを大きくすることができ、両パッド間で信号が結合した場合に、生じる閉ループにおいて起こる発振を抑制することができ、安定な2段HBT増幅器を得ることができる。なお、グランドラインの接地方法については実施の形態1と同様である。

0022

実施の形態3.図3はこの発明に係わる実施の形態3を示す構成図である。本実施の形態は、図1のHBT素子を用いて実施の形態2と同様にHBT2段増幅器を構成する場合である。図3において、図2と対応する部分には同一符号を付し、その詳細説明を省略する。図において、1Bは例えばGaAsといった半導体基板、8Bは例えばセラミックで作製されたMIC基板、25はグランドライン用伝送線路、26はグランドライン用パッド、27はMIC基板上のグランド端子である。そして、実施の形態2と同様にワイヤ14を介して半導体基板1Bの前段用HBTの入力パッド16を入力整合回路9の出力側に接続するとともに、その出力パッド17を段間整合回路10の入力側に接続し、ワイヤ14を介して段間整合回路10の出力側を後段用HBTの入力パッド19に接続するとともに、その後段用HBTの出力パッド20をは出力整合回11の入力側に接続する。また、ワイヤ14を介してグランドライン用パッド26とMIC基板上のグランド端子27を接続する。

0023

次に動作について説明する。入力端子12に入力した信号は、MIC基板8A上に形成された入力整合回路9、接続用ワイヤ14を介して、前段用HBTの入力パッド16、そして、前段用HBT15に入力する。入力された信号は、前段用HBT15で増幅された後、前段用HBTの出力パッド17、接続用ワイヤ14を介して、MIC基板8A上に形成された段間整合回路10によって整合された後、接続用ワイヤ14、後段用HBTの入力パッド19を介して後段用HBT18へ入力される。入力された信号は、後段用HBT18で増幅された後、後段用HBTの出力パッド20から接続用ワイヤ14を介して、MIC基板8上に形成された出力整合回路11によって整合された後、出力端子13より出力される。

0024

このように、本実施の形態では、前段用HBT15と後段用前段HBT18の間に挿入されたグランドライン用伝送線路25はグランドライン用パッド26から接続用ワイヤ14を介してMIC基板上のグランド27へと接地されている。したがって、前段用HBTの入力パッド16と、後段HBTの出力パッド20との間のアイソレーションを大きくすることができ、さらに、接続用ワイヤ間のアイソレーションを大きくすることができる。そのため、両パッド間もしくは両接続ワイヤ間で信号が結合した場合に、生じる閉ループにおいて起こる発振を抑制することができ、安定なHBT2段増幅器を得ることができる。

0025

実施の形態4.図4はこの発明に係わる実施の形態4を示す構成図である。本実施の形態は、図1のHBT素子を用いて実施の形態2同様HBT2段増幅器を構成する場合である。図4において、図2と対応する部分には同一符号を付し、その詳細説明を省略する。図において、1Cは例えばGaAsといった半導体基板、8Bは例えばセラミックで作製されたMIC基板、15は前段用HBT、16は前段用HBTの入力パッド、17は前段用HBTの出力パッド、18は後段用HBT、28は前段用HBT用定電圧ベースバイアス回路、29は後段用HBT用定電圧ベースバイアス回路、30はMIC基板上のバイアス印加端子ある。

0026

そして、実施の形態2と同様にワイヤ14を介して半導体基板1Cの前段用HBTの入力パッド16を入力整合回路9の出力側に接続するとともに、その出力パッド17を段間整合回路10の入力側に接続し、ワイヤ14を介して段間整合回路10の出力側を後段用HBTの入力パッド19に接続するとともに、その後段用HBTの出力パッド20をは出力整合回11の入力側に接続する。また、ワイヤ14を介して前段用HBT用定電圧ベースバイアス回路28および後段用HBT用定電圧ベースバイアス回路29とMIC基板上のバイアス印加端子30を接続する。

0027

次に動作について説明する。入力端子12に入力した信号は、MIC基板8B上に形成された入力整合回路9、接続用ワイヤ14を介して、前段用HBTの入力パッド16、そして、前段用HBT15に入力する。入力された信号は、前段用HBT15で増幅された後、前段用HBTの出力パッド17、接続用ワイヤ14を介して、MIC基板8B上に形成された段間整合回路10によって整合された後、接続用ワイヤ14、後段用HBTの入力パッド19を介して後段用HBT18へ入力される。入力された信号は、後段用HBT18で増幅された後、後段用HBTの出力パッド20から接続用ワイヤ14を介して、MIC基板8B上に形成された出力整合回路11によって整合された後、出力端子13より出力される。

0028

このように、本実施の形態では、前段用HBT15と後段用前段HBT18の間に挿入された前段用HBT用定電圧バイアス回路28と、後段用HBT用定電圧ベースバイアス回路29は接続用ワイヤ14を介してMIC基板上のバイアス印加端子に接続されている。したがって、前段用HBTの入力パッド16と、後段HBTの出力パッド20との間のアイソレーションを大きくすることができ、さらに、接続用ワイヤ間のアイソレーションを大きくすることができる。そのため、両パッド間もしくは両接続ワイヤ間で信号が結合した場合に、生じる閉ループにおいて起こる発振を抑制することができ、安定なHBT2段増幅器を得ることができる。

0029

なお、実施の形態1〜4においてはGaAs基板上に作製したHBT素子の例を示したが、SiGeなどの他の半導体基板上に作製したHBT素子に対しても適用可能である。また、半導体素子もHBT素子に限定されることなく、その他の半導体素子でもよい。

発明の効果

0030

以上のように、請求項1の発明によれば、半導体基板上に入出力の向きが逆方向である複数の半導体素子を並べて配置した半導体装置において、上記複数の半導体素子の間に設けられた少なくとも1本のグランドラインを備えるので、半導体素子の入出力パッド間のアイソレーションを大きくすることができ、両パッド間で信号が結合した場合に、生じる閉ループにおいて起こる発振を抑制することができるという効果がある。

0031

請求項2の発明によれば、上記グランドラインの代わりにグランドライン用の伝送線路を用いるので、半導体素子の入出力パッド間のアイソレーションを大きくすることができ、両パッド間で信号が結合した場合に、生じる閉ループにおいて起こる発振を抑制することができるという効果がある。

0032

請求項3の発明によれば、上記グランドラインの代わりに上記半導体素子のベースへ定電圧を供給するバイアス回路を用いるので、半導体素子の入出力パッド間のアイソレーションを大きくすることができ、両パッド間で信号が結合した場合に、生じる閉ループにおいて起こる発振を抑制することができるという効果がある。

0033

請求項4の発明によれば、上記半導体素子がHBT素子であるので、モジュールの低価格化および小型化を目論む多段増幅器モジュール等に用いて有用であるという効果がある。

0034

請求項5の発明によれば、請求項1〜4の発明の半導体装置と、該半導体装置に接続され、上記複数の半導体素子に入出力される信号の整合をとる整合手段とを備えたので、半導体素子の入出力パッド間のアイソレーションを大きくすることができ、両パッド間で信号が結合した場合に、生じる閉ループにおいて起こる発振を抑制することができ、安定な増幅器が得られ、特にHBT多段増幅器を構成する場合には有用であるという効果がある。

0035

請求項6の発明によれば、上記半導体装置の複数の半導体素子の間に設けられた少なくとも1本のグランドライン用の伝送線路と、上記整合手段の基板上に設けられたグランド端子とを接続したので、接続用ワイヤ間のアイソレーションを大きくすることができ、両接続ワイヤ間で信号が結合した場合に、生じる閉ループにおいて起こる発振を抑制することができ、安定なHBT増幅器を得ることができるという効果がある。

0036

請求項7の発明によれば、上記半導体装置の複数の半導体素子の間に設けられたバイアス回路と、上記整合手段の基板上に設けられたバイアス印加端子とを接続したので、接続用ワイヤ間のアイソレーションを大きくすることができ、両接続ワイヤ間で信号が結合した場合に、生じる閉ループにおいて起こる発振を抑制することができ、安定なHBT増幅器を得ることができるという効果がある。

図面の簡単な説明

0037

図1この発明の実施の形態1を示す構成図である。
図2この発明の実施の形態2を示す構成図である。
図3この発明の実施の形態3を示す構成図である。
図4この発明の実施の形態4を示す構成図である。
図5従来のHBT2段増幅器を示す構成図である。

--

0038

1A,1B,1C半導体基板、 8,8A,8BMIC基板、 9入力整合回路、 10段間整合回路、 11出力整合回路、 14,24ワイヤ、、 15前段用HBT、 16 前段用HBTの入力パッド、 17前段用HBTの出力パッド、 18後段用HBT、 19 後段用HBTの入力パッド、 20 後段用HBTの出力パッド、 21グランドライン、22スルーホール(バイアホール)、 23金属キャリア、 25 グランドライン用伝送線路、 26 グランドライン用パッド、 27 MIC基板上のグランド端子、 28 前段用HBT用定電圧ベースバイアス回路、 29後段用HBT用定電圧ベースバイアス回路、 30 MIC基板上のバイアス印加端子。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ