技術 マスクＲＯＭセル及びその製造方法

0001

本発明は半導体素子の製造方法に関し、特に短チャネル効果(short channel effect)を防止するようにしたマスクＲＯＭセル(mask ROM cell)及びその製造方法に関する。

0002

一般に、マスクＲＯＭは、デプレッショントランジスタ形(depletion transistor)とエンハンスメント形トランジスタ(enhanced transistor)との組合せからなる。前記デプレッション形トランジスタはデプレッションイオン（アクセプタ不純物）の注入により負（−）のしきい値電圧を有し、ゲート電極に０Ｖの電圧を印加するとオン状態を維持する。前記エンハンスメント形トランジスタはコード(code)イオン（ドナー不純物）の注入によりチャネル領域にカウントドーピング(count-doping)して約０．７Ｖのしきい電圧を有するようにするため、マスクＲＯＭのオフトランジスタとして作用する。

0003

以下、添付図面を参照して従来のマスクＲＯＭセル及びその製造方法を説明する。図１は従来のマスクＲＯＭセルを示す斜視図である。

0004

図１に示すように、ｐ型半導体基板１１の表面内において、一方向に延び、かつ互いに所定の間隙をあけて配置される複数の不純物拡散領域１３が形成され、前記半導体基板１１の表面にゲート絶縁膜１４が形成される。そして、前記ゲート絶縁膜１４上において、前記複数の不純物拡散領域１３と直交する方向に延び、かつ互いに所定の間隙をあけて配置される複数のゲートライン１５ａが形成されている。

0005

ここで、前記各不純物拡散領域１３が形成された部位における前記ゲート絶縁膜１４には他の部分よりも一層厚い熱酸化膜１４ａが形成される。図２（ａ）〜図３（ｂ）は上記構成を持つ従来のマスクＲＯＭセルの製造方法を工程順に示す断面図である。

0006

まず、図２（ａ）に示すように、ｐ型半導体基板１１の全面にしきい値電圧を調節するべくＢ+（ホウ素）不純物イオンを注入する。次いで、図２（ｂ）に示すように、前記半導体基板１１上にフォトレジスト１２を塗布した後、露光及び現像工程で前記フォトレジスト１２をパターニングする。そして、前記パターニングされたフォトレジスト１２をマスクとして用いて露出した半導体基板１１の全面に高濃度のｎ型不純物イオンを注入することにより、前記半導体基板１１の表面内において、一方向に延びるように、かつ互いに所定の間隙をあけて配置される複数の不純物拡散領域１３を形成する。

0007

図３（ａ）に示すように、前記フォトレジスト１２を除去し、前記複数の不純物拡散領域１３が形成された半導体基板１１の表面に熱酸化処理を施してゲート絶縁膜１４を形成する。このとき、前記不純物注入により形成された複数個の不純物拡散領域１３では他のゲート絶縁膜１４よりも厚い熱酸化膜１４ａが形成される。そして、前記ゲート絶縁膜１４を含む半導体基板１１の全面にポリシリコン層１５を形成する。

0008

図３（ｂ）に示すように、前記ポリシリコン層１５上にフォトレジスト（図示せず）を塗布した後、露光及び現像工程でフォトレジストをパターニングする。次いで、前記パターニングされたフォトレジストをマスクとして前記ポリシリコン層１５を前記複数の不純物拡散領域１３と直交するよう選択的に除去して、複数のゲートライン１５ａを形成する。

0009

しかし、かかる従来のマスクＲＯＭセル及びその製造方法では次のような問題点があった。

0010

すなわち、半導体基板を熱酸化してゲート絶縁膜を形成する際、不純物拡散領域が拡散することにより各不純物拡散領域間の距離が狭くなる。これにより、チャネル領域が小さくなるというショットチャネル効果をもたらすため、セルのサイズを小さくするには限界があった。

0011

本発明は上記問題点を解決するためになされたものであり、その目的とするところは、短チャネル効果を防止してセルのサイズを小さくするようにしたマスクＲＯＭセル及びその製造方法を提供することにある。

0012

上記目的を達成するための本発明の請求項１のマスクＲＯＭセルは、第１導電型の半導体基板と、前記半導体基板の表面内において、一方向に延びるように形成され、かつ互いに一定の間隙をあけて配置される複数の第２導電型の不純物拡散領域と、前記各不純物拡散領域上に形成される絶縁膜と、前記各不純物拡散領域の間の半導体基板上に形成されるゲート絶縁膜と、前記ゲート絶縁膜及び絶縁膜上において、前記各不純物拡散領域と直交するように延びるように形成され、かつ互いに所定の間隙をあけて配置される複数の導電ラインとを備えることを特徴とする。

0013

請求項２の発明は、前記絶縁膜はＣＶＤ酸化膜或いは窒化膜であることを特徴とする。そして、上記目的を達成するための本発明の請求項３のマスクＲＯＭセルの製造方法は、第１導電型半導体基板を用意する段階と、前記半導体基板の表面内において、一方向に延び、かつ互いに所定の間隙をあけて配置される複数の第２導電型不純物拡散領域を形成する段階と、前記各不純物拡散領域上に絶縁膜を形成する段階と、各不純物領域の間において前記半導体基板の表面にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜及び絶縁膜上において、前記各不純物拡散領域に直交するように延び、かつ互いに所定の間隙をあけて配置される複数の導電ラインを形成する段階とを備えることを特徴とする。

0014

請求項４の発明は、前記ゲート絶縁膜は熱酸化処理により形成されることを特徴とする。請求項５の発明は、前記絶縁膜はＣＶＤ酸化膜或いは窒化膜で形成されることを特徴とする。

0015

以下、添付図面に基づき本発明の一実施形態に従うマスクＲＯＭセル及びその製造方法を詳細に説明する。

0016

図４は本実施形態のマスクＲＯＭセルを示す斜視図である。図４に示すように、ｐ型半導体基板２１の表面内において、一方向に延び、かつ互いに所定の間隙をあけて配置される複数の不純物拡散領域２３が形成され、前記各不純物拡散領域領域２３の半導体基板２１上にＣＶＤ酸化膜、窒化膜等の絶縁膜２４が形成される。そして、前記各不純物拡散領域２３の間の前記半導体基板２１上にゲート絶縁膜２５が形成され、前記絶縁膜２４及びゲート絶縁膜２５上において、前記各不純物拡散領域２３と直交する方向に延び、かつ互いに所定の間隙をあけて配置されるポリシリコンからなる複数のゲートライン２６ａが形成される。ここで、不純物拡散領域２３は直方体形状をなし、深さ方向にわたって実質的に一定の幅を有する。

0017

図５（ａ）〜図６（ｂ）は本発明の一実施形態に従うマスクＲＯＭセルの製造方法を工程順に示す断面図である。まず、図５（ａ）に示すように、ｐ型半導体基板２１の全面にしきい値電圧を調節するべくＢ+不純物イオンを注入する。

0018

次いで、図５（ｂ）に示すように、前記半導体基板２１上にフォトレジスト２２を塗布した後、露光及び現像工程で前記フォトレジスト２２をパターニングする。そして、前記パターニングされたフォトレジスト２２をマスクとして露出した半導体基板２１の全面に高濃度のｎ型不純物イオンを注入することにより、前記半導体基板２１の表面内において、一方向に延びるように、かつ互いに所定の間隙をあけて配置される複数の不純物拡散領域２３を形成する。

0019

図６（ａ）に示すように、前記フォトレジスト２２を除去した後、前記複数の不純物拡散領域２３が形成された半導体基板２１の全面に、ＣＶＤ酸化膜、窒化膜等の絶縁膜２４を形成する。次いで、前記絶縁膜２４上にフォトレジスト（図示せず）を塗布した後、露光及び現像工程でフォトレジストをパターニングする。前記パターニングされたフォトレジストをマスクに用いて絶縁膜２４を選択的にパターニングする。このとき、前記絶縁膜２４は前記複数の不純物拡散領域２３と同じ方向に形成され、各不純物拡散領域２３の半導体基板２１上に残留するようにパターニングされる。そして、前記絶縁膜２４をマスクとして前記半導体基板２１の全面に熱酸化処理を施して、前記各不純物拡散領域２３の間の半導体基板２１上にゲート絶縁膜２５を形成する。ここで、前記ゲート絶縁膜２５は、前記絶縁膜２４を含む半導体基板２１の全面に絶縁膜を蒸着して形成してもよい。次いで、前記ゲート絶縁膜２５を含む半導体基板２１の全面にポリシリコン層２６を形成する。

0020

図６（ｂ）に示すように、前記ポリシリコン２６上にフォトレジスト（図示せず）を塗布した後、露光及び現像工程でフォトレジストをパターニングする。次いで、パターニングされたフォトレジストをマスクに用いて前記ポリシリコン２６を選択的にパターニングして複数個のゲートライン２６ａを形成する。この際、前記複数のゲートライン２６ａは前記各不純物拡散領域２３と直交する方向に延びるように形成され、かつ互いに所定の間隙をあけて配置される。

0021

請求項１の発明によれば、各不純物拡散領域の幅を一定に維持して短チャネル効果を防止するため、セルのサイズを小さくすることができる。

0022

請求項２の発明によれば、熱酸化してゲート絶縁膜を形成する際、各不純物拡散領域の幅を一定に維持しているため、短チャネル効果を防止することができる。

0023

請求項３の発明によれば、各不純物拡散領域の基板上に絶縁膜を形成した後、絶縁膜をマスクとしてゲート絶縁膜を形成することにより各不純物拡散領域の幅を一定に維持しているため、短チャネル効果を防止し、セルのサイズを小さくすることができる。

0024

請求項４の発明によれば、ゲート絶縁膜を熱酸化処理で形成することにより、セルのサイズを小さくすることができる。請求項５の発明によれば、熱酸化処理でゲート絶縁膜を形成する際、各不純物拡散領域の幅を一定に維持しているため、短チャネル効果を防止することができる。

0025

図１従来のマスクＲＯＭセルを示す斜視図。
図２図１のマスクＲＯＭセルの製造方法を工程順に示す断面図。
図３図２の工程に引き続き行われる製造工程を示す断面図。
図４本発明の一実施形態に従うマスクＲＯＭセルを示す斜視図。
図５図４のマスクＲＯＭセルの製造方法を工程順に示す断面図。
図６図５の工程に引き続き行われる製造工程を示す断面図。

0026

２１ｐ型半導体基板
２２フォトレジスト
２３不純物拡散領域
２４絶縁膜
２５ゲート絶縁膜
２６ポリシリコン
２６ａ ゲートライン