図面 (/)

技術 整流回路の制御装置および整流回路を制御するためのプログラムを記録したコンピュータ読取可能な記録媒体

出願人 株式会社ユアサコーポレーション
発明者 石本孔律
出願日 1998年1月28日 (22年5ヶ月経過) 出願番号 1998-015721
公開日 1999年8月6日 (20年10ヶ月経過) 公開番号 1999-215833
状態 特許登録済
技術分野 整流装置
主要キーワード 割込サブルーチン デジタル比較器 交流電源周波数 電流基準値 出力データ値 PWM駆動信号 基準設定 制御係数
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(1999年8月6日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (6)

課題

より高精度に交流入力電流波形正弦波に一致できる整流回路制御装置を提供する。

解決手段

整流回路の制御装置を構成するマイコンにおいては、まず交流入力電流および交流入力電圧が検出されその値に一定のオフセット電圧加算される(S21)。次いでその値をデジタルデータに変換する(S22)。次いでオフセット電圧を加算する前のゼロレベル値がビット化したデータのゼロになるようにレベル変換レベル変換データを得る(S23)。レベル変換データの一定時間ごとの時間積分データを得てその値が一定時間ごとに0となるようA/D変換で行なったビット化したデータ値を調整する(S24)。

概要

背景

この発明に興味のある整流回路制御装置がたとえば特開平4−236168号公報に開示されている。図5は同公報に開示された整流回路の制御装置の一例を示すブロック図である。

図5を参照して、整流回路は三相交流電源1からの交流を直接整流する整流器4を含み、整流器4によって直流出力電圧VDCが出力される。整流器4はダイオード逆並列接続されたトランジスタ41,42,43,44,45,46で構成されている。この整流器4と三相交流電源1との間に交流リアクトル2a,2b,2cと交流入力電流検出器15a,15b,15cが設けられている。交流リアクトル2a,2b,2cの作用によって交流入力電流正弦波状に変化するようにトランジスタ41,42,43,44,45,46のオンオフ期間が調整され、交流入力電流の高調波が低減される。なお、3は直流出力平滑用コンデンサであり、5は交流入力電圧検出器である。

交流入力電圧検出器5の出力RVS ,SVS , TVS はフィルタ回路20a,20b,20cを介して第1のA/D変換器21a,21b,21cに入力され、交流入力電流検出器15a,15b,15cの出力RICT, SICT, TICTはフィルタ回路22a,22b,22cを介して第2のA/D変換器23a,23b,23cに入力され、平滑用コンデンサ3の端子間電圧、すなわち直流出力電圧VDCと電流基準値IREF とが入力される基準設定器11の出力、すなわち交流入力電流値に対応した出力Verr は第3のA/D変換器24に入力される。第1のA/D変換器21a,第2のA/D変換器23a、第3のA/D変換器24の各出力はマイクロコンピュータ25aに入力される。第1のA/D変換器21b、第2のA/D変換器23b、第3のA/D変換器24の各出力はマイクロコンピュータ25bに入力される。第1のA/D変換器21c、第2のA/D変換器23c、第3のA/D変換器24の各出力がマイクロコンピュータ25cに入力される。

マイクロコンピュータ25a,25b,25cは、メインルーチンで一定の演算を行なう。第3のA/D変換器24の出力をマイクロコンピュータ25a,25b,25c内のメモリ制御係数K0 として格納し、割込サブルーチンで第1のA/D変換器21a,21b,21cの出力と第2のA/D変換器23a,23b,23cの出力とをマイクロコンピュータ25a,25b,25c内のメモリに格納するとともに、上記したメインルーチンに対して一定の周期ごとに割込をかけて所定の演算の処理を行なって制御値V0 を出力する。こうして得られた制御値V0 は、デジタル三角波発生回路26の出力とともにデジタル比較器27a,27b,27cに入力されてトランジスタ41,42,43,44,45,46のPWM制御信号に変換され、駆動回路19a,19b,19cによってPWM駆動信号になる。この駆動信号によってトランジスタ41,42,43,44,45,46を駆動させると、交流入力電流の波形を三相交流電源1の電圧VCSに合わせることができ、かつ直流出力電圧VDCを一定にすることができる。

概要

より高精度に交流入力電流の波形を正弦波に一致できる整流回路の制御装置を提供する。

整流回路の制御装置を構成するマイコンにおいては、まず交流入力電流および交流入力電圧が検出されその値に一定のオフセット電圧加算される(S21)。次いでその値をデジタルデータに変換する(S22)。次いでオフセット電圧を加算する前のゼロレベル値がビット化したデータのゼロになるようにレベル変換レベル変換データを得る(S23)。レベル変換データの一定時間ごとの時間積分データを得てその値が一定時間ごとに0となるようA/D変換で行なったビット化したデータ値を調整する(S24)。

目的

この発明は上記のような問題点を解消するためになされたもので、交流入力電流の波形をより適切なサインカーブに制御することのできる整流回路の制御装置およびそのためのプログラムを記録したコンピュータ読取可能な記録媒体を提供することを目的とする。

効果

実績

技術文献被引用数
0件
牽制数
1件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

アナログデータである、交流入力電流を検出する検出手段と、前記検出された交流入力電流に所定のオフセット値を加える手段と、前記オフセット値が加えられたデータをデジタルデータに変換する手段と、前記変換されたデジタルデータを用いて整流回路の駆動を制御するデータを出力する手段と、前記変換されたデジタルデータを第1の値を基準として所定の期間にわたって積分する手段と、前記積分された結果が所定の第2の値になるよう前記第1の値を調整する手段とを含む、整流回路の制御装置

請求項2

さらに交流入力電圧を検出する手段を含み、前記検出された交流入力電圧は、前記オフセット値を加える手段、デジタルデータに変換する手段、整流回路の駆動を制御するデータを出力する手段、所定の期間にわたって積分する手段および調整する手段によって前記交流入力電流と同様に処理される、請求項1に記載の整流回路の制御装置。

請求項3

コンピュータに、アナログデータである交流入力電流をデジタルデータに変換する手段と、変換されたデジタルデータを用いて整流回路の駆動を制御するデータを出力する手段と、変換されたデジタルデータを所定の第1の値を基準として所定の期間にわたって積分する手段と、前記積分された結果が所定の第2の値になるよう前記第1の値を調整する手段として機能させるためのプログラムを記録した、コンピュータ読取可能な記録媒体

技術分野

0001

この発明は整流回路制御装置およびコンピュータ読取可能な記録媒体に関し、特に直流出力電圧の精度が向上できる整流回路の制御装置および整流回路を制御するためのプログラムを記録したコンピュータ読取可能な記録媒体に関する。

背景技術

0002

この発明に興味のある整流回路の制御装置がたとえば特開平4−236168号公報に開示されている。図5は同公報に開示された整流回路の制御装置の一例を示すブロック図である。

0003

図5を参照して、整流回路は三相交流電源1からの交流を直接整流する整流器4を含み、整流器4によって直流出力電圧VDCが出力される。整流器4はダイオード逆並列接続されたトランジスタ41,42,43,44,45,46で構成されている。この整流器4と三相交流電源1との間に交流リアクトル2a,2b,2cと交流入力電流検出器15a,15b,15cが設けられている。交流リアクトル2a,2b,2cの作用によって交流入力電流正弦波状に変化するようにトランジスタ41,42,43,44,45,46のオンオフ期間が調整され、交流入力電流の高調波が低減される。なお、3は直流出力平滑用コンデンサであり、5は交流入力電圧検出器である。

0004

交流入力電圧検出器5の出力RVS ,SVS , TVS はフィルタ回路20a,20b,20cを介して第1のA/D変換器21a,21b,21cに入力され、交流入力電流検出器15a,15b,15cの出力RICT, SICT, TICTはフィルタ回路22a,22b,22cを介して第2のA/D変換器23a,23b,23cに入力され、平滑用コンデンサ3の端子間電圧、すなわち直流出力電圧VDCと電流基準値IREF とが入力される基準設定器11の出力、すなわち交流入力電流値に対応した出力Verr は第3のA/D変換器24に入力される。第1のA/D変換器21a,第2のA/D変換器23a、第3のA/D変換器24の各出力はマイクロコンピュータ25aに入力される。第1のA/D変換器21b、第2のA/D変換器23b、第3のA/D変換器24の各出力はマイクロコンピュータ25bに入力される。第1のA/D変換器21c、第2のA/D変換器23c、第3のA/D変換器24の各出力がマイクロコンピュータ25cに入力される。

0005

マイクロコンピュータ25a,25b,25cは、メインルーチンで一定の演算を行なう。第3のA/D変換器24の出力をマイクロコンピュータ25a,25b,25c内のメモリ制御係数K0 として格納し、割込サブルーチンで第1のA/D変換器21a,21b,21cの出力と第2のA/D変換器23a,23b,23cの出力とをマイクロコンピュータ25a,25b,25c内のメモリに格納するとともに、上記したメインルーチンに対して一定の周期ごとに割込をかけて所定の演算の処理を行なって制御値V0 を出力する。こうして得られた制御値V0 は、デジタル三角波発生回路26の出力とともにデジタル比較器27a,27b,27cに入力されてトランジスタ41,42,43,44,45,46のPWM制御信号に変換され、駆動回路19a,19b,19cによってPWM駆動信号になる。この駆動信号によってトランジスタ41,42,43,44,45,46を駆動させると、交流入力電流の波形を三相交流電源1の電圧VCSに合わせることができ、かつ直流出力電圧VDCを一定にすることができる。

発明が解決しようとする課題

0006

従来の整流回路の制御装置は上記のように構成されていた。しかしながら、従来の整流回路の制御装置では、入力電流の波形を適切なサインカーブと一致させることが困難な場合があり、入力電流のピーク値が大きすぎでブレーカが飛ぶ等の問題があった。

0007

この発明は上記のような問題点を解消するためになされたもので、交流入力電流の波形をより適切なサインカーブに制御することのできる整流回路の制御装置およびそのためのプログラムを記録したコンピュータ読取可能な記録媒体を提供することを目的とする。

課題を解決するための手段

0008

請求項1に係る整流回路の制御装置は、アナログデータである交流入力電流を検出する検出手段と、検出された交流入力電流に所定のオフセット値を加える手段と、オフセット値が加えられたデータをデジタルデータに変換する手段と、変換されたデジタルデータを用いて整流回路の駆動を制御するデータを出力する手段と、変換されたデジタルデータを第1の値を基準として所定の期間にわたって積分する手段と、積分された結果が所定の第2の値になるよう第1の値を調整する手段とを含む。

0009

検出された交流入力電流にオフセット値を加えてデジタルデータに変換し、それを第1の値を基準として所定の期間にわたって積分し、その積分値が所定の値となるよう基準値が常に調整された状態で変換されたデジタルデータを用いて整流回路の駆動を制御するデータが出力される。したがって、入力電流に加えるオフセット値によって基準データが変動してもその変動が無視できる状態で整流回路の駆動を制御するデータが出力されるため、交流入力の波形をより正弦波に近づけられる。その結果、より高精度に交流入力電流の波形を適切なサインカーブに制御できる整流回路の制御装置が提供できる。

0010

請求項2に係る整流回路の制御装置においては、請求項1の整流回路の制御装置がさらに交流入力電圧を検出する手段を含み、検出された交流入力電圧は所定のオフセット値を加える手段、デジタルデータに変換する手段、整流回路の駆動を制御するデータを出力する手段、所定の期間にわたって積分する手段および調整する手段によって交流入力電流と同様に処理される。

0011

交流入力電流だけでなく、交流入力電圧も同様に制御されるため、より高精度に交流入力電流および交流入力電圧を適切なサインカーブに制御できる整流回路の制御装置が提供できる。

0012

請求項3に係る整流回路の制御を行なうためのプログラムを記録したコンピュータ読取可能な記録媒体は、コンピュータに対して検出された交流入力電流および交流入力電圧をデジタル変換する手段、変換されたデジタルデータを用いて整流回路の駆動を制御するデータを出力する手段、変換されたデジタルデータである交流入力電流および交流入力電圧を第1の値を基準として所定の期間にわたって積分する手段と、積分された結果が所定の第2の値になるよう第1の値を調整する手段として機能させる。

0013

コンピュータに上記手段を実行させるため、より高精度に交流入力電流の波形を正弦波に一致できるよう整流回路を制御するコンピュータプログラムが提供できる。

発明を実施するための最良の形態

0014

以下、この発明の実施の形態を図面を参照して説明する。以下の実施の形態は一つの実施の形態を示す例示的なものであって、本願発明の内容はこれに限定されるものではない。この発明の実施の形態においても、基本的な動作は図5に示した従来の場合と同じであるので、異なる部分のみについて説明し、同じ部分についてはその説明を省略する。

0015

図1はこの発明の一実施の形態に係る整流回路の制御装置を示すブロック図であり、従来の図5に対応する。図1を参照して、この発明に係る整流回路の制御装置においては、処理の中心となるマイコン10a,10b,10cまわりが従来の構成と異なっている。すなわち、この実施の形態においては、検出された入力電流、電圧はそのままマイコン10a,10b,10cに入力される。次にマイコン10a,10b,10cの動作について説明する。

0016

図2は、マイコン10a,10b,10cの動作内容を示すフローチャートである。図2を参照して、マイコン10a,10b,10cはアナログ信号である交流入力電圧RVS ,SVs , TVS および交流入力電流RICT, SICT, TICTを入力する(ステップS11,以下ステップを略す)。次に入力された値を用いて制御値の演算を行ない、その演算に基づいて制御値V0 を出力する(S12,S13)。

0017

次にこの制御値V0 に基づいてS14では制御値V0 が三角波発生回路26で発生された、交流電源周波数より十分高い周波数のデジタル三角波と比較されてPWM制御信号に変換される。

0018

なお、図1に示す実施の形態では、三角波発生回路26を別途設けているが、これに限らず、マイコン10a,10b,10c内にデジタル三角波を発生させる回路を内蔵し、マイコン10a,10b,10cから直接PWM制御信号を出力させてもよい。このPWM制御信号を用いて整流器4を構成するトランジスタ41〜46が制御されるのは従来と同様である。

0019

図3図2のS12で示した制御値演算の内容を示すフローチャート(A)とその制御値演算の各ステップにおける処理内容を示す電圧波形(B)とを示す図である。

0020

図3を参照して、交流入力電圧検出器5および交流入力電流検出器15a,15b,15cで交流入力電圧および交流入力電流を検出する。これら検出された値をマイコン10a,10b,10cで処理するためにこの値に所定の2.5Vの電圧がオフセット電圧としてアナログデータの状態で加算される(S21)。マイコンにおける駆動電圧が0〜5Vであり、検出された電流および電圧をすべてこの範囲で演算するため、検出された値の中央値をその駆動電圧の中央値に合わせるため、2.5Vを加えている。なお、ここで、この印加されたオフセット電圧2.5Vは常に一定とは限らない。

0021

次にオフセット電圧が印加されたデータをデジタルデータに変換する(S22)。ここでは5Vが16ビットFFFFで表わされるように変換する。この際、中央の2.5Vに対応するデータは8000となる。

0022

次にオフセット電圧を加算する前の0レベル値がビット化したデータの0になるようレベル変換を行なう(S23)。すなわち振幅の中央値となる2.5Vのの値が16進数の0000で表わされるように変換される。この値が請求項で述べた第1の値に対応する。

0023

このような変換が行なわれた後、次に示すレベル調整(S24)が行なわれる。

0024

レベル調整が行なわれた後、所定の制御値の演算が行なわれる(S25,S26)。すなわち、S25ではRVS ・Verr ,SVS ・Verr , TVS ・Verrの演算を行なって各相の交流入力電圧RVS , SVS , TVS が各相の交流入力電流に対応した出力Verr によって振幅変調される。次いでS26では、 RVS・Verr −RICT, SVS ・Verr − SICT, TVS ・Verr − TICTの演算を行なって振幅変調された波形と各相の交流入力電流波形の差分が算出され、これが図2のS13に示した制御値V0 となる。このようにして変換後の電流と電圧波形が合わせられる。

0025

なお、S25およびS26では演算に用いる出力データ値としてRVS ,SVS , TVS ,Verr ,RICT, SICT, TICTとして従来の図5と同じ符号を用いているが、実際はいずれもマイコン10a,10b,10c内でデジタル変換した後のデータである点で図5のものとは異なる。

0026

図4はレベル調整の内容を示すフローチャートである。図4を参照して、レベル調整においては、図3で説明したような入力電圧の状態で所定の時間、たとえば10サイクル程度の間時間積分を行なう(S31)。そして時間積分データ正負を判定し(S32)、正である場合はオフセット電圧に正方向の誤差があるものとして、ステップS22でビット化したデータから1ビット減算する(S33)。負である場合はオフセット電圧に負方向の誤差があるものとして、ステップS22でビット化したデータに1ビット加算して補正後のビット化したデータを得る(S34)。すなわち、積分結果が0(請求項で述べた所定の第2の値に対応する)になるよう調整する。

0027

なお、上記したレベル変換値や積分データの目標値は上記に限るものではなく、任意の基準値としてもよいのはいうまでもない。

0028

この補正後のビット化したデータに基づいて演算を行ない制御値が得られるのは図1のS13で示したとおりである。

0029

なお上記実施の形態においては、時間積分後の正負判定において1ビットずつ加算または減算してレベル調整を行なった。しかしながら、これに限らず、上記したように所定のサイクルごとに積分値が0になるようにA/D変換時(S22)のデータを変更してもよい。

0030

また、上記実施の形態では、交流入力電流と交流入力電圧の両方についてレベル調整を行なったが、特に変動のはげしい交流入力電流のみについて行なってもよい。

図面の簡単な説明

0031

図1この発明に係る整流回路の制御装置の全体ブロック図である。
図2この発明に係る整流回路の制御装置を構成するマイクロコンピュータの動作を示すメインフローチャートである。
図3図2に示した制御値演算サブルーチンの内容を示すフローチャートである。
図4図3に示したレベル調整サブルーチンの内容を示すフローチャートである。
図5従来の整流回路の制御装置の構成を示すブロック図である。

--

0032

1三相交流電源
3直流出力の平滑用コンデンサ
4整流器
5交流入力電圧検出器
10a,10b,10cマイコン
15a,15b,15c電流検出器
25a,25b,25c マイコン

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 株式会社東芝の「 電力変換装置」が 公開されました。( 2020/04/30)

    【課題】複雑な制御を必要とせずに、簡易な構成で効率よく電力変換を行う。【解決手段】電力変換装置は、交流の入力電圧が印加される第1入力端子及び第2入力端子と、第1入力端子及び第2入力端子の間に直列接続さ... 詳細

  • KYB株式会社の「 電源回路及びDC‐DCコンバータ回路」が 公開されました。( 2020/04/30)

    【課題】駆動回路の素子耐圧がより低い部品を選定でき、電源効率を改善することもできる電源回路を提供する。【解決手段】電源回路10は、交流電源5、整流回路6、DC‐DCコンバータ回路12、駆動回路3および... 詳細

  • 株式会社東芝の「 モータ制御装置及び空調機」が 公開されました。( 2020/04/30)

    【課題】大型の回路部品を用いることなく、実用的なレベルで力率を改善できるモータ制御装置を提供する。【解決手段】実施形態のモータ制御装置は、単相交流電源より供給される交流電圧を整流するダイオードブリッジ... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ