図面 (/)

この項目の情報は公開日時点(1999年7月30日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (8)

課題

設定されるゲインに応じて発生する不要な消費電流を抑制する。

解決手段

スイッチング用トランジスタ14がオン状態である場合、カレントミラー回路13はオフ状態になる。このとき、カレントミラー回路11の出力側トランジスタ11cのコレクタ電流電流値Ispd)は、スイッチング用トランジスタ14を介して接地点に流入する。一方、スイッチング用トランジスタ14がオフ状態である場合、カレントミラー回路13の入力側トランジスタ13aおよび出力側トランジスタ13bは動作可能な状態になる。このとき、値n×Ispdの電流が出力側トランジスタ13bを導通する(ただし、n>1)。

概要

背景

最近、読出および書込可能な光ディスク(例えばDVD−RAM)が開発されている。このような光ディスクにデータを書き込むときにディスク面に入射させるレーザ光パワーは、データ読出時のものに比べて十数倍程度に設定されている。したがって、データ書込時とデータ読出時における反射光のパワーにも、同程度の違いが生じる。

また、データ読出だけに限定しても、例えばDVDのように多層構造を有する光ディスクからデータを読み出す場合、データを読み出す層に応じて反射光のパワーが異なる。

したがって、このような光ディスクに対して使用される光ピックアップ部において、光ディスクからの反射光を光電変換した電気信号増幅し、所定の出力レベルで出力する光電変換回路として、データ読出や書込に応じて、複数のゲインのうちのいずれかのゲインを設定可能なものを使用することが考えられる。

図6は、複数のゲインを設定可能な従来の光電変換回路を示す回路図であり、図において、101は、カソード電源Vccに接続され、アノードアンプ102の負側入力部に接続され、光ディスクからの反射光を受光し、光電変換するホトダイオードなどの光センサであり、102は、正側入力部と負側入力部との電位差に所定の増幅率を乗じた出力電圧を生成するアンプであり、R1は、アンプ102の出力部と負側入力部との間に接続された帰還抵抗であり、R2は、アンプ102の出力部とスイッチ103の一端との間に接続された帰還抵抗であり、103は、帰還抵抗R2とアンプ102の負側入力部との間に接続されたスイッチである。

C1は、アンプ102に接続され、アンプ102の位相特性補償するコンデンサであり、C2は、一端がコンデンサC1の一端に接続され、他端がスイッチ104に接続されたコンデンサであり、104は、コンデンサC2の他端とコンデンサC1の他端に接続されたスイッチである。Vcは、アンプ102の正側入力部に接続されたバイアス用電源である。

次に動作について説明する。回路のゲインを小さい値に設定する場合、スイッチ103はオン状態に設定されるとともに、スイッチ104はオフ状態に設定される。したがって、この場合、帰還抵抗値Rは、R1×R2/(R1+R2)になり、位相補償容量は、その帰還抵抗値に対応したC1になる。

このとき、図6の回路においては、アンプ102の入力抵抗が十分高く、アンプ102の増幅率が十分大きいとすると、光センサ101を導通する電流iは、R1およびR2に流入する。したがって、このときの出力電圧Voは(Vc−R×i)になる。なお、このときの帰還抵抗値Rは上述のようにR1×R2/(R1+R2)である。

一方、回路のゲインを大きい値に設定する場合、スイッチ103はオフ状態に設定されるとともに、スイッチ104はオン状態に設定される。したがって、この場合、帰還抵抗値Rは、R1(>R1×R2/(R1+R2))になり、位相補償容量は、その帰還抵抗値に対応した(C1+C2)になる。このとき、出力電圧Voは(Vc−R1×i)になる。

このようにして、光センサ101により検出された光が電気信号(出力電圧Vo)として出力される。

しかしながら、このようにゲインを切り替えることができるように回路を構成すると、複数の帰還抵抗を設ける必要があり、ゲインを大きく設定する場合、その帰還抵抗の占める集積回路における面積が大きくなるとともに、帰還抵抗の寄生容量により回路の周波数特性が悪化するという課題、帰還抵抗値に応じて位相補償容量も切り替える必要があるという課題などがあった。

このような課題を解決するものとして、例えば特開昭64−7329号公報や特開昭64−39633号公報に記載されている回路がある。

図7は、そのような従来の光電変換回路の構成を示す回路図である。図において、101は、カソードが電源Vccに接続され、入射する光を光電変換する光センサである。112a、112b、113、117a、117b、121a、121b、121cおよび121dはカレントミラー回路を構成するトランジスタであり、トランジスタ112b,117a,117b,121a〜121dは、光センサ101およびトランジスタ112aを導通する電流Ispdと同値の電流を導通させる。

114a、114b、118a、118b、122a、122b、122cおよび122dは、一端をトランジスタ112a,112b,117a,117b,121a,121b,121c,121dにそれぞれ接続され、他端を接地された抵抗である。

115および116は、電源Vccとトランジスタ112bとを、または出力端子125とトランジスタ112bとを接続するスイッチング用トランジスタであり、119および120は、電源Vccとトランジスタ117a,117bとを、または出力端子125とトランジスタ117a,117bとを接続するスイッチング用トランジスタであり、123および124は、電源Vccとトランジスタ121a〜121dとを、または出力端子125とトランジスタ121a〜121dとを接続するスイッチング用トランジスタである。

次に動作について説明する。まず、所望のゲインに応じて、スイッチング用トランジスタ115,116、スイッチング用トランジスタ119,120、およびスイッチング用トランジスタ123,124に、それぞれ、互いに反転関係にある制御信号が入力される。すなわち、例えばスイッチング用トランジスタ115にHレベルの制御信号が入力されているとき、スイッチング用トランジスタ116には、Lレベルの制御信号が入力される。

そして、トランジスタ112b,117a,117b,121a〜121dをそれぞれ導通するコレクタ電流は、光センサ101を導通する電流Ispdと同値になるので、例えばスイッチング用トランジスタ116がオン状態であり、かつスイッチング用トランジスタ120,124がオフ状態である場合、出力電流Ioutは、トランジスタ112bを導通する電流だけになり、電流Ispdと同値になる。なお、この場合、トランジスタ117a,117b,121a〜121dを導通する電流は、スイッチング用トランジスタ119,123を導通する。

また、例えばスイッチング用トランジスタ116,120がオン状態であり、かつスイッチング用トランジスタ124がオフ状態である場合、出力電流Ioutは、トランジスタ112b,117a,117bを導通する電流の総和になり、電流Ispdの3倍の値になる。なお、この場合、トランジスタ121a〜121dを導通する電流は、スイッチング用トランジスタ123を導通する。

このようにして、スイッチング用トランジスタ115,116,119,120,123,124を適宜制御することにより、所望のゲインで、光センサ101を導通する電流が増幅される。

概要

設定されるゲインに応じて発生する不要な消費電流を抑制する。

スイッチング用トランジスタ14がオン状態である場合、カレントミラー回路13はオフ状態になる。このとき、カレントミラー回路11の出力側トランジスタ11cのコレクタ電流(電流値Ispd)は、スイッチング用トランジスタ14を介して接地点に流入する。一方、スイッチング用トランジスタ14がオフ状態である場合、カレントミラー回路13の入力側トランジスタ13aおよび出力側トランジスタ13bは動作可能な状態になる。このとき、値n×Ispdの電流が出力側トランジスタ13bを導通する(ただし、n>1)。

目的

この発明は上記のような課題を解決するためになされたもので、光センサを導通する電流が入力側トランジスタを導通する第1のカレントミラー回路と、入力側トランジスタのエミッタサイズと出力側トランジスタのエミッタサイズとの比が1:n(n>1)であり、第1のカレントミラー回路の出力側トランジスタを導通する電流が入力側トランジスタを導通し、出力側トランジスタを導通する電流を後段の回路に出力する第2のカレントミラー回路と、第2のカレントミラー回路の入力側トランジスタおよび出力側トランジスタをスイッチングするスイッチング用トランジスタとを設けることにより、設定されるゲインに応じて発生する不要な消費電流を抑制することができる光電変換回路を得ることを目的とする。

効果

実績

技術文献被引用数
1件
牽制数
12件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

入射する光を光電変換し、その光に対応する電流導通する光センサと、入力側トランジスタ出力側トランジスタとを有し、前記光センサを導通する電流が前記入側トランジスタに導通し、前記入力側トランジスタを導通する電流の値に対応する値の電流が前記出力側トランジスタを導通する第1のカレントミラー回路と、nを1より大きい所定の数としたとき、エミッタサイズの比が1:nである入力側トランジスタと出力側トランジスタとを有し、前記入力側トランジスタおよび前記出力側トランジスタが動作可能な状態である場合、前記第1のカレントミラー回路の出力側トランジスタを導通する電流が前記入力側トランジスタを導通し、前記入力側トランジスタを導通する電流のn倍の電流が前記出力側トランジスタを導通し、前記出力側トランジスタを導通する電流を後段回路に出力する第2のカレントミラー回路と、前記第2のカレントミラー回路に並列に接続され、前記第2のカレントミラー回路の入力側トランジスタおよび出力側トランジスタを動作可能な状態または停止状態に設定するスイッチング用トランジスタとを備えた光電変換回路

請求項2

第1のカレントミラー回路は、少なくとも2つの出力側トランジスタを有し、前記第1のカレントミラー回路の出力側トランジスタにそれぞれ接続され、入力側トランジスタのエミッタサイズと出力側トランジスタのエミッタサイズとの比がそれぞれ所定の比に設定された、前記第1のカレントミラー回路の出力側トランジスタと同数の第2のカレントミラー回路を備えることを特徴とする請求項1記載の光電変換回路。

請求項3

第2のカレントミラー回路およびスイッチング用トランジスタは、NPN型トランジスタで構成されることを特徴とする請求項1または請求項2記載の光電変換回路。

技術分野

0001

この発明は、例えばDVD(Digital Versatile Disc)やDVD−RAMなどの光ディスクへのデータの書込やデータの読出を行う光ピックアップ部において光信号電気信号に変換するのに好適な光電変換回路に関するものである。

背景技術

0002

最近、読出および書込可能な光ディスク(例えばDVD−RAM)が開発されている。このような光ディスクにデータを書き込むときにディスク面に入射させるレーザ光パワーは、データ読出時のものに比べて十数倍程度に設定されている。したがって、データ書込時とデータ読出時における反射光のパワーにも、同程度の違いが生じる。

0003

また、データ読出だけに限定しても、例えばDVDのように多層構造を有する光ディスクからデータを読み出す場合、データを読み出す層に応じて反射光のパワーが異なる。

0004

したがって、このような光ディスクに対して使用される光ピックアップ部において、光ディスクからの反射光を光電変換した電気信号を増幅し、所定の出力レベルで出力する光電変換回路として、データ読出や書込に応じて、複数のゲインのうちのいずれかのゲインを設定可能なものを使用することが考えられる。

0005

図6は、複数のゲインを設定可能な従来の光電変換回路を示す回路図であり、図において、101は、カソード電源Vccに接続され、アノードアンプ102の負側入力部に接続され、光ディスクからの反射光を受光し、光電変換するホトダイオードなどの光センサであり、102は、正側入力部と負側入力部との電位差に所定の増幅率を乗じた出力電圧を生成するアンプであり、R1は、アンプ102の出力部と負側入力部との間に接続された帰還抵抗であり、R2は、アンプ102の出力部とスイッチ103の一端との間に接続された帰還抵抗であり、103は、帰還抵抗R2とアンプ102の負側入力部との間に接続されたスイッチである。

0006

C1は、アンプ102に接続され、アンプ102の位相特性補償するコンデンサであり、C2は、一端がコンデンサC1の一端に接続され、他端がスイッチ104に接続されたコンデンサであり、104は、コンデンサC2の他端とコンデンサC1の他端に接続されたスイッチである。Vcは、アンプ102の正側入力部に接続されたバイアス用電源である。

0007

次に動作について説明する。回路のゲインを小さい値に設定する場合、スイッチ103はオン状態に設定されるとともに、スイッチ104はオフ状態に設定される。したがって、この場合、帰還抵抗値Rは、R1×R2/(R1+R2)になり、位相補償容量は、その帰還抵抗値に対応したC1になる。

0008

このとき、図6の回路においては、アンプ102の入力抵抗が十分高く、アンプ102の増幅率が十分大きいとすると、光センサ101を導通する電流iは、R1およびR2に流入する。したがって、このときの出力電圧Voは(Vc−R×i)になる。なお、このときの帰還抵抗値Rは上述のようにR1×R2/(R1+R2)である。

0009

一方、回路のゲインを大きい値に設定する場合、スイッチ103はオフ状態に設定されるとともに、スイッチ104はオン状態に設定される。したがって、この場合、帰還抵抗値Rは、R1(>R1×R2/(R1+R2))になり、位相補償容量は、その帰還抵抗値に対応した(C1+C2)になる。このとき、出力電圧Voは(Vc−R1×i)になる。

0010

このようにして、光センサ101により検出された光が電気信号(出力電圧Vo)として出力される。

0011

しかしながら、このようにゲインを切り替えることができるように回路を構成すると、複数の帰還抵抗を設ける必要があり、ゲインを大きく設定する場合、その帰還抵抗の占める集積回路における面積が大きくなるとともに、帰還抵抗の寄生容量により回路の周波数特性が悪化するという課題、帰還抵抗値に応じて位相補償容量も切り替える必要があるという課題などがあった。

0012

このような課題を解決するものとして、例えば特開昭64−7329号公報や特開昭64−39633号公報に記載されている回路がある。

0013

図7は、そのような従来の光電変換回路の構成を示す回路図である。図において、101は、カソードが電源Vccに接続され、入射する光を光電変換する光センサである。112a、112b、113、117a、117b、121a、121b、121cおよび121dはカレントミラー回路を構成するトランジスタであり、トランジスタ112b,117a,117b,121a〜121dは、光センサ101およびトランジスタ112aを導通する電流Ispdと同値の電流を導通させる。

0014

114a、114b、118a、118b、122a、122b、122cおよび122dは、一端をトランジスタ112a,112b,117a,117b,121a,121b,121c,121dにそれぞれ接続され、他端を接地された抵抗である。

0015

115および116は、電源Vccとトランジスタ112bとを、または出力端子125とトランジスタ112bとを接続するスイッチング用トランジスタであり、119および120は、電源Vccとトランジスタ117a,117bとを、または出力端子125とトランジスタ117a,117bとを接続するスイッチング用トランジスタであり、123および124は、電源Vccとトランジスタ121a〜121dとを、または出力端子125とトランジスタ121a〜121dとを接続するスイッチング用トランジスタである。

0016

次に動作について説明する。まず、所望のゲインに応じて、スイッチング用トランジスタ115,116、スイッチング用トランジスタ119,120、およびスイッチング用トランジスタ123,124に、それぞれ、互いに反転関係にある制御信号が入力される。すなわち、例えばスイッチング用トランジスタ115にHレベルの制御信号が入力されているとき、スイッチング用トランジスタ116には、Lレベルの制御信号が入力される。

0017

そして、トランジスタ112b,117a,117b,121a〜121dをそれぞれ導通するコレクタ電流は、光センサ101を導通する電流Ispdと同値になるので、例えばスイッチング用トランジスタ116がオン状態であり、かつスイッチング用トランジスタ120,124がオフ状態である場合、出力電流Ioutは、トランジスタ112bを導通する電流だけになり、電流Ispdと同値になる。なお、この場合、トランジスタ117a,117b,121a〜121dを導通する電流は、スイッチング用トランジスタ119,123を導通する。

0018

また、例えばスイッチング用トランジスタ116,120がオン状態であり、かつスイッチング用トランジスタ124がオフ状態である場合、出力電流Ioutは、トランジスタ112b,117a,117bを導通する電流の総和になり、電流Ispdの3倍の値になる。なお、この場合、トランジスタ121a〜121dを導通する電流は、スイッチング用トランジスタ123を導通する。

0019

このようにして、スイッチング用トランジスタ115,116,119,120,123,124を適宜制御することにより、所望のゲインで、光センサ101を導通する電流が増幅される。

発明が解決しようとする課題

0020

従来の光電変換回路は以上のように構成されているので、スイッチング用トランジスタ115,119,123の少なくとも1つがオン状態である場合、そのスイッチング用トランジスタに接続されているカレントミラー回路の出力側のトランジスタを導通しているコレクタ電流は出力電流にはならず、単に電源Vccから抵抗を介して接地点に流れるだけであり、不要な消費電流が多く発生するなどの課題があった。

0021

この発明は上記のような課題を解決するためになされたもので、光センサを導通する電流が入力側トランジスタを導通する第1のカレントミラー回路と、入力側トランジスタのエミッタサイズ出力側トランジスタのエミッタサイズとの比が1:n(n>1)であり、第1のカレントミラー回路の出力側トランジスタを導通する電流が入力側トランジスタを導通し、出力側トランジスタを導通する電流を後段の回路に出力する第2のカレントミラー回路と、第2のカレントミラー回路の入力側トランジスタおよび出力側トランジスタをスイッチングするスイッチング用トランジスタとを設けることにより、設定されるゲインに応じて発生する不要な消費電流を抑制することができる光電変換回路を得ることを目的とする。

課題を解決するための手段

0022

この発明に係る光電変換回路は、光センサと、光センサを導通する電流が入力側トランジスタに導通し、入力側トランジスタを導通する電流の値に対応する値の電流が出力側トランジスタを導通する第1のカレントミラー回路と、入力側トランジスタおよび出力側トランジスタが動作可能な状態である場合、第1のカレントミラー回路の出力側トランジスタを導通する電流が入力側トランジスタを導通し、入力側トランジスタを導通する電流のn(n>1)倍の電流が出力側トランジスタを導通し、出力側トランジスタを導通する電流を後段の回路に出力する第2のカレントミラー回路と、第2のカレントミラー回路に並列に接続され、第2のカレントミラー回路の入力側トランジスタおよび出力側トランジスタを動作可能な状態または停止状態に設定するスイッチング用トランジスタとを備えたものである。

0023

この発明に係る光電変換回路は、第1のカレントミラー回路に、少なくとも2つの出力側トランジスタを有し、さらに、第1のカレントミラー回路の出力側トランジスタにそれぞれ接続され、エミッタサイズの比がそれぞれ所定の比に設定された、第1のカレントミラー回路の出力側トランジスタと同数の第2のカレントミラー回路を備えるものである。

0024

この発明に係る光電変換回路は、第2のカレントミラー回路およびスイッチング用トランジスタがNPN型トランジスタで構成されたものである。

発明を実施するための最良の形態

0025

以下、この発明の実施の一形態を説明する。
実施の形態1.図1は、この発明の実施の形態1による光電変換回路の構成を示す回路図である。図1(a)において、1はカソードが電源Vccに接続され、アノードがカレントミラー回路2の入力側トランジスタ2aのコレクタに接続され、光ディスクからの反射光を受光し、光電変換するカソードコモンのホトダイオードなどの光センサである。

0026

2は、コレクタおよびベースが出力側トランジスタ2b,2cのベースに接続され、エミッタが接地されたNPN型の入力側トランジスタ2aと、コレクタがカレントミラー回路4の入力側トランジスタ4aのコレクタに接続され、エミッタが接地され、ベースが入力側トランジスタ2aのベースに接続されたNPN型の出力側トランジスタ2bと、コレクタがカレントミラー回路5の入力側トランジスタ5aのコレクタおよびスイッチング用トランジスタ6のコレクタに接続され、エミッタが接地され、ベースが入力側トランジスタ2aのベースに接続されたNPN型の出力側トランジスタ2cとにより構成されたカレントミラー回路(第1のカレントミラー回路)である。

0027

なお、カレントミラー回路2は、入力側トランジスタ2aのエミッタサイズと出力側トランジスタ2b,2cのエミッタサイズとの比がそれぞれ1:1になるように形成されている。したがって、入力側トランジスタ2aのコレクタ電流の同値のコレクタ電流が、各出力側トランジスタ2b,2cにそれぞれ流れる。

0028

4は、コレクタおよびベースが出力側トランジスタ4bのベースに接続され、エミッタが電源Vccに接続されたPNP型の入力側トランジスタ4aと、コレクタがアンプ7の負側入力部に接続され、エミッタが電源Vccに接続され、ベースが入力側トランジスタ4aのベースに接続されたPNP型の出力側トランジスタ4bとにより構成されたカレントミラー回路である。なお、カレントミラー回路4は、入力側トランジスタ4aのエミッタサイズと出力側トランジスタ4bのエミッタサイズとの比が1:mになるように形成されている(ただし、m>1)。

0029

5は、コレクタおよびベースが出力側トランジスタ5bのベースに接続され、エミッタが電源Vccに接続されたPNP型の入力側トランジスタ5aと、コレクタがアンプ7の負側入力部に接続され、エミッタが電源Vccに接続され、ベースが入力側トランジスタ5aのベースに接続されたPNP型の出力側トランジスタ5bとにより構成されたカレントミラー回路(第2のカレントミラー回路)である。

0030

なお、カレントミラー回路5は、入力側トランジスタ5aのエミッタサイズと出力側トランジスタ5bのエミッタサイズとの比が1:nになるように形成されている(ただし、n>1)。すなわち、図1(b)に示すように、出力側トランジスタ5bは、エミッタサイズが入力側トランジスタ5aと同一であるトランジスタをn個並列に接続したものと等価である。したがって、カレントミラー回路5においては、入力側トランジスタ5aのコレクタ電流のn倍のコレクタ電流が出力側トランジスタ5bに流れる。なお、図1(b)に示す等価回路においてnは整数に限定されているが、実際の出力側トランジスタ5bにおいては、nは、単に入力側トランジスタ5aとのエミッタサイズの比であるので特に整数に限定されるものではない。

0031

6は、コレクタがカレントミラー回路5の入力側トランジスタ5aのベースと出力側トランジスタ5bのベースに接続され、エミッタが電源Vccに接続され、ベースに制御信号SW1が適宜印加されるPNP型のスイッチング用トランジスタである。なお、スイッチング用トランジスタ6は、そのエミッタサイズがカレントミラー回路5の入力側トランジスタ5aのエミッタサイズと同一になるように形成されている。

0032

7は、正側入力部と負側入力部との電位差に所定の増幅率を乗じた出力電圧を生成するアンプであり、Rは、アンプ7の出力部と負側入力部との間に接続された帰還抵抗であり、Cは、アンプ7の位相特性を補償するコンデンサであり、Vcは、アンプ7の正側入力部に接続されたバイアス用電源である。例えばバイアス用電源Vcの電圧は、電源Vccの電圧の約半分に設定される。なお、これらのアンプ7および帰還抵抗Rにより、電流値として検出された光が電圧値に変換される。なお、アンプ7の入力抵抗が十分高く、アンプ7の増幅率が十分大きいとし、帰還抵抗に流入する電流をiとすると、アンプ7の出力電圧Voは(Vc−R×i)になる。

0033

次に動作について説明する。光センサ1に入射した光に対応する電流Ispdが、カレントミラー回路2の入力側トランジスタ2aのコレクタ電流として導通すると、そのコレクタ電流と同値(Ispd)の電流が、カレントミラー回路2の出力側トランジスタ2b,2cのコレクタ電流として導通する。

0034

したがって、カレントミラー回路4の入力側トランジスタ4aのコレクタ電流として、値Ispdの電流が導通する。このとき、入力側トランジスタ4aのエミッタサイズと出力側トランジスタ4bのエミッタサイズとの比1:mに応じて、出力側トランジスタ4bのコレクタ電流の値は、m×Ispdになる。

0035

このとき、スイッチング用トランジスタ6がオン状態である場合、カレントミラー回路5の入力側トランジスタ5aおよび出力側トランジスタ5bのベース・エミッタ間電圧がほぼ0ボルトになるため、カレントミラー回路5はオフ状態(停止状態)になり、出力側トランジスタ5bのコレクタ電流は0になる。したがって、このとき、カレントミラー回路2の出力側トランジスタ2cのコレクタ電流(電流値Ispd)は、スイッチング用トランジスタ6を介して供給される。このように、スイッチング用トランジスタ6がオン状態である場合、カレントミラー回路5の出力側トランジスタ5bのコレクタ電流の値が0になるため、帰還抵抗Rに流入する電流の値はm×Ispdになる。すなわち、このときの回路のゲインはmになる。

0036

一方、スイッチング用トランジスタ6がオフ状態である場合、カレントミラー回路5の入力側トランジスタ5aおよび出力側トランジスタ5bは動作可能な状態になり、カレントミラー回路5の出力側トランジスタ5bのコレクタ電流は、入力側トランジスタ5aのエミッタサイズと出力側トランジスタ5bのエミッタサイズとの比1:nに応じて、n×Ispdになる。したがって、このとき、カレントミラー回路2の出力側トランジスタ2cのコレクタ電流は、入力側トランジスタ5aを介して供給される。このように、スイッチング用トランジスタ6がオフ状態である場合、カレントミラー回路5の出力側トランジスタ5bのコレクタ電流の値がn×Ispdになるため、帰還抵抗Rに流入する電流の値は、合計で(m+n)×Ispdになる。すなわち、このときの回路のゲインは(m+n)になる。

0037

このようにして、スイッチング用トランジスタ6の状態に応じて、回路のゲインがmまたは(m+n)に設定される。

0038

以上のように、この実施の形態1によれば、第1段目のカレントミラー回路2における入力側トランジスタ2aと出力側トランジスタ2b,2cとのエミッタサイズの比をそれぞれ1:1にしておき、第2段目のカレントミラー回路5における入力側トランジスタ5aと出力側トランジスタ5bとのエミッタサイズの比を1:mに設定したので、帰還抵抗値Rを変更することなく、回路のゲインを変更することができるとともに、第2段目のカレントミラー回路5をオフ状態にしたことに起因して発生する単に電源から接地点へ流れる不要な消費電流を、光センサ1を導通する電流と同値(Ispd)以下に抑制することができるという効果が得られる。

0039

すなわち、図7の回路において、スイッチング用トランジスタ124をオフ状態にし、スイッチング用トランジスタ123をオン状態にした場合、出力側トランジスタ121a〜121dを介して単に電源から接地点へ流れる不要な消費電流は4×Ispdになるが、この部分に対応する実施の形態1における回路(出力側トランジスタ2c、カレントミラー回路5およびスイッチング用トランジスタ6)の場合、単に電源から接地点へ流れる不要な消費電流はIspdになり、不要な消費電流を抑制することができる。このように、第2段目のカレントミラー回路5におけるエミッタサイズの比(1:n)のnが大きい場合においても、不要な消費電流は常にIspdに抑制される。

0040

なお、実施の形態1では、カレントミラー回路2における入力側トランジスタ2aのエミッタサイズと出力側トランジスタ2bのエミッタサイズとの比を1:1としたが、この比が1:r(r<1)になるようにカレントミラー回路2を形成するようにしてもよい。このようにすることにより、不要な消費電流をIspdより小さくすることができる。

0041

実施の形態2.図2は、この発明の実施の形態2による光電変換回路の構成を示す回路図である。図において、1はアノードが接地され、カノードがカレントミラー回路11の入力側トランジスタ11aのコレクタに接続され、光ディスクからの反射光を受光し、光電変換するアノードコモンのホトダイオードなどの光センサである。

0042

11は、コレクタおよびベースが出力側トランジスタ11b,11cのベースに接続され、エミッタが電源Vccに接続されたPNP型の入力側トランジスタ11aと、コレクタがカレントミラー回路12の入力側トランジスタ12aのコレクタに接続され、エミッタが電源Vccに接続され、ベースが入力側トランジスタ11aのベースに接続されたPNP型の出力側トランジスタ11bと、コレクタがカレントミラー回路13の入力側トランジスタ13aのコレクタおよびスイッチング用トランジスタ14のコレクタに接続され、エミッタが電源Vccに接続され、ベースが入力側トランジスタ11aのベースに接続されたPNP型の出力側トランジスタ11cとにより構成されたカレントミラー回路(第1のカレントミラー回路)である。

0043

なお、カレントミラー回路11は、入力側トランジスタ11aのエミッタサイズと出力側トランジスタ11b,11cのエミッタサイズとの比がそれぞれ1:1になるように形成されている。

0044

12は、コレクタおよびベースが出力側トランジスタ12bのベースに接続され、エミッタが接地されたNPN型の入力側トランジスタ12aと、コレクタがアンプ7の負側入力部に接続され、エミッタが接地され、ベースが入力側トランジスタ12aのベースに接続されたNPN型の出力側トランジスタ12bとにより構成されたカレントミラー回路である。なお、カレントミラー回路12は、入力側トランジスタ12aのエミッタサイズと出力側トランジスタ12bのエミッタサイズの比が1:mになるように形成されている(ただし、m>1)。

0045

13は、コレクタおよびベースが出力側トランジスタ13bのベースに接続され、エミッタが接地されたNPN型の入力側トランジスタ13aと、コレクタがアンプ7の負側入力部に接続され、エミッタが接地され、ベースが入力側トランジスタ13aのベースに接続されたNPN型の出力側トランジスタ13bとにより構成されたカレントミラー回路(第2のカレントミラー回路)である。なお、カレントミラー回路13は、入力側トランジスタ13aのエミッタサイズと出力側トランジスタ13bのエミッタサイズの比が1:nになるように形成されている。

0046

14は、コレクタがカレントミラー回路13の入力側トランジスタ13aのベースと出力側トランジスタ13bのベースに接続され、エミッタが接地され、ベースに制御信号SW1が適宜印加されるNPN型のスイッチング用トランジスタである。なお、スイッチング用トランジスタ14は、そのエミッタサイズがカレントミラー回路13の入力側トランジスタ13aのエミッタサイズと同一になるように形成されている。

0047

なお、その他の構成要素は、実施の形態1のもの(図1)と同様であるので、その説明を省略する。

0048

次に動作について説明する。光センサ1に入射した光に対応する電流Ispdが、カレントミラー回路11の入力側トランジスタ11aのコレクタ電流として導通すると、それと同値(Ispd)のコレクタ電流が、カレントミラー回路11の出力側トランジスタ11b,11cを導通する。

0049

したがって、カレントミラー回路12の入力側トランジスタ12aのコレクタ電流として、値がIspdである電流が導通する。このとき、入力側トランジスタ12aのエミッタサイズと出力側トランジスタ12bのエミッタサイズとの比1:mに応じて、出力側トランジスタ12bのコレクタ電流の値は、m×Ispdになる。

0050

このとき、スイッチング用トランジスタ14がオン状態である場合、カレントミラー回路13の入力側トランジスタ13aおよび出力側トランジスタ13bのベース・エミッタ間電圧がほぼ0ボルトになるため、カレントミラー回路13はオフ状態になり、カレントミラー回路13の出力側トランジスタ13bのコレクタ電流は0になる。したがって、このとき、カレントミラー回路11の出力側トランジスタ11cのコレクタ電流(電流値Ispd)は、スイッチング用トランジスタ14を介して接地点に流入する。このように、スイッチング用トランジスタ14がオン状態である場合、カレントミラー回路13の出力側トランジスタ13bのコレクタ電流の値が0になるため、帰還抵抗Rから流入する電流の値は、m×Ispdになる。すなわち、このときの回路のゲインはmになる。

0051

一方、スイッチング用トランジスタ14がオフ状態である場合、カレントミラー回路13の入力側トランジスタ13aおよび出力側トランジスタ13bは動作可能な状態になり、カレントミラー回路13の出力側トランジスタ13bのコレクタ電流は、入力側トランジスタ13aのエミッタサイズと出力側トランジスタ13bのエミッタサイズとの比1:nに応じて、n×Ispdになる。したがって、このとき、カレントミラー回路11の出力側トランジスタ11cのコレクタ電流は、入力側トランジスタ13aを介して接地点に流入する。このように、スイッチング用トランジスタ14がオフ状態である場合、カレントミラー回路13の出力側トランジスタ13bのコレクタ電流の値がn×Ispdになるため、帰還抵抗Rから流入する電流の値は、合計で(m+n)×Ispdになる。すなわち、このときの回路のゲインは(m+n)になる。

0052

このようにして、スイッチング用トランジスタ14の状態に応じて、回路のゲインがmまたは(m+n)に設定される。

0053

以上のように、この実施の形態2によれば、実施の形態1と同様の効果が得られるとともに、PNP型トランジスタの数をNPN型のトランジスタの数に比べて少なくしたので、回路の形成に必要な基板上の面積を低減することができるという効果が得られる。

0054

なお、NPN型トランジスタの占める面積がPNP型トランジスタより小さくなる理由を以下に述べる。図3は、NPN型トランジスタの構成およびPNP型トランジスタの構成を示す断面図である。図3に示すように、一般に、PNP型トランジスタのエミッタとコレクタは、NPN型トランジスタにおけるベース層として形成されるが、これらの間隔は、ホトレジスト加工の精度に起因して狭くすることが困難である。また、PNP型トランジスタにおいては、コレクタ電流が基板に対して平行に流れるため、コレクタ電流を増やす場合、エミッタとコレクタを形成するP層側面積を広くする必要があるため、これらのP層が大きく設計されることになる。このような理由から、PNP型トランジスタの占める面積は、一般的にNPN型トランジスタより広くなる。

0055

なお、実施の形態2では、カレントミラー回路11における入力側トランジスタ11aのエミッタサイズと出力側トランジスタ11bのエミッタサイズとの比を1:1としたが、この比が1:r(r<1)になるようにカレントミラー回路11を形成するようにしてもよい。このようにすることにより、より不要な消費電流を抑制することができる。

0056

実施の形態3.図4は、この発明の実施の形態3による光電変換回路を示す回路図である。図において、2は、入力側トランジスタ2aと、所定の数(x+1個)の出力側トランジスタ2b,2c,2d,・・・とにより構成されたカレントミラー回路である。なお、カレントミラー回路2は、入力側トランジスタ2aのエミッタサイズと出力側トランジスタ2b,2c,2d,・・・のエミッタサイズとの比がそれぞれ1:1になるように形成されている。したがって、入力側トランジスタ2aのコレクタ電流の同値のコレクタ電流が、各出力側トランジスタ2b,2c,2d,・・・にそれぞれ流れる。

0057

25−1は、入力側トランジスタ5aのエミッタサイズと出力側トランジスタ5bのエミッタサイズとの比が1:nであるカレントミラー回路5、スイッチング用トランジスタ6、およびカレントミラー回路2の出力側トランジスタ2cにより構成される第1のゲイン切替部であり、25−2は、入力側トランジスタ21aのエミッタサイズと出力側トランジスタ21bのエミッタサイズとの比が1:pであるカレントミラー回路21、スイッチング用トランジスタ22、およびカレントミラー回路2の出力側トランジスタ2dにより構成される第2のゲイン切替部である。なお、図示せぬ第3〜第xのゲイン切替部が、第1および第2のゲイン切替部25−1,25−2と同様に設けられている。ただし、各ゲイン切替部のカレントミラー回路における入力側トランジスタのエミッタサイズと出力側トランジスタのエミッタサイズとの比は、それぞれ所定の値に適宜設定される。すなわち、実施の形態1においては、ゲイン切替部が1つであるが、この実施の形態3においては、所定のx個のゲイン切替部が設けられている。

0058

第2のゲイン切替部25−2において、21は、コレクタおよびベースが出力側トランジスタ21bのベースに接続され、エミッタが電源Vccに接続されたPNP型の入力側トランジスタ21aと、コレクタがアンプ7の負側入力部に接続され、エミッタが電源Vccに接続され、ベースが入力側トランジスタ21aのベースに接続されたPNP型の出力側トランジスタ21bとにより構成されたカレントミラー回路(第2のカレントミラー回路)である。なお、カレントミラー回路21は、入力側トランジスタ21aのエミッタサイズと出力側トランジスタ21bのエミッタサイズとの比が1:pになるように形成されている(ただし、p>1)。

0059

22は、コレクタがカレントミラー回路21の入力側トランジスタ21aのベースと出力側トランジスタ21bのベースに接続され、エミッタが電源Vccに接続され、ベースに制御信号SW2が適宜印加されるPNP型のスイッチング用トランジスタである。

0060

なお、その他の図示せぬゲイン切替部は、第1および第2のゲイン切替部25−1,25−2と同様に構成されるとともに、さらにその他の構成要素は、実施の形態1のもの(図1)と同様であるので、その説明を省略する。

0061

次に動作について説明する。実施の形態1による回路と同様に、各ゲイン切替部25−1〜25−xのスイッチング用トランジスタの状態に応じて、回路のゲインが設定される。例えば、ゲイン切替部25−1〜25−xのスイッチング用トランジスタがすべてオン状態である場合、各ゲイン切替部25−1〜25−xのカレントミラー回路における出力側トランジスタのコレクタ電流の値がすべて0になるので、帰還抵抗Rに流入する電流は、カレントミラー回路4の出力側トランジスタ4bのコレクタ電流だけになり、その電流値はm×Ispdになる。すなわち、このときの回路のゲインはmになる。

0062

一方、ゲイン切替部25−1〜25−xのスイッチング用トランジスタがすべてオフ状態である場合、各ゲイン切替部25−1〜25−xのカレントミラー回路における出力側トランジスタのコレクタ電流の値が、値Ispdにエミッタサイズの比をそれぞれ乗じた値になるので、帰還抵抗Rに流入する電流の値は、(m+n+p+・・・)×Ispdになる。すなわち、このときの回路のゲインは(m+n+p+・・・)になる。

0063

また、各ゲイン切替部25−1〜25−xのスイッチング用トランジスタの状態をそれぞれ適宜設定することにより、スイッチング用トランジスタがオフ状態であるゲイン切替部のカレントミラー回路における入力側トランジスタと出力側トランジスタとのエミッタサイズの比の総和に、回路のゲインが設定される。

0064

以上のように、この実施の形態3によれば、実施の形態1と同様の効果が得られるとともに、それぞれ所定のエミッタサイズの比で形成されているカレントミラー回路を有する複数のゲイン切替部を設けたので、ゲイン切替部の数に応じた所定の多数のゲインから回路のゲインを選択することができるという効果が得られる。したがって、例えば光学条件(例えば、基板厚さなど)の異なる3種類の光ディスクから、適宜データを正確に読み出すことができる。

0065

実施の形態4.図5は、この発明の実施の形態4による光電変換回路を示す回路図である。図において、11は、入力側トランジスタ11aと、所定の数(x+1個)の出力側トランジスタ11b,11c,11d,・・・とにより構成されたカレントミラー回路である。なお、カレントミラー回路11は、入力側トランジスタ11aのエミッタサイズと出力側トランジスタ11b,11c,11d,・・・のエミッタサイズとの比がそれぞれ1:1になるように形成されている。したがって、入力側トランジスタ11aのコレクタ電流の同値のコレクタ電流が、各出力側トランジスタ11b,11c,11d,・・・にそれぞれ流れる。

0066

35−1は、入力側トランジスタ13aのエミッタサイズと出力側トランジスタ13bのエミッタサイズとの比が1:nであるカレントミラー回路13、スイッチング用トランジスタ14、およびカレントミラー回路11の出力側トランジスタ11cにより構成される第1のゲイン切替部であり、35−2は、入力側トランジスタ31aのエミッタサイズと出力側トランジスタ31bのエミッタサイズとの比が1:pであるカレントミラー回路31、スイッチング用トランジスタ32、およびカレントミラー回路11の出力側トランジスタ11dにより構成される第2のゲイン切替部である。なお、図示せぬ第3〜第xのゲイン切替部が、第1および第2のゲイン切替部35−1,35−2と同様に設けられている。ただし、各ゲイン切替部のカレントミラー回路における入力側トランジスタのエミッタサイズと出力側トランジスタのエミッタサイズとの比は、それぞれ所定の値に適宜設定される。すなわち、実施の形態2においては、ゲイン切替部が1つであるが、この実施の形態4においては、所定のx個のゲイン切替部が設けられている。

0067

第2のゲイン切替部35−2において、31は、コレクタおよびベースが出力側トランジスタ31bのベースに接続され、エミッタが接地されたPNP型の入力側トランジスタ31aと、コレクタがアンプ7の負側入力部に接続され、エミッタが接地され、ベースが入力側トランジスタ31aのベースに接続されたPNP型の出力側トランジスタ31bとにより構成されたカレントミラー回路(第2のカレントミラー回路)である。なお、カレントミラー回路31は、入力側トランジスタ31aのエミッタサイズと出力側トランジスタ31bのエミッタサイズとの比が1:pになるように形成されている(ただし、p>1)。

0068

32は、コレクタがカレントミラー回路31の入力側トランジスタ31aのベースと出力側トランジスタ31bのベースに接続され、エミッタが接地され、ベースに制御信号SW2が適宜印加されるPNP型のスイッチング用トランジスタである。

0069

なお、その他の図示せぬゲイン切替部は、第1および第2のゲイン切替部35−1,35−2と同様に構成されるとともに、さらにその他の構成要素は、実施の形態2のもの(図2)と同様であるので、その説明を省略する。

0070

次に動作について説明する。実施の形態2による回路と同様に、各ゲイン切替部35−1〜35−xのスイッチング用トランジスタの状態に応じて、回路のゲインが設定される。例えば、ゲイン切替部35−1〜35−xのスイッチング用トランジスタがすべてオン状態である場合、各ゲイン切替部35−1〜35−xのカレントミラー回路における出力側トランジスタのコレクタ電流の値がすべて0になるので、帰還抵抗Rから流入する電流は、カレントミラー回路12の出力側トランジスタ12bのコレクタ電流だけになり、その電流値はm×Ispdになる。すなわち、このときの回路のゲインはmになる。

0071

一方、ゲイン切替部35−1〜35−xのスイッチング用トランジスタがすべてオフ状態である場合、各ゲイン切替部35−1〜35−xのカレントミラー回路における出力側トランジスタのコレクタ電流の値が、値Ispdにエミッタサイズの比をそれぞれ乗じた値になるので、帰還抵抗Rから流入する電流の値は、(m+n+p+・・・)×Ispdになる。すなわち、このときの回路のゲインは(m+n+p+・・・)になる。

0072

また、各ゲイン切替部35−1〜35−xのスイッチング用トランジスタの状態をそれぞれ適宜設定することにより、スイッチング用トランジスタがオフ状態であるゲイン切替部のカレントミラー回路における入力側トランジスタと出力側トランジスタとのエミッタサイズの比の総和に、回路のゲインが設定される。

0073

以上のように、この実施の形態4によれば、実施の形態3と同様の効果が得られるとともに、PNP型トランジスタの数をNPN型のトランジスタの数に比べて少なくしたので、回路の形成に必要な基板上の面積を低減することができるという効果が得られる。

発明の効果

0074

以上のように、この発明によれば、光センサを導通する電流が入力側トランジスタに導通し、入力側トランジスタを導通する電流の値に対応する値の電流が出力側トランジスタを導通する第1のカレントミラー回路と、入力側トランジスタおよび出力側トランジスタが動作可能な状態である場合、第1のカレントミラー回路の出力側トランジスタを導通する電流が入力側トランジスタを導通し、入力側トランジスタを導通する電流のn(n>1)倍の電流が出力側トランジスタを導通し、出力側トランジスタを導通する電流を後段の回路に出力する第2のカレントミラー回路と、第2のカレントミラー回路に並列に接続され、第2のカレントミラー回路の入力側トランジスタおよび出力側トランジスタを動作可能な状態または停止状態に設定するスイッチング用トランジスタとを備えるようにしたので、第2のカレントミラー回路をオフ状態にしたことに起因して発生する単に電源から接地点へ流れる不要な消費電流を、光センサを導通する電流と同値以下に抑制することができるという効果がある。

0075

この発明によれば、第1のカレントミラー回路に、少なくとも2つの出力側トランジスタを設け、さらに、第1のカレントミラー回路の出力側トランジスタにそれぞれ接続され、エミッタサイズの比がそれぞれ所定の比に設定された、第1のカレントミラー回路の出力側トランジスタと同数の第2のカレントミラー回路を備えるようにしたので、所定の多数のゲインから回路のゲインを選択することができるという効果がある。

0076

この発明によれば、第2のカレントミラー回路およびスイッチング用トランジスタがNPN型トランジスタで構成するようにしたので、回路の形成に必要な基板上の面積を低減することができるという効果がある。

図面の簡単な説明

0077

図1この発明の実施の形態1による光電変換回路の構成を示す回路図である。
図2この発明の実施の形態2による光電変換回路の構成を示す回路図である。
図3NPN型トランジスタの構成およびPNP型トランジスタの構成を示す断面図である。
図4この発明の実施の形態3による光電変換回路を示す回路図である。
図5この発明の実施の形態4による光電変換回路を示す回路図である。
図6複数のゲインを設定可能な従来の光電変換回路を示す回路図である。
図7従来の光電変換回路の構成を示す回路図である。

--

0078

1光センサ、2,11カレントミラー回路(第1のカレントミラー回路)、2a,5a,11a,13a,21a,31a入力側トランジスタ、2b〜2d,5b,11b〜11d,13b,21b,31b出力側トランジスタ、5,13,21,31 カレントミラー回路(第2のカレントミラー回路)、6,14,22,32スイッチング用トランジスタ。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 日本電波工業株式会社の「 ログアンプ回路」が 公開されました。( 2020/09/24)

    【課題】 入力レベル−100dBm〜0dBmの広範囲で機能させることができるログアンプ回路を提供する。【解決手段】 入力信号を分配器21で分配し、一方を入力レベル−50dBm〜0dBmの範囲で機能... 詳細

  • 三菱電機株式会社の「 チョッパ増幅器」が 公開されました。( 2020/09/24)

    【課題】増幅回路のユニティゲイン周波数が変動した場合でも、ノイズスペクトル密度の悪化を抑制することが可能なチョッパ増幅器を提供する。【解決手段】チョッパ増幅器のクロック発生回路5は、増幅回路2の入力段... 詳細

  • 古河電気工業株式会社の「 増幅装置」が 公開されました。( 2020/09/24)

    【課題】回路規模を拡大せず、ダイナミックレンジが広い場合でも高効率を実現できる増幅装置を提供すること。【解決手段】増幅装置は、複数の増幅器が並列に配置されて構成されており、増幅器の組み合わせによりアウ... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ