図面 (/)

この項目の情報は公開日時点(1999年7月13日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (14)

課題

メモリ容量が小さく、低消費電力フォーマット回路を提供する。

解決手段

フォーマット回路は、可変長符号データを受け、そのデータを小ブロックに詰め込む作業を行なうための制御器1と、小ブロックに詰め込まれなかったデータと小ブロックに詰め込まれたデータのうち16ビット未満のデータとを同一中ブロック中の他の小ブロックに詰め込むための制御器4と、中ブロックに詰め込まれなかったデータと中ブロックに詰め込まれたデータのうち16ビット未満のデータを同一大ブロック中の他の中ブロックに詰め込むための制御器7と、上記3つの制御器で処理された結果各ブロックに詰め込まれたデータのうち、16ビットのデータを記憶するためのメモリ8とを含む。

概要

背景

近年、高画質ダビング時の劣化防止の目的から、映像信号および音声信号デジタルデータとして磁気テープに記憶するデジタルビデオカメラが注目を浴びている。このデジタルビデオカメラは携帯機器として急速に普及してきており、携帯機器としての位置付けから低消費電力化が大きな課題として残されている。

また、デジタル化に伴い、高効率符号化技術(圧縮技術)が注目を集めている。動画像データのように非常に大きなデータを処理する際、圧縮技術が重要であり、直交変換量子化可変長符号化といった複数の圧縮技術を用いる方法が主流である。また、圧縮され可変長符号語となった動画像データを磁気テープに記憶する際、データを固定長化して記憶する必要がある。このとき必要になるのがフォーマット処理である。

下図面を参照しつつ、上述した一連の処理を行なう従来の画像信号記録装置について説明する。

図5を参照して従来の画像信号記録装置188は、映像信号をアナログデジタル変換するためのA/D変換器180と、A/D変換器180の出力に接続され、8×8画素のデジタル化された映像信号を1つの単位とし、離散コサイン変換(DCT)を行ない、周波数変換された信号をZIG−ZAGスキャンしながら出力し、かつ符号量制御係数を出力するためのDCT回路182と、DCT回路182の出力に接続され、周波数変換された信号の直交成分の量子化を行なうための量子化回路184と、量子化回路184の出力に接続され、公知の2次元ハフマン符号等のアルゴリズムに従って、量子化データの0ラン長および振幅値をもとに、量子化データを3ビット〜16ビットの可変長符号データに変換し、出力するための可変長符号化回路186と、可変長符号化回路186の出力に接続され、可変長符号データをパック処理し、出力するためのフォーマット回路210とを含む。1回のDCTの後、可変長符号化回路186より出力される可変長符号データの組を1DCTブロックのデータと呼ぶ。なお、パック処理については後述する。

図6を参照して、フォーマット回路210でパック処理された後のデータの構成について説明する。そのデータは、小ブロック、中ブロックおよび大ブロックとよばれる単位に分割される。ビット幅16ビットで7ワードのデータ領域およびビット幅16ビットで5ワードのデータ領域を小ブロックと呼ぶ。前者の小ブロックには、輝度信号に対応する可変長符号データがパック処理された後格納され、後者の小ブロックには、色差信号に対応する可変長符号データがパック処理された後格納される。中ブロックは、4個の輝度信号の小ブロックと2個の色差信号の小ブロックとから構成される。大ブロックは、5個の中ブロックから構成される。

図7を参照して、パック処理について説明する。パック処理とは、複数の可変長データ固定領域に隙間なく格納する処理を指す。固定領域のビット幅が16ビットで、有効ビットが10ビットのデータA0と有効ビットが12ビットのデータA1とがフォーマット回路210に供給された場合を考える。まず、データA1をデータA0の有効ビット数だけ右シフトさせる。次にデータA0のLSB(Least Significant Bit )の後ろに、シフト後のデータA1を付加する。このデータをA2とし、データA2のMSB(Most Significant Bit)から16ビットのデータA3を取出し、固定領域に格納する。データA2のうち、MSB以降のデータを取出し、16ビット左シフトさせる。この余ったデータA0' と次の入力データとに対し同様の処理を施す。以上の動作を繰返すことにより、入力データを16ビット単位で固定領域に詰め込むことができる。

図8を参照して、フォーマット回路210は、1DCTブロックの可変長符号データを記憶するための先入れ先出しメモリ(FIFO)206と、1DCTブロックの可変長符号データを可変長符号化回路186より受け、FIFO206に書込み、FIFO206から読出し小ブロック単位でパック処理し、パック処理されたデータとパック処理しきれなかったデータとを出力するためのデータ制御器(DCTPACK)201と、小ブロック単位でパック処理された輝度信号に対応した4DCTブロックのデータと、色差信号に対応した2DCTブロックのデータとを記憶するためのFIFO207と、小ブロック単位でパック処理した際、パック処理しきれなかったデータを記憶するためのメモリMR)204と、DCTPACK201の出力に接続され、上述の6DCTブロック(4DCTブロック+2DCTブロック)のデータを受け、それらのデータのうち、小ブロック単位でパック処理されたデータをFIFO207に書込み、パック処理しきれなかったデータをMR204に書込み、FIFO207およびMR204よりそれぞれデータを読出し、中ブロック単位でパック処理し、パック処理されたデータとパック処理しきれなかったデータとを出力するためのデータ制御器(INTERPACK)202と、中ブロック単位でパック処理された輝度信号に対応した20DCTブロック(4DCTブロック×5)のデータと、色差信号に対応した10DCTブロック(2DCTブロック×5)のデータとを記憶するためのFIFO208と、中ブロック単位でパック処理した際、パック処理しきれなかったデータを記憶するためのメモリ(VR)205と、INTERPACK202の出力に接続され、上述の30DCTブロック(20DCTブロック+10DCTブロック)のデータを受け、それらのデータのうち、中ブロック単位でパック処理されたデータをFIFO208に書込み、パック処理しきれなかったデータをVR205に書込み、FIFO208およびVR205よりそれぞれデータを読出し、大ブロック単位でパック処理し、パック処理されたデータを出力するための制御器(EXTERPACK)203とを含む。

なお、FIFO207、FIFO208、MR204およびVR205は、データの高速処理のためそれぞれ2枚のメモリ構成となっており、一方が書込み可能であれば、他方は読出し可能となる。

フォーマット回路210の動作の概略を説明する。DCTPACK201は、1DCTブロックのデータを1つの小ブロックに詰め込む作業、すなわちパック処理を行なう。INTERPACK202は、DCTPACK201で小ブロックに格納しきれず溢れ出たデータを同一中ブロックの他の小ブロックの隙間領域に格納する。EXTERPACK203は、さらに同一中ブロックに格納しきれなかったデータを同一大ブロック内にある他の中ブロックの隙間領域に格納する。EXTERPACK203での処理においても格納しきれなかったデータは消去される。

DCTPACK201は、1フレームの映像信号(輝度信号Y、色差信号Cr、Cb)であって、水平8画素×垂直8画素の合計64画素を1つの単位として標本化DCT処理、量子化および可変長符号化処理を施された1DCTブロックのデータをY→Y→Y→Y→Cr→Cbの順で受ける。1DCTブロックのデータに含まれる各々のデータは、3〜16ビットの可変長符号データである。

各データは、順次FIFO206に書込まれ、FIFO206から読出され、DCTPACK201にて、小ブロック単位のパック処理が施される。1DCTブロック分のデータがFIFO206に書込まれる際、書込みの最後に、そのデータが終りであることを示すEOB(End Of Block)が書込まれる。

図9を参照して、パック処理を施した際、パック処理されたデータ(小ブロックに納まったデータ)を低域データと定義し、パック処理しきれなかったデータ(小ブロックに納まりきれなかったデータ)を高域データと定義する。また、低域データのうち、16ビットのデータをLAC0と定義し、16ビット未満のデータをLAC1と定義する。

DCTPACK201は、1DCTブロックのデータを1つの小ブロック内にパック処理し、処理後のデータを低域データと高域データとに分ける。図9(b)に示すように、1DCTブロックのデータサイズが小ブロックのデータサイズより大きい場合には、入力データの先頭から小ブロック分のデータが低域データLAC0(101)となり、それ以降のデータは高域データ102となる。この場合は、すべての低域データが必ず16ビットになるため、データLAC1は存在しない。

また、図9(a)に示すように、1DCTブロック分の入力データサイズが小ブロックのデータサイズより小さい場合には、すべての入力データが低域データとなり、16ビットにパック処理されているデータはデータLAC0(103)となり、16ビットに満たない最後の半端なデータだけがデータLAC1(104)となる。このため、低域データのほとんどは16ビットのデータで構成されることになる。

たとえば、図10(a)に示すような6DCTブロックのデータが、DCTPACK201に順次供給されたとする。ここで、添字の番号が同じデータを合せたデータ(Y11+Y'11 +Y''11など)が、1DCTブロックの入力データを表わしている。DCTPACK201で小ブロック単位のパック処理が施され(図10の第1ステップ)、入力データは、低域データ(Y11、Y12、Y13、Y14、C11およびC12)と高域データ(Y'11 、Y''11、Y'13 、Y''13およびC'12)とに分類され、出力される。

Y12、Y14に対応した1DCTブロック分の入力データをパック処理した際、それらの入力データのサイズは、それぞれ小ブロックのデータサイズより小さく、空白になっている領域が隙間領域となる。

INTERPACK202は、低域データおよび高域データを受け、低域データ(図10の第1ステップ)をFIFO207に書込み、高域データをMR204に書込む。図10の第2ステップに示すように、同一中ブロックに属する各々の小ブロックの隙間領域(Y12およびY14の属する小ブロックの隙間領域)に、同一中ブロック内の小ブロックに格納しきれなかった可変長符号化データ(Y'11 、Y''11、Y'13 、Y''13およびC'12 )をMR204に格納された順に詰め込み、中ブロック単位のパック処理を施す(図10の第2ステップ)。この処理で詰め込まれた可変長符号データを高域データ0(HAC0)と呼ぶ。

INTERPACK202は、中ブロック単位のパック処理を施した低域データ(図10の第2ステップ)と、パック処理を施したが隙間領域に詰め込まれなかった高域データ(Y''13およびC'12 )とを出力する。

図11を参照して、MR204にはDCTPACK201で小ブロックに詰め込まれなかった可変長符号データがパック処理され記憶される。

図12を参照して、FIFO207には、輝度信号に対する4つの低域データ(各7ワード)と色差信号に対する2つの低域データ(各5ワード)とが格納される。このため、38ワードのメモリが必要になる。さらにFIFO207に格納されたデータにはビット長、隙間領域等の付加情報(図12中斜線部分)が各ワード毎に格納される。このため、FIFO207の各ビット幅は、実際には17ビット以上になる。

また、6DCTブロック(1マクロブロック)分のデータがDCTPACK201で処理され、MR204およびFIFO207にそれぞれのデータが格納されるまでINTERPACK202はパック処理および出力を開始しない。1マクロブロック分のデータが格納された時点で、INTERPACK202はFIFO207に記憶された低域データ(LAC0、LAC1)および付加情報、ならびにMR204に記憶された高域データに基づき、パック処理を行なう。

EXTERPACK203は、INTERPACK202より出力された可変長符号データを受け、中ブロック単位のパック処理が施された可変長符号データ(LAC0、LAC1、HAC0)をFIFO208に格納し、中ブロックに格納できなかった可変長符号データ(Y''13とC'12 )をVR205に格納する。

EXTERPACK203は、同一中ブロックに格納できなかった可変長符号データ(Y''13とC'12 )を同一大ブロック内の他の中ブロックに存在する隙間領域に格納する。データの格納は、VR205に格納されたデータの順に行なう。この処理で格納された可変長符号語データを高域データ1(HAC1)と呼ぶ。

図13を参照して、FIFO208には、INTERPACK202で処理された5マクロブロック(1ビデオセグメント)のデータが順次格納される。このため、FIFO208には190ワード(38ワード×5)のメモリが必要になる。さらにFIFO208に格納されたデータにはビット長等の付加情報(図中斜線部分)も格納される。このためFIFO208の各ビット幅は、実際には17ビット以上になる。

1ビデオセグメントのデータがINTERPACK202で処理され、FIFO207にデータ(LAC0、LAC1、HAC0)が格納されるまでEXTERPACK203はパック処理および出力を開始しない。

EXTERPACK203は、FIFO208に記憶されたデータ(LAC0、LAC1、HAC0)および付加情報、ならびにVR205に記憶されたデータに基づき、パック処理を行なう。パック処理された結果を出力する。この際、EXTERPACKで同一大ブロックに格納しきれずVR205中に残されたデータは消去される。

このようなフォーマット回路210を有する画像信号記録装置188により、映像信号を固定長のデジタル信号として出力することができる。

概要

メモリ容量が小さく、低消費電力のフォーマット回路を提供する。

フォーマット回路は、可変長符号データを受け、そのデータを小ブロックに詰め込む作業を行なうための制御器1と、小ブロックに詰め込まれなかったデータと小ブロックに詰め込まれたデータのうち16ビット未満のデータとを同一中ブロック中の他の小ブロックに詰め込むための制御器4と、中ブロックに詰め込まれなかったデータと中ブロックに詰め込まれたデータのうち16ビット未満のデータを同一大ブロック中の他の中ブロックに詰め込むための制御器7と、上記3つの制御器で処理された結果各ブロックに詰め込まれたデータのうち、16ビットのデータを記憶するためのメモリ8とを含む。

目的

また、小ブロックに格納されることが確定している低域データ(LAC0、LAC1)をFIFO207およびFIFO208へと順次移動させる必要がある。このため、フォーマット回路210内部での信号の遷移(1⇔0)の回数が増加し、消費電力が大きくなる。大消費電力は、携帯機器として位置付けられる画像信号記録装置188にとっては、解決すべき課題である。

このため、大容量のメモリを必要とする問題がある。本発明はこのような問題点を解決するためになされたもので、使用するメモリ量を削減し、できるだけ信号の遷移回数を減らし低消費電力化を図ることを目的とする。

効果

実績

技術文献被引用数
0件
牽制数
1件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

デジタル化された映像信号を受け、前記映像信号を直交変換するための直交変換回路と、前記直交変換された映像信号より符号量制御係数の決定を行なうための符号量決定回路と、前記符号量制御係数をもとに、前記直交変換された映像信号を量子化するための量子化回路と、前記量子化された映像信号を各々ビット長可変可変長符号データに変換するための可変長符号回路と、前記可変長符号データを所定ビット幅固定領域に詰め込むためのフォーマット回路とを含み、前記フォーマット回路は、前記可変長符号データを受け、前記可変長符号データを、前記所定ビット幅のデータになるように組替え、組替えられたデータを、第1の固定領域内に収まった前記所定ビット幅のデータと、それ以外のデータとに分類するための第1のデータ制御器と、前記第1のデータ制御器に接続され、前記第1の固定領域内に収まった前記所定ビット幅のデータを、前記第1の固定領域単位で記憶するための固定データ記憶装置と、前記第1のデータ制御器に接続され、前記それ以外のデータを記憶するための第1の固定外データ記憶装置と、第1の所定個数の前記第1の固定領域は、第2の固定領域を形成し、前記第1の固定外データ記憶装置に接続され、前記それ以外のデータを前記所定ビット幅のデータになるように組替え、組替えられたデータのうち、前記所定ビット幅のデータを、前記固定データ記憶装置内の同一の前記第2の固定領域内に存在する他の前記第1の固定領域の未記憶部分書込むための第2の制御器とを含む、画像信号記録装置

請求項2

前記フォーマット回路は、前記第2のデータ制御器に接続され、前記第1の固定外データ記憶装置に格納された前記それ以外のデータのうち、前記第2の制御器で前記第1の固定領域の未記憶部分に書込まれたデータ以外のデータを記憶するための第2の固定外データ記憶装置と、第2の所定個数の前記第2の固定領域は、第3の固定領域を形成し、前記第2の固定外データ記憶装置に接続され、前記第2の制御器で前記第1の固定領域未記憶部分に書込まれたデータ以外のデータを前記所定ビット幅のデータになるように組替え、組替えられたデータのうち、前記所定ビット幅のデータを、前記固定領域内の同一の前記第3の固定領域内に存在する他の前記第2の固定領域内の未記憶部分に書込むための第3の制御器とをさらに含む、請求項1に記載の画像信号記録装置。

請求項3

前記第1のデータ制御器は、前記可変長符号データを受け、前記可変長符号データを、前記所定ビット幅のデータになるように組替え、組替えられたデータを前記第1の固定領域内に収まった前記所定ビット幅のデータと、それ以外のデータとに分類し、かつ前記所定ビット幅のデータを前記固定データ記憶装置に書込む期間中、書込禁止信号を出力するための手段を含み、前記第2の制御器は、前記第1の固定外データ記憶装置に接続され、前記それ以外のデータを前記所定ビット幅のデータになるように組替え、かつ前記書込禁止信号に応答し、前記書込禁止信号が出力されていない期間に、組替えられたデータのうち、前記所定ビット幅のデータを、前記固定データ記憶装置内の同一の前記第2の固定領域内に存在する他の前記第1の固定領域の未記憶部分に書込むための手段を含む、請求項1〜2のいずれかに記載の画像信号記録装置。

請求項4

可変長符号データを受け、前記可変長符号データを、所定ビット幅のデータになるように組替え、組替えられたデータを、第1の固定領域内に収まった前記所定ビット幅のデータと、それ以外のデータとに分類するための第1のデータ制御器と、前記第1のデータ制御器に接続され、前記第1の固定領域内に収まった前記所定ビット幅のデータを、前記第1の固定領域単位で記憶するための固定データ記憶装置と、前記第1のデータ制御器に接続され、前記それ以外のデータを記憶するための第1の固定外データ記憶装置と、第1の所定個数の前記第1の固定領域は、第2の固定領域を形成し、前記第1の固定外データ記憶装置に接続され、前記それ以外のデータを前記所定ビット幅のデータになるように組替え、組替えられたデータのうち、前記所定ビット幅のデータを、前記固定データ記憶装置内の同一の前記第2の固定領域内に存在する他の前記第1の固定領域の未記憶部分に書込むための第2の制御器とを含む、フォーマット回路。

請求項5

前記第2のデータ制御器に接続され、前記第1の固定外データ記憶装置に格納された前記それ以外のデータのうち、前記第2の制御器で前記第1の固定領域の未記憶部分に書込まれたデータ以外のデータを記憶するための第2の固定外データ記憶装置と、第2の所定個数の前記第2の固定領域は、第3の固定領域を形成し、前記第2の固定外データ記憶装置に接続され、前記第2の制御器で前記第1の固定領域未記憶部分に書込まれたデータ以外のデータを前記所定ビット幅のデータになるように組替え、組替えられたデータのうち、前記所定ビット幅のデータを、前記固定領域内の同一の前記第3の固定領域内に存在する他の前記第2の固定領域内の未記憶部分に書込むための第3の制御器とをさらに含む、請求項4に記載のフォーマット回路。

請求項6

前記第1のデータ制御器は、前記可変長符号データを受け、前記可変長符号データを、前記所定ビット幅のデータになるように組替え、組替えられたデータを前記第1の固定領域内に収まった前記所定ビット幅のデータと、それ以外のデータとに分類し、かつ前記所定ビット幅のデータを前記固定データ記憶装置に書込む期間中、書込禁止信号を出力するための手段を含み、前記第2の制御器は、前記第1の固定外データ記憶装置に接続され、前記それ以外のデータを前記所定ビット幅のデータに成るように組替え、かつ前記書込禁止信号に応答し、前記書込禁止信号が出力されていない期間に、組替えられたデータのうち、前記所定ビット幅のデータを、前記固定データ記憶装置内の同一の前記第2の固定領域内に存在する他の前記第1の固定領域の未記憶部分に書込むための手段を含む、請求項4〜5のいずれかに記載のフォーマット回路。

技術分野

0001

本発明は、画像信号記録装置およびフォーマット回路に関し、特に、メモリ容量が小さく、消費電力が小さい画像信号記録装置およびフォーマット回路に関する。

背景技術

0002

近年、高画質ダビング時の劣化防止の目的から、映像信号および音声信号デジタルデータとして磁気テープに記憶するデジタルビデオカメラが注目を浴びている。このデジタルビデオカメラは携帯機器として急速に普及してきており、携帯機器としての位置付けから低消費電力化が大きな課題として残されている。

0003

また、デジタル化に伴い、高効率符号化技術(圧縮技術)が注目を集めている。動画像データのように非常に大きなデータを処理する際、圧縮技術が重要であり、直交変換量子化可変長符号化といった複数の圧縮技術を用いる方法が主流である。また、圧縮され可変長符号語となった動画像データを磁気テープに記憶する際、データを固定長化して記憶する必要がある。このとき必要になるのがフォーマット処理である。

0004

下図面を参照しつつ、上述した一連の処理を行なう従来の画像信号記録装置について説明する。

0005

図5を参照して従来の画像信号記録装置188は、映像信号をアナログデジタル変換するためのA/D変換器180と、A/D変換器180の出力に接続され、8×8画素のデジタル化された映像信号を1つの単位とし、離散コサイン変換(DCT)を行ない、周波数変換された信号をZIG−ZAGスキャンしながら出力し、かつ符号量制御係数を出力するためのDCT回路182と、DCT回路182の出力に接続され、周波数変換された信号の直交成分の量子化を行なうための量子化回路184と、量子化回路184の出力に接続され、公知の2次元ハフマン符号等のアルゴリズムに従って、量子化データの0ラン長および振幅値をもとに、量子化データを3ビット〜16ビットの可変長符号データに変換し、出力するための可変長符号化回路186と、可変長符号化回路186の出力に接続され、可変長符号データをパック処理し、出力するためのフォーマット回路210とを含む。1回のDCTの後、可変長符号化回路186より出力される可変長符号データの組を1DCTブロックのデータと呼ぶ。なお、パック処理については後述する。

0006

図6を参照して、フォーマット回路210でパック処理された後のデータの構成について説明する。そのデータは、小ブロック、中ブロックおよび大ブロックとよばれる単位に分割される。ビット幅16ビットで7ワードのデータ領域およびビット幅16ビットで5ワードのデータ領域を小ブロックと呼ぶ。前者の小ブロックには、輝度信号に対応する可変長符号データがパック処理された後格納され、後者の小ブロックには、色差信号に対応する可変長符号データがパック処理された後格納される。中ブロックは、4個の輝度信号の小ブロックと2個の色差信号の小ブロックとから構成される。大ブロックは、5個の中ブロックから構成される。

0007

図7を参照して、パック処理について説明する。パック処理とは、複数の可変長データ固定領域に隙間なく格納する処理を指す。固定領域のビット幅が16ビットで、有効ビットが10ビットのデータA0と有効ビットが12ビットのデータA1とがフォーマット回路210に供給された場合を考える。まず、データA1をデータA0の有効ビット数だけ右シフトさせる。次にデータA0のLSB(Least Significant Bit )の後ろに、シフト後のデータA1を付加する。このデータをA2とし、データA2のMSB(Most Significant Bit)から16ビットのデータA3を取出し、固定領域に格納する。データA2のうち、MSB以降のデータを取出し、16ビット左シフトさせる。この余ったデータA0' と次の入力データとに対し同様の処理を施す。以上の動作を繰返すことにより、入力データを16ビット単位で固定領域に詰め込むことができる。

0008

図8を参照して、フォーマット回路210は、1DCTブロックの可変長符号データを記憶するための先入れ先出しメモリ(FIFO)206と、1DCTブロックの可変長符号データを可変長符号化回路186より受け、FIFO206に書込み、FIFO206から読出し小ブロック単位でパック処理し、パック処理されたデータとパック処理しきれなかったデータとを出力するためのデータ制御器(DCTPACK)201と、小ブロック単位でパック処理された輝度信号に対応した4DCTブロックのデータと、色差信号に対応した2DCTブロックのデータとを記憶するためのFIFO207と、小ブロック単位でパック処理した際、パック処理しきれなかったデータを記憶するためのメモリ(MR)204と、DCTPACK201の出力に接続され、上述の6DCTブロック(4DCTブロック+2DCTブロック)のデータを受け、それらのデータのうち、小ブロック単位でパック処理されたデータをFIFO207に書込み、パック処理しきれなかったデータをMR204に書込み、FIFO207およびMR204よりそれぞれデータを読出し、中ブロック単位でパック処理し、パック処理されたデータとパック処理しきれなかったデータとを出力するためのデータ制御器(INTERPACK)202と、中ブロック単位でパック処理された輝度信号に対応した20DCTブロック(4DCTブロック×5)のデータと、色差信号に対応した10DCTブロック(2DCTブロック×5)のデータとを記憶するためのFIFO208と、中ブロック単位でパック処理した際、パック処理しきれなかったデータを記憶するためのメモリ(VR)205と、INTERPACK202の出力に接続され、上述の30DCTブロック(20DCTブロック+10DCTブロック)のデータを受け、それらのデータのうち、中ブロック単位でパック処理されたデータをFIFO208に書込み、パック処理しきれなかったデータをVR205に書込み、FIFO208およびVR205よりそれぞれデータを読出し、大ブロック単位でパック処理し、パック処理されたデータを出力するための制御器(EXTERPACK)203とを含む。

0009

なお、FIFO207、FIFO208、MR204およびVR205は、データの高速処理のためそれぞれ2枚のメモリ構成となっており、一方が書込み可能であれば、他方は読出し可能となる。

0010

フォーマット回路210の動作の概略を説明する。DCTPACK201は、1DCTブロックのデータを1つの小ブロックに詰め込む作業、すなわちパック処理を行なう。INTERPACK202は、DCTPACK201で小ブロックに格納しきれず溢れ出たデータを同一中ブロックの他の小ブロックの隙間領域に格納する。EXTERPACK203は、さらに同一中ブロックに格納しきれなかったデータを同一大ブロック内にある他の中ブロックの隙間領域に格納する。EXTERPACK203での処理においても格納しきれなかったデータは消去される。

0011

DCTPACK201は、1フレームの映像信号(輝度信号Y、色差信号Cr、Cb)であって、水平8画素×垂直8画素の合計64画素を1つの単位として標本化DCT処理、量子化および可変長符号化処理を施された1DCTブロックのデータをY→Y→Y→Y→Cr→Cbの順で受ける。1DCTブロックのデータに含まれる各々のデータは、3〜16ビットの可変長符号データである。

0012

各データは、順次FIFO206に書込まれ、FIFO206から読出され、DCTPACK201にて、小ブロック単位のパック処理が施される。1DCTブロック分のデータがFIFO206に書込まれる際、書込みの最後に、そのデータが終りであることを示すEOB(End Of Block)が書込まれる。

0013

図9を参照して、パック処理を施した際、パック処理されたデータ(小ブロックに納まったデータ)を低域データと定義し、パック処理しきれなかったデータ(小ブロックに納まりきれなかったデータ)を高域データと定義する。また、低域データのうち、16ビットのデータをLAC0と定義し、16ビット未満のデータをLAC1と定義する。

0014

DCTPACK201は、1DCTブロックのデータを1つの小ブロック内にパック処理し、処理後のデータを低域データと高域データとに分ける。図9(b)に示すように、1DCTブロックのデータサイズが小ブロックのデータサイズより大きい場合には、入力データの先頭から小ブロック分のデータが低域データLAC0(101)となり、それ以降のデータは高域データ102となる。この場合は、すべての低域データが必ず16ビットになるため、データLAC1は存在しない。

0015

また、図9(a)に示すように、1DCTブロック分の入力データサイズが小ブロックのデータサイズより小さい場合には、すべての入力データが低域データとなり、16ビットにパック処理されているデータはデータLAC0(103)となり、16ビットに満たない最後の半端なデータだけがデータLAC1(104)となる。このため、低域データのほとんどは16ビットのデータで構成されることになる。

0016

たとえば、図10(a)に示すような6DCTブロックのデータが、DCTPACK201に順次供給されたとする。ここで、添字の番号が同じデータを合せたデータ(Y11+Y'11 +Y''11など)が、1DCTブロックの入力データを表わしている。DCTPACK201で小ブロック単位のパック処理が施され(図10の第1ステップ)、入力データは、低域データ(Y11、Y12、Y13、Y14、C11およびC12)と高域データ(Y'11 、Y''11、Y'13 、Y''13およびC'12)とに分類され、出力される。

0017

Y12、Y14に対応した1DCTブロック分の入力データをパック処理した際、それらの入力データのサイズは、それぞれ小ブロックのデータサイズより小さく、空白になっている領域が隙間領域となる。

0018

INTERPACK202は、低域データおよび高域データを受け、低域データ(図10の第1ステップ)をFIFO207に書込み、高域データをMR204に書込む図10の第2ステップに示すように、同一中ブロックに属する各々の小ブロックの隙間領域(Y12およびY14の属する小ブロックの隙間領域)に、同一中ブロック内の小ブロックに格納しきれなかった可変長符号化データ(Y'11 、Y''11、Y'13 、Y''13およびC'12 )をMR204に格納された順に詰め込み、中ブロック単位のパック処理を施す(図10の第2ステップ)。この処理で詰め込まれた可変長符号データを高域データ0(HAC0)と呼ぶ。

0019

INTERPACK202は、中ブロック単位のパック処理を施した低域データ(図10の第2ステップ)と、パック処理を施したが隙間領域に詰め込まれなかった高域データ(Y''13およびC'12 )とを出力する。

0020

図11を参照して、MR204にはDCTPACK201で小ブロックに詰め込まれなかった可変長符号データがパック処理され記憶される。

0021

図12を参照して、FIFO207には、輝度信号に対する4つの低域データ(各7ワード)と色差信号に対する2つの低域データ(各5ワード)とが格納される。このため、38ワードのメモリが必要になる。さらにFIFO207に格納されたデータにはビット長、隙間領域等の付加情報図12斜線部分)が各ワード毎に格納される。このため、FIFO207の各ビット幅は、実際には17ビット以上になる。

0022

また、6DCTブロック(1マクロブロック)分のデータがDCTPACK201で処理され、MR204およびFIFO207にそれぞれのデータが格納されるまでINTERPACK202はパック処理および出力を開始しない。1マクロブロック分のデータが格納された時点で、INTERPACK202はFIFO207に記憶された低域データ(LAC0、LAC1)および付加情報、ならびにMR204に記憶された高域データに基づき、パック処理を行なう。

0023

EXTERPACK203は、INTERPACK202より出力された可変長符号データを受け、中ブロック単位のパック処理が施された可変長符号データ(LAC0、LAC1、HAC0)をFIFO208に格納し、中ブロックに格納できなかった可変長符号データ(Y''13とC'12 )をVR205に格納する。

0024

EXTERPACK203は、同一中ブロックに格納できなかった可変長符号データ(Y''13とC'12 )を同一大ブロック内の他の中ブロックに存在する隙間領域に格納する。データの格納は、VR205に格納されたデータの順に行なう。この処理で格納された可変長符号語データを高域データ1(HAC1)と呼ぶ。

0025

図13を参照して、FIFO208には、INTERPACK202で処理された5マクロブロック(1ビデオセグメント)のデータが順次格納される。このため、FIFO208には190ワード(38ワード×5)のメモリが必要になる。さらにFIFO208に格納されたデータにはビット長等の付加情報(図中斜線部分)も格納される。このためFIFO208の各ビット幅は、実際には17ビット以上になる。

0026

1ビデオセグメントのデータがINTERPACK202で処理され、FIFO207にデータ(LAC0、LAC1、HAC0)が格納されるまでEXTERPACK203はパック処理および出力を開始しない。

0027

EXTERPACK203は、FIFO208に記憶されたデータ(LAC0、LAC1、HAC0)および付加情報、ならびにVR205に記憶されたデータに基づき、パック処理を行なう。パック処理された結果を出力する。この際、EXTERPACKで同一大ブロックに格納しきれずVR205中に残されたデータは消去される。

0028

このようなフォーマット回路210を有する画像信号記録装置188により、映像信号を固定長のデジタル信号として出力することができる。

発明が解決しようとする課題

0029

しかし、画像信号記録装置188のフォーマット回路210には、以下に掲げる問題点がある。

0030

入力データをフォーマット処理した後、実際に保持しなければならないデータは大ブロック分のデータ、すなわち、190×16×2=6080ビットのデータである。

0031

これに対して、フォーマット処理する際、データを一時的に保持しておくFIFO206、207および208のメモリ容量の合計値は、たとえばFIFO206、207および208のそれぞれの付加情報の記憶容量を5ビットとした場合、64×21(FIFO206)+38×21×2(FIFO207)+190×21×2(FIFO208)=10920ビットとなり、実際に保持しなければならないデータに比べ大きいことが問題となる。

0032

また、FIFO207〜208の各々には、16ビットのデータと16ビット未満のデータとが混在して格納される。一方、FIFO207〜208に格納されるデータのほとんどはビット幅が16ビットであるにもかかわらず、このデータに関してもビット幅等の付加情報が必要になり17ビット幅以上のメモリが必要になっていた。

0033

このため、フォーマット回路210を構成するには、大容量メモリを用いる必要がある。このフォーマット回路210をIC(IntegratedCircuit)化する際には、配置面積コスト的な問題がさらに発生する。

0034

また、小ブロックに格納されることが確定している低域データ(LAC0、LAC1)をFIFO207およびFIFO208へと順次移動させる必要がある。このため、フォーマット回路210内部での信号の遷移(1⇔0)の回数が増加し、消費電力が大きくなる。大消費電力は、携帯機器として位置付けられる画像信号記録装置188にとっては、解決すべき課題である。

0035

特開平7−115544号公報に開示されている映像信号処理装置では、16ビット未満のデータに対してだけ付加情報が付けられている。このため、16ビット幅以下のメモリを用いた構成とすることができる。しかし、データ処理高速性を維持するために、フォーマット処理の済んだ可変長符号データを格納するためのメモリ(190ワード×16ビット)が、可変長符号データ(低域データ)の書込を行なうためのメモリと、可変長符号データ(高域データ)の書込を行なうためのメモリと、フォーマット処理後のデータを記憶するためのメモリとの3枚のメモリが必要であった。

0036

このため、大容量のメモリを必要とする問題がある。本発明はこのような問題点を解決するためになされたもので、使用するメモリ量を削減し、できるだけ信号の遷移回数を減らし低消費電力化を図ることを目的とする。

課題を解決するための手段

0037

請求項1に記載の発明にかかる画像信号記録装置は、デジタル化された映像信号を受け、映像信号を直交変換するための直交変換回路と、直交変換された映像信号より符号量制御係数の決定を行なうための符号量決定回路と、符号量制御係数をもとに、直交変換された映像信号を量子化するための量子化回路と、量子化された映像信号を各々ビット長の可変な可変長符号データに変換するための可変長符号回路と、可変長符号データを所定ビット幅の固定領域に詰め込むためのフォーマット回路とを含む。上記フォーマット回路は、可変長符号データを受け、可変長符号データを、所定ビット幅のデータになるように組替え、組替えられたデータを、第1の固定領域内に収まった所定ビット幅のデータと、それ以外のデータとに分類するための第1のデータ制御器と、第1のデータ制御器に接続され、第1の固定領域内に収まった所定ビット幅のデータを、第1の固定領域単位で記憶するための固定データ記憶装置と、第1のデータ制御器に接続され、上記それ以外のデータを記憶するための第1の固定外データ記憶装置と、第1の所定個数の第1の固定領域は、第2の固定領域を形成し、第1の固定外データ記憶装置に接続され、上記それ以外のデータを所定ビット幅のデータになるように組替え、組替えられたデータのうち、所定ビット幅のデータを、固定データ記憶装置内の同一の第2の固定領域内に存在する他の第1の固定領域の未記憶部分に書込むための第2の制御器とを含む。

0038

請求項1に記載の発明によると、第1のデータ制御器での処理の結果、第1の固定領域内に収まる所定ビット幅となったデータは、パック処理終了時点で固定データ記憶装置に記憶される。このため、所定ビット幅のデータを記憶するための記憶装置を共通化することができ、メモリ容量を削減することができる。また、所定ビット幅のデータは一旦固定データ記憶装置に記憶されると、出力時までそのままの状態が保たれるため、フォーマット回路内での信号の遷移回数を減少させることができ、低消費電力化を図ることができる。

0039

さらに、第1のデータ制御器での処理の結果、第1の固定領域内に収まる所定ビット幅となったデータを固定データ記憶装置に記憶し、それ以外のデータを第1の固定外データ記憶装置に記憶する。このため、データのビット幅などの付加情報が必要なデータと不必要なデータとを分けて記憶することができる。このため、無駄な付加情報が必要なくなり、メモリ容量を削減することができる。

0040

請求項2に記載の発明にかかる画像信号記録装置は、請求項1に記載の発明の構成に加えて、上記フォーマット回路は、上記第2のデータ制御器に接続され、上記第1の固定外データ記憶装置に格納された上記それ以外のデータのうち、上記第2の制御器で上記第1の固定領域の未記憶部分に書込まれたデータ以外のデータを記憶するための第2の固定外データ記憶装置と、第2の所定個数の上記第2の固定領域は、第3の固定領域を形成し、上記第2の固定外データ記憶装置に接続され、上記第2の制御器で上記第1の固定領域未記憶部分に書込まれたデータ以外のデータを上記所定ビット幅のデータになるように組替え、組替えられたデータのうち、上記所定ビット幅のデータを、上記固定領域内の同一の上記第3の固定領域内に存在する他の上記第2の固定領域内の未記憶部分に書込むための第3の制御器とをさらに含む。

0041

請求項3に記載の発明にかかる画像信号記録装置は、請求項1〜2のいずれかに記載の発明の構成に加えて、上記第1のデータ制御器は、上記可変長符号データを受け、上記可変長符号データを、上記所定ビット幅のデータになるように組替え、組替えられたデータを上記第1の固定領域内に収まった上記所定ビット幅のデータと、それ以外のデータとに分類し、かつ上記所定ビット幅のデータを上記固定データ記憶装置に書込む期間中、書込禁止信号を出力するための手段を含み、上記第2の制御器は、上記第1の固定外データ記憶装置に接続され、上記それ以外のデータを上記所定ビット幅のデータになるように組替え、かつ上記書込禁止信号に応答し、上記書込禁止信号が出力されていない期間に、組替えられたデータのうち、上記所定ビット幅のデータを、上記固定データ記憶装置内の同一の上記第2の固定領域内に存在する他の上記第1の固定領域の未記憶部分に書込むための手段を含む。

0042

請求項3に記載の発明によると、請求項1〜2に記載の発明の作用、効果に加えて、第1のデータ制御器が書込み動作を行なっているときは、第2のデータ制御器は書込み制御を行なえない。このような構成にすることにより、同じ大ブロックの画像に対して、第1のデータ制御器の動作終了を待たずに第2のデータ制御器を動作させることができることを保証できるようになる。このため、固定データ記憶装置に蓄えておくべき時間が節約でき、固定データ記憶装置は従来の3枚のメモリ構成から2枚のメモリ構成にすることができる。このため、メモリ容量を削減することができる。

0043

請求項4に記載の発明にかかるフォーマット回路は、可変長符号データを受け、上記可変長符号データを、所定ビット幅のデータになるように組替え、組替えられたデータを、第1の固定領域内に収まった上記所定ビット幅のデータと、それ以外のデータとに分類するための第1のデータ制御器と、上記第1のデータ制御器に接続され、上記第1の固定領域内に収まった上記所定ビット幅のデータを、上記第1の固定領域単位で記憶するための固定データ記憶装置と、上記第1のデータ制御器に接続され、上記それ以外のデータを記憶するための第1の固定外データ記憶装置と、第1の所定個数の上記第1の固定領域は、第2の固定領域を形成し、上記第1の固定外データ記憶装置に接続され、上記それ以外のデータを上記所定ビット幅のデータになるように組替え、組替えられたデータのうち、上記所定ビット幅のデータを、上記固定データ記憶装置内の同一の上記第2の固定領域内に存在する他の上記第1の固定領域の未記憶部分に書込むための第2の制御器とを含む。

0044

請求項4に記載の発明によると、第1のデータ制御器での処理の結果、第1の固定領域内に収まる所定ビット幅となったデータは、パック処理終了時点で固定データ記憶装置に記憶される。このため、所定ビット幅のデータを記憶するための記憶装置を共通化することができ、メモリ容量を削減することができる。また、所定ビット幅のデータは一旦固定データ記憶装置に記憶されると、出力時までそのままの状態が保たれるため、フォーマット回路内での信号の遷移回数を減少させることができ、低消費電力化を図ることができる。

0045

さらに、第1のデータ制御器での処理の結果、第1の固定領域内に収まる所定ビット幅となったデータを固定データ記憶装置に記憶し、それ以外のデータを第1の固定外データ記憶装置に記憶する。このため、データのビット幅などの付加情報が必要なデータと不必要なデータとを分けて記憶することができる。このため、無駄な付加情報が必要なくなり、メモリ容量を削減することができる。

0046

請求項5に記載の発明にかかるフォーマット回路は、請求項4に記載の発明の構成に加えて、上記第2のデータ制御器に接続され、上記第1の固定外データ記憶装置に格納された上記それ以外のデータのうち、上記第2の制御器で上記第1の固定領域の未記憶部分に書込まれたデータ以外のデータを記憶するための第2の固定外データ記憶装置と、第2の所定個数の上記第2の固定領域は、第3の固定領域を形成し、上記第2の固定外データ記憶装置に接続され、上記第2の制御器で上記第1の固定領域未記憶部分に書込まれたデータ以外のデータを上記所定ビット幅のデータになるように組替え、組替えられたデータのうち、上記所定ビット幅のデータを、上記固定領域内の同一の上記第3の固定領域内に存在する他の上記第2の固定領域内の未記憶部分に書込むための第3の制御器とをさらに含む。

0047

請求項6に記載の発明にかかるフォーマット回路は、請求項4〜5のいずれかに記載の発明の構成に加えて、上記第1のデータ制御器は、上記可変長符号データを受け、上記可変長符号データを、上記所定ビット幅のデータになるように組替え、組替えられたデータを上記第1の固定領域内に収まった上記所定ビット幅のデータと、それ以外のデータとに分類し、かつ上記所定ビット幅のデータを上記固定データ記憶装置に書込む期間中、書込禁止信号を出力するための手段を含み、上記第2の制御器は、上記第1の固定外データ記憶装置に接続され、上記それ以外のデータを上記所定ビット幅のデータに成るように組替え、かつ上記書込禁止信号に応答し、上記書込禁止信号が出力されていない期間に、組替えられたデータのうち、上記所定ビット幅のデータを、上記固定データ記憶装置内の同一の上記第2の固定領域内に存在する他の上記第1の固定領域の未記憶部分に書込むための手段を含む。

0048

請求項6に記載の発明によると、請求項4〜5に記載の発明の作用、効果に加えて、第1のデータ制御器が書込み動作を行なっているときは、第2のデータ制御器は書込み制御を行なえない。このような構成にすることにより、同じ大ブロックの画像に対して、第1のデータ制御器の動作終了を待たずに第2のデータ制御器を動作させることができることを保証できるようになる。このため、固定データ記憶装置に蓄えておくべき時間が節約でき、固定データ記憶装置は従来の3枚のメモリ構成から2枚のメモリ構成にすることができる。このため、メモリ容量を削減することができる。

発明を実施するための最良の形態

0049

以下、本発明の実施の形態に係る画像信号記録装置について説明する。本実施の形態にかかる画像信号記録装置は、図5を参照して説明した従来の画像信号記録装置の構成において、フォーマット回路210の代わりに、フォーマット回路10を用いたものである。

0050

図1を参照して、フォーマット回路10は、可変長符号データをDCTブロック単位で受け、小ブロック単位のパック処理を行ない、かつパック処理を行なったいる際に書込禁止信号をデータ書込制御信号線9に出力するための制御器(DCTPACK)1と、DCTPACK1の出力に接続され、小ブロック単位でパック処理した際、パック処理しきれなかった高域データを記憶するためのメモリ(MR)2と、小ブロック単位でパック処理された低域データのうち、所定ビット数(ここではビット数を16として説明する)未満のデータ(LAC1)と隙間情報(小ブロックのデータ未格納部のワード数)とを格納するためのメモリ(FM)3と、MR2およびFM3に記憶されたデータを読出し、書込禁止信号に応答し、DCTPACK1がパック処理を行なっていない時に、中ブロック単位のパック処理を行なうための制御器(INTERPACK)4と、INTERPACK4の出力に接続され、中ブロック単位のパック処理を行なった結果、パック処理しきれなかった高域データを記憶するためのメモリ(VR)5と、中ブロック単位のパック処理を行なった結果パック処理されたデータのうち、16ビット未満のデータと隙間領域の情報とを格納するためのメモリ(FV)6と、VR5およびFV6に記憶されたデータを読出し、大ブロック単位のパック処理を行なうための制御器(EXTERPACK)7と、DCTPACK1、INTERPACK4およびEXTERPACK7でパック処理された16ビットのデータを記憶するためのメモリ(FBUF)8とを含む。

0051

FBUF8は、図6に示すように、ブロック分けされている。なお、MR2、FM3、VR5、FV6およびFBUF8は、データ処理を淀みなく行なうようにインターリーブ動作させるために、各々2枚のメモリ構成となっており、一方が書込可能の時に、他方が読出可能となる。

0052

フォーマット回路10の各部は以下のように動作する。DCTPACK1は、従来と同様、中ブロック内のDCT数(ここでは6とする)分のブロックのデータを順次受け、各々のDCTブロックのデータを小ブロック単位でパック処理する。パック処理の結果、高域データがMR2に記憶され、低域データLAC1が、小ブロックの隙間情報とともにFM3に記憶される。また、低域データLAC0が、FBUF8に記憶される。

0053

INTERPACK4は、FM3に記憶されたデータLAC1および隙間情報ならびにMR2に記憶された高域データをもとに、同一中ブロック内の隙間領域に高域データをパック処理して詰め込む。INTERPACK4は、パック処理した結果、16ビット幅になったデータをFBUF8に記憶し、パック処理しきれなかった高域データをVR5に記憶する。MR2に記憶されたデータが全て中ブロックに詰め込まれた場合であって、中ブロック内に依然隙間領域が存在する場合には、16ビット未満のデータと隙間情報とをFV6に記憶する。

0054

EXTERPACK7は、FV6に記憶された16ビット未満のデータおよび隙間情報ならびにVR5に記憶されたデータをもとに、同一大ブロック中の隙間領域に高域データをパック処理して詰め込み、結果をFBUF8に書込む。FBUF8の容量を超え、書込むことができなかったデータは破棄される。

0055

図2図4を参照して、DCTPACK1の動作をさらに詳しく説明する。DCTPACK1は1DCTブロックごとに可変符号長データを受け、従来と同様の処理でパック処理した後、1DCTブロック分のデータを高域データと、低域データLAC0と、低域データLAC1とに分類する。

0056

図2(a)を参照して、1DCTブロック分のデータサイズが小ブロックのメモリ容量以上の場合は、小ブロックに入りきれず溢れたデータはMR2に記憶され、FM3には隙間領域がないという情報が記憶される。また、FBUF8には、小ブロックのメモリ容量と同サイズのパック処理されたデータが記憶される。

0057

図2(b)を参照して、1DCTブロック分のデータサイズが小ブロックのメモリ容量未満の場合は、小ブロックに入りきれず溢れたデータはない。このため、MR2への書込みはなく、FM3には低域データLAC1と小ブロックの隙間領域の情報とが書込まれる。また、FBUF8には、低域データLAC0が書込まれる。たとえば、図3(a)のような6DCTブロックのデータが、DCTPACK1に順次供給されたとする。ここで、添字の番号が同じデータを合わせたデータ(Y11+Y'11 など)が、1DCTブロックの入力データを表わしている。また、Y11、Y12、Y13、Y14、C11およびC12は低域データLAC0表わしている。Y'''12 およびY'''14 は低域データLAC1を表わしており、Y'11 、Y'13 、Y''13およびC''12は、高域データを表わしている。

0058

DCTPACK1は、各々のDCTブロックのデータの低域データLAC0(Y11、Y12、Y13、Y14、C11およびC12)をFBUF8に格納する(図3の第1ステップ)。

0059

図4を参照して、高域データ(Y'11 、Y'13 、Y''13およびC''12)は、パック処理された後、データ303として、MR2に書込まれる。

0060

同様に低域データLAC1(Y'''12 およびY'''14 )も1マクロブロック分のデータがパック処理され、FM3に書込まれる。

0061

MR2およびFM3に1マクロブロック分のデータが格納された後、INTERPACK4は処理を開始する。このため、INTERPACK4での処理は、DCTPACK1での処理よりも1マクロブロック分だけ遅れることになる。

0062

次に、INTERPACK4の動作を詳述する。INTERPACK4は、FM3に記憶された隙間情報をもとに、必要なサイズの高域データをMR2から読出す。たとえば、図4のようにFM3から読出されたデータ301をもとに、MR2から2ワードのデータ304を読出してくる。

0063

その後、既にその隙間領域のある小ブロックに格納されるべき低域データLAC1(図3のY'''12 )の後に、データ304を付加するパック処理を行ない、パック処理され、所定のビット数、すなわち16ビットになったデータ309をFBUF8に書込む。パック処理の結果、溢れ出たデータ305は、INTERPACK4に保持される。

0064

INTERPACK4は、さらにFM3より読出されたデータ302をもとに、MR2から4ワードのデータ306を読出してくる。

0065

その後、データ307(図3のY'''14 )の後に、データ305とデータ306とを付加するパック処理を行ない、パック処理されたデータ306をFBUF8に書込む。パック処理の結果、溢れ出たデータ308は、INTERPACK4に保持される。

0066

同様の処理を、同一中ブロック内の全ての小ブロックに対して行ない、その結果、INTERPACK4およびMR2に保持された高域データは、VR5に書込まれる。また、パック処理の対象とならなかったFM3内のデータはFV6に書込まれる。INTERPACK4でのパック処理が終了した時点で、FBUF8の小ブロックの隙間領域のうち、詰め込み可能な部分には、データが詰め込まれる(図3の第2ステップ)。

0067

データ処理の高速性を上げる目的から、INTERPACK4がFBUF8にデータを書込む処理と、DCTPACK1がFBUF8にデータを書込む処理とは、並列処理される。しかし、同じクロックタイミングでのメモリへのデータ書込は行なえない。このため、DCTPACK1がFBUF8に低域データを書込んでいるときは、DCTPACK1からINTERPACK4に接続されているデータ書込制御信号線9に書込禁止信号が出力される。それを受けたINTERPACK4は、書込禁止信号が出力されている間、FBUF8への書込を行なわない。

0068

INTERPACK4でのパック処理において、小ブロックに隙間領域がない場合には、FM3に記憶された隙間領域の容量は0ワードとなる。このため、上述したパック処理は行なわれず、MR2に記憶された高域データはすべてVR5に書込まれる。

0069

逆に、パック処理の途中でMR2に記憶された高域データがなくなった場合、同一中ブロック内に隙間領域があっても、パック処理の続行ができない。このため、INTERPACK4は、その時点での隙間領域のデータをFV6に書込み、他の中ブロックに対するパック処理を開始する。

0070

INTERPACK4のパック処理で同一中ブロックに格納しきれず溢れてしまった高域データはVR5に書込まれ、INTERPACK4のパック処理でも格納しきれずに隙間の残った小ブロックの隙間情報とデータLAC1はFV6に書込まれる。VR5およびFV6に5マクロブロック(1ビデオセグメント)のデータが格納された後、EXTERPACK7は処理を開始する。このため、EXTERPACK7での処理は、INTERPACK4での処理よりも1ビデオセグメント分だけ遅れることになる。

0071

最後に、EXTERPACK7の動作を詳述する。EXTERPACK7は、FV6に記憶されている隙間情報とデータLAC1とをもとに、VR5に記憶された高域データを同一大ブロックの隙間領域にパック処理し、FBUF8に書込む(図3の第3ステップ)。EXTERPACK7のパック処理はINTERPACK4でのパック処理と同様であるが、INTERPACK4でのパック処理は、同一中ブロック内で高域データの詰め込み処理を行なうのに対し、EXTERPACK7のパック処理は同一大ブロック内で高域データの詰め込み処理を行なうところが異なる。

0072

EXTERPACK7のパック処理の結果、他の中ブロックの隙間領域にも入りきれない高域データは消去される。また、EXTERPACK7は、パック処理の結果、FBUF8内に隙間領域が残った場合には、その隙間領域は元に戻すデコード処理には不要であるため、そのまま放置する。また、FBUF8に書込まれたデータのうち’1’が多ければ’1’を、’0’が多ければ’0’を書込むようにすると、外部へ出力する際にデータの遷移確率が減少するため、低消費電力化のためには望ましい。

0073

本実施の形態に係る画像信号記録装置は、フォーマット処理する際、固定領域に格納されるデータを一時的に保持しておくメモリ(従来のFIFO207とFIFO208)が必要なくなり、代わりに従来のFIFO208と同じ容量のFBUF8だけでよくなる。このため、必要とするメモリの容量を大幅に削減することができる。

0074

また、16ビットのデータはMR2およびVR5に格納し、16ビット未満のデータはFM3およびFV3に格納し処理を行なう。このため、16ビット未満のデータに関してだけビット長等の付加情報があればよく、従来16ビットのデータに付加されていた情報を削減できる。このため、必要とするメモリの容量削減につながる。

0075

さらに、INTERPACK4は、DCTPACK1より出力される書込禁止信号に応じて書込み処理を行なう。このため、DCTPACK1におけるデータ処理が一つのビデオセグメント全体に対して終了するのを待たずに、INTERPACK4におけるデータ処理を行なうことができる。このため、FBUFメモリを従来の3枚構成から2枚構成にすることができ、必要とするメモリ容量の削減につながる。

0076

また、従来と異なり、パック処理され、確定したデータはFBUF8に書込んで出力時までそのままの状態で保つため、確定したデータを転送する必要がなくなり、フォーマット回路10内部での信号の遷移が少なくなる。このため、消費電力を小さくすることができる。

図面の簡単な説明

0077

図1本発明の一実施の形態に係るフォーマット回路の構成を示すブロック図である。
図2小ブロック単位のパック処理を説明する図である。
図3フォーマット処理を説明する図である。
図4中ブロック単位のパック処理を説明する図である。
図5従来の画像信号記録装置の構成を示すブロック図である。
図6フォーマット後のデータの構成を説明する図である。
図7パック処理を説明する図である。
図8従来のフォーマット回路の構成を示すブロック図である。
図9高域データと低域データとを説明する図である。
図10フォーマット処理を説明する図である。
図11高域データのパック処理を説明する図である。
図12FIFO207の構成を示す図である。
図13FIFO208の構成を示す図である。

--

0078

1 DCTPACK
2MR
3FM
4 INTERPACK
5VR
6 FV
7 EXTERPACK
8 FBUF
9データ書込制御信号線
10 フォーマット回路

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ