図面 (/)

技術 データストリームにおける所定のパターンを検出するための装置、データストリームにおける所定のパターンを検出するための方法、およびデータパケットにおける所定のパターンを識別するためのネットワークインターフェイスにおける方法

出願人 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド
発明者 ジェフリー・ロイ・ドゥウォーク
出願日 1998年5月13日 (23年0ヶ月経過) 出願番号 1998-130068
公開日 1999年5月28日 (22年0ヶ月経過) 公開番号 1999-143799
状態 特許登録済
技術分野 計算機・データ通信 データの分類、組合せ 電源 小規模ネットワーク(3)ループ,バス以外
主要キーワード ウェイクアップ動作 スキップカウンタ マッチフラグ マッチ結果 同期データストリーム 遠隔ワークステーション リンクパートナー LED制御装置
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(1999年5月28日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (8)

課題

データストリームにおける所定のパターンを検出する。

解決手段

ネットワークインターフェイス(10)は、遠隔ワークステーションが要求する所定動作を行なうためワークステーションコンピュータウェイクアップを可能にするパターンマッチング回路を含む。パターンマッチング回路は、パターンデータフィールドと、そのフィールドとの比較前に無視されるべきデータストリームのバイトを特定する第2フィールドとを含むパターンエントリを記憶するメモリと、パターンデータフィールドとデータストリームのバイトの選択されたグループとを比較する比較器を含む。パターンマッチ論理受信データパケット所定パターンを含むかを比較結果に基づいて判断する。第2フィールドは比較器がパターンデータフィールドとの比較の前にデータストリームバイトを選択的に無視可能にし、パターンメモリに記憶する必要のあるナルデータ値の量を最小にする。

概要

背景

概要

データストリームにおける所定のパターンを検出する。

ネットワークインターフェイス(10)は、遠隔ワークステーションが要求する所定動作を行なうためワークステーションコンピュータウェイクアップを可能にするパターンマッチング回路を含む。パターンマッチング回路は、パターンデータフィールドと、そのフィールドとの比較前に無視されるべきデータストリームのバイトを特定する第2フィールドとを含むパターンエントリを記憶するメモリと、パターンデータフィールドとデータストリームのバイトの選択されたグループとを比較する比較器を含む。パターンマッチ論理受信データパケット所定パターンを含むかを比較結果に基づいて判断する。第2フィールドは比較器がパターンデータフィールドとの比較の前にデータストリームバイトを選択的に無視可能にし、パターンメモリに記憶する必要のあるナルデータ値の量を最小にする。

目的

効果

実績

技術文献被引用数
1件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

データストリームにおける所定のパターンを検出するための装置であって、前記所定のパターンの少なくとも一部を特定するパターンエントリを記憶するように構成されたパターンメモリを含み、前記パターンエントリは、パターンデータフィールドと、前記パターンデータフィールドとの比較の前に無視されるべきである、データストリームにおけるいくつかのバイトを特定する第2のフィールドとを含み、さらに、前記第2のフィールドに基づいて前記パターンデータフィールドと前記データストリームのバイトの選択された隣接するグループとを比較し、比較結果を出力するための比較器を含む、装置。

請求項2

前記比較器は、前記第2のフィールドに基づき、かつ前記データストリームの初めに対して、バイトの選択された隣接するグループをラッチする、請求項1に記載の装置。

請求項3

前記パターンメモリは、バイトの複数個の選択された隣接するグループのそれぞれから所定のパターンを識別するための複数個の前記パターンエントリを含み、前記パターンエントリの各々は、前記パターンデータフィールドに対して、バイトの対応の選択された隣接するグループの選択されたバイトのためのドントケア条件を示すマスクフィールドをさらに含み、前記比較器は、対応のマスクフィールドに基づいて、バイトの対応の選択された隣接するグループの各々のために比較結果を発生する、請求項2に記載の装置。

請求項4

それぞれのパターンエントリのために発生される比較結果に基づいて所定のパターンを検出するように構成されたマッチ論理をさらに含み、前記マッチ論理は前記パターンエントリの1つにおいて設定されるエンドビットに基づいて比較結果の終りを判断する、請求項3に記載の装置。

請求項5

前記パターンエントリの選択された1つのパターンデータフィールドおよびマスクフィールドの前記比較器への供給を制御するように構成されたステートマシンをさらに含み、前記ステートマシンは所定のパターンに対する所定のシーケンスにおけるパターンエントリにアクセスする、請求項3に記載の装置。

請求項6

前記パターンメモリは、それぞれの所定のパターンのためのパターンエントリのグループと制御エントリとを記憶し、前記ステートマシンは前記制御エントリに基づいて対応の所定のパターンを検出するためにパターンエントリのグループの1つを選択する、請求項5に記載の装置。

請求項7

前記比較器は、バイトの対応の選択された隣接するグループの各々のために比較結果をバイトごとに発生するための複数個のバイト比較器を含む、請求項3に記載の装置。

請求項8

各バイト比較器は、マスクフィールドからの対応のビット応答して所定の比較結果を発生するためのバイパス論理を含む、請求項7に記載の装置。

請求項9

前記第2のフィールドは前記パターンデータフィールドとの比較の前に無視されるべきである連続するいくつかのデータバイトグループを特定する、請求項1に記載の装置。

請求項10

前記比較器は媒体アクセス制御装置からデータストリームを受信し、前記比較器は、前記第2のフィールドに基づき、かつ前記媒体アクセス制御装置からの受信クロック信号に応答して、無視されるべきデータバイトグループを選択的に放棄する、請求項9に記載の装置。

請求項11

データストリームにおける所定のパターンを検出するための方法であって、前記所定のパターンに対応するシーケンスを有した複数個のパターンエントリをメモリに記憶するステップを含み、各パターンエントリは、前記所定のパターンに対応するパターンバイトを記憶するパターンデータフィールドと、第2のフィールド値を記憶する第2のフィールドとを含み、さらに、データストリームを受信するステップと、受信されたデータストリームの開始位置に基づいて前記パターンエントリの選択された1つを読出すステップと、対応の1つのパターンエントリの前記第2のフィールドに基づいて前記データストリームから隣接するデータバイトの少なくとも1つのグループを選択的に放棄するステップと、1つのパターンエントリからのパターンバイトと、選択的に放棄されたグループに隣接し、それに続く、前記データストリームからのデータバイトの第2のグループとを比較し、比較結果を出力するステップと、それぞれのパターンエントリのために検出された比較結果に基づいて前記データストリームにおける前記所定のパターンを検出するステップとを含む、方法。

請求項12

最後のパターンエントリにおける検出されたエンドビットに基づいてシーケンスのためのパターンエントリの終わりを識別するステップをさらに含む、請求項11に記載の方法。

請求項13

前記比較するステップは、前記パターンバイトの各々とデータバイトの第2のグループの対応の1つとを比較するステップと、対応のパターンエントリに記憶された対応のマスクビットに基づいて前記各パターンバイトのために比較結果を選択的に出力するステップとを含む、請求項11に記載の方法。

請求項14

前記選択的に放棄するステップは、前記第2のフィールドの放棄値を識別するステップと、放棄された値に基づいて隣接するデータバイトの少なくとも1つのグループを放棄するステップとを含み、放棄されたグループの数は前記放棄値に対応する、請求項13に記載の方法。

請求項15

前記受信するステップは、ネットワーク媒体からデータパケットを受信する媒体アクセス制御装置から前記データストリームを受信するステップを含む、請求項11に記載の方法。

請求項16

データパケットにおける所定のパターンを識別するためのネットワークインターフェイスにおける方法であって、パケット交換網から媒体アクセス制御装置によって前記データパケットを受信するステップと、受信されたデータパケットにおいて前記所定のパターンを検出するステップとを含み、前記検出するステップは、(1) 前記受信されたデータパケットの開始位置に基づいて、前記所定のパターンに対応する所定のシーケンスを有した複数個のパターンエントリを記憶するメモリから選択されたパターンエントリを読出すステップと、(2) 前記選択されたパターンエントリにおけるスキップフィールドに基づいて前記データパケットからデータバイトのグループを選択的にラッチするステップと、(3) 前記選択されたパターンエントリに対する比較結果を得るために、前記選択されたパターンエントリにおける対応のマスクビットに基づいて、前記データパケットからのデータバイトのラッチされたグループと前記選択されたパターンエントリにおけるパターンデータとを選択的に比較するステップと、(4) 前記所定のパターンを検出するために、前記所定のシーケンスとデータバイトの隣接するグループとに対してそれぞれのパターンエントリのための比較結果を累積するステップとを含む、方法。

請求項17

前記累積するステップは、前記比較結果における非マッチ結果の存在を判断するステップと、前記非マッチ結果の存在を判断する前に前記パターンエントリの1つにおけるエンドフィールドの検出に応答して前記所定のパターンの検出を示す信号を出力するステップとを含む、請求項16に記載の方法。

請求項18

前記選択的に比較するステップは、前記マスクビットの設定に応答して次の隣接するグループの対応の選択されたデータバイトのための比較結果として前記マスクビットを出力するステップを含む、請求項16に記載の方法。

請求項19

前記選択的に比較するステップは、第1の比較器においてラッチされたグループを比較するステップを含む、請求項16に記載の方法。

請求項20

受信されたデータパケットを第2の所定のパターンと同時に比較するステップをさらに含み、(1) 前記第2の所定のパターンのための第2の複数個のパターンエントリのための前記メモリから第2の選択されたパターンエントリを読出すステップと、(2) 前記第2の選択されたパターンエントリの対応のスキップフィールドに基づいて前記データパケットからデータバイトの第2のグループを選択的にラッチするステップと、(3) 前記第2の所定のパターンの検出のために、データバイトのラッチされた第2のグループと前記第2の選択されたパターンエントリにおけるパターンデータとを選択的に比較するステップとを含む、請求項19に記載の方法。

技術分野

0001

この発明はパターン認識に関し、特に、データストリームにおける所定のパターンを検出するのに用いるためにネットワークワークステーション内のメモリにパターンデータを記憶するための配列に関する。

0002

現在、ワークステーションコンピュータ電力節約機構を含むように設計されており、ここでワークステーションコンピュータは所定の期間活動停止した後閉鎖するものである。

0003

電力節約機構のある提案はワークステーションコンピュータのためのウェイクアップルーチン明記し、ここで、イーサネット型またはIEEE802.3ネットワークのようなネットワークに対するネットワークインターフェイスがネットワークからデータパケットを受信するための電力を維持する。所定のパターンを有したデータパケットを受信すると、ネットワークインターフェイスはワークステーションコンピュータに「ウェイクアップ」させ、たとえば、遠隔ワークステーションによって要求される所定の動作を行なわせる。

0004

このタイプのウェイクアップスキームを実施する際に遭遇する問題は、ネットワークインターフェイス装置があるパターンのデータを認識可能である必要があることである。パターンは典型的には、所定のパターンにマッチしなければならない受信されたデータパケット内の特定バイトと、パターン認識には関連がなく、したがって無視されるべきである他のデータバイトとから構成される。可能な解決策の1つは、受信されるデータパケットと同一のパターンを有するデータバイトのシーケンスをメモリに記憶することであり、ここでバイトごとの比較が記憶されたデータと受信されたパケットデータとの間で行なわれる。しかしながら、このような配列には、メモリに記憶された関連のない(すなわち、ドントケア)バイトからパターン比較における関連のあるバイトを比較ハードウェアが区別できるようにするためにさらなるオーバーヘッドが必要であるという欠点がある。さらに、受信されたデータパケットが、ドントケアとして無視されるかなり多数のバイトを含み得るので、受信されたデータパケットにおいて無視されるバイトに対応するナルデータのメモリへの記憶にはメモリ空間のかなりの浪費が伴う。

発明の概要

0005

複数個の関連のないデータバイトを有するデータストリームにおける所定のパターンの検出を可能にし、検出されるべきパターンのために必要な記憶空間を最小にする配列が必要である。

0006

また、パターンデータを記憶するために最小量のメモリを用いて、受信されたデータストリームと多数の所定のパターンとを同時に比較可能にする配列が必要である。

0007

また、所定のパターンの検出に関連のないデータバイトをデータストリームから選択的に放棄することによって、データストリームにおける所定のパターンを効率的に検出する配列が必要である。

0008

また、検出されるべきパターン内に複数個の関連のないデータバイトを有するデータストリームとの比較のためにメモリ内でパターンデータを圧縮するための配列が必要である。

0009

これらおよび他の要求がこの発明によって達成され、ここで、無視されるべき、データストリームのデータバイトを識別する対応のデータフィールドに基づいて、データストリームとパターンメモリに記憶されたパターンデータとの比較の間にデータストリームからのデータバイトのグループが選択的に放棄される。

0010

この発明の1つの局面に従うと、データストリームにおける所定のパターンを検出するための装置は、所定のパターンの少なくとも一部を特定するパターンエントリを記憶するように構成されたパターンメモリを含み、パターンエントリは、パターンデータフィールドと、パターンデータフィールドとの比較の前に無視されるべき、データストリームにおけるいくつかのバイトを特定する第2のフィールドとを含み、この装置はさらに、第2のフィールドに基づいてパターンデータフィールドとデータストリームのバイトの選択された隣接するグループとを比較し、比較結果を出力するための比較器を含む。各パターンエントリにおける第2のフィールドは、比較器がパターンデータフィールドとの比較の前にデータストリームにおけるいくつかのバイトを選択的に無視することを可能にし、パターンメモリにおけるナルデータ値の必要性を最小にする。したがって、パターンメモリに記憶されるパターンの大きさはほぼ50%縮小され得る。

0011

この発明の別の局面はデータストリームにおける所定のパターンを検出するための方法であって、所定のパターンに対応するシーケンスを有した複数個のパターンエントリをメモリに記憶するステップを含み、各パターンエントリは、所定のパターンに対応するパターンバイトを記憶するパターンデータフィールドと、第2のフィールド値を記憶する第2のフィールドとを含み、さらに、データストリームを受信するステップと、受信されたデータストリームの開始位置に基づいてパターンエントリの選択された1つを読出すステップと、対応の1つのパターンエントリの第2のフィールドに基づいてデータストリームから隣接するデータバイトの少なくとも1つのグループを選択的に放棄するステップと、その1つのパターンエントリからのパターンバイトと、選択的に放棄されたグループに隣接し、それに続く、データストリームからのデータバイトの第2のグループとを比較し、比較結果を出力するステップと、それぞれのパターンエントリのために検出された比較結果に基づいてデータストリームにおける所定のパターンを検出するステップとを含む、方法を提供する。検出されるべき所定のパターンに対応するシーケンスにおけるパターンエントリの記憶と、対応のパターンエントリのフィールドに基づいてデータストリームから隣接するデータバイトのグループを選択的に放棄することとによって、メモリ内で所定のパターンを特定するのに必要なパターンエントリの数が最小にされる。

0012

この発明のさらに別の局面は、データパケットにおける所定のパターンを識別するためのネットワークインターフェイスにおける方法であって、パケット交換網から媒体アクセス制御装置によってデータパケットを受信するステップと、受信されたデータパケットにおいて所定のパターンを検出するステップとを含み、検出するステップは、(1)受信されたデータパケットの開始位置に基づいて、所定のパターンに対応する所定のシーケンスを有した複数個のパターンエントリを記憶するメモリから選択されたパターンエントリを読出すステップと、(2)選択されたパターンエントリにおけるスキップフィールドに基づいてデータパケットからデータバイトのグループを選択的にラッチするステップと、(3)選択されたパターンエントリに対する比較結果を得るために、選択されたパターンエントリにおける対応のマスクビットに基づいて、データパケットからのデータバイトのラッチされたグループと選択されたパターンエントリにおけるパターンデータとを選択的に比較するステップと、(4)所定のパターンを検出するために、所定のシーケンスとデータバイトの隣接するグループとに対して、それぞれのパターンエントリのための比較結果を累積するステップとを含む、方法を提供する。スキップフィールドに基づくデータパケットからのデータバイトのグループの選択的なラッチングは、受信されたデータパケットにおける関連のあるバイトとメモリに記憶されたパターンエントリとの間の効率的な比較を可能にする。さらに、受信されたデータパケットの開始位置に基づく選択されたパターンエントリの読出によって、複数のパターン検出スキームが同時に実行可能となる。したがって、所定のデータパターンを記憶するための最小量の記憶空間で、受信されたデータパケットは複数の所定のデータパターンと同時に比較され得る。

0013

この発明のさらなる目的、利点および新規な特徴は以下の説明に一部記載され、一部以下の説明を吟味して当業者に明らかとなるか、またはこの発明を実行することによって学ばれ得る。この発明の目的および利点は前掲の特許請求の範囲に特定的に指摘される装置および組合せによって実現および達成できる。

0014

添付の図面が参照され、ここで、同じ参照符号を有するエレメントは全体を通して同じエレメントを表わす。

0015

この発明は、イーサネット(IEEE802.3)ネットワークのようなパケット交換網におけるネットワークインターフェイスの例とともに説明される。ネットワークインターフェイスアーキテクチャを初めに説明し、次に、受信されたデータパケットにおける所定のパターンを検出するための配列が従う。しかしながら、この発明は他のネットワークインターフェイスシステムにも適用可能であることが明らかとなるであろう。

0016

ネットワークインターフェイスアーキテクチャ
図1は、この発明の実施例に従うイーサネット(ANSI/IEEE802.3)ネットワークの媒体アクセスする例示的ネットワークインターフェイス10のブロック図である。

0017

ネットワークインターフェイス10、好ましくは単一チップの32ビットイーサネット制御装置コンピュータローカルバス12、たとえば周辺コンポーネント相互接続PCI)ローカルバスとイーサネットベースの媒体50との間のインターフェイスを与える。

0018

インターフェイス10はPCIバスインターフェイス装置16、バッファメモリ部18、およびネットワークインターフェイス部20を含む。PCIバスインターフェイス装置16はPCIスレーブインターフェイス16aおよびDMAインターフェイス16bを含む。スレーブインターフェイス16aは、PCI状態レジスタの読出およびプログラミングを含むPCI制御および状態情報を管理するが、ホストCPUとのPCIバスを介するスレーブ転送を管理するように構成されてもよい。DMAインターフェイス16bはネットワークインターフェイス10によるシステムメモリへ、かつそこからのDMA転送を管理する。したがって、PCIバスインターフェイス装置16はスレーブおよび/またはマスタ(たとえばDMA)モードにおいてPCI転送を行なうように選択的に構成され得る。

0019

メモリ部18はネットワークインターフェイスチップ10上で直接実現される16ビットSRAMを含む。開示される実施例に従うと、SRAM18は先入先出(FIFO)制御装置22の制御の下ランダムアクセスの態様でアクセスされてもよく、または、それぞれ受信経路および送信経路のために受信部18aおよび送信部18bへと分割されてもよい。

0020

ネットワークインターフェイス10は、DMAインターフェイス16bを介するDMA転送を管理するように構成されたバッファ管理装置24も含む。バッファ管理装置24は、開始アドレス、長さ等を特定する、ホストメモリ内のDMAディスクリプタに基づいてDMA転送を管理する。バッファ管理装置24は、命令をPCIバスサイクルへと変換するDMAインターフェイス16bへと命令を出すことによって、システムメモリから伝送バッファ18bへのDMA読出を開始する。したがって、バッファ管理装置24は、DMA転送のためのディスクリプタ管理と、メモリ部18からのデータの記憶および読出に関連したポインタとを含む。バッファ管理装置24およびメモリ制御装置22が別個の構成要素として示されるが、2つの装置はメモリ装置18へ、かつそこからのデータのすべての転送を制御するメモリ管理装置を形成するために統合されてもよい。

0021

ネットワークインターフェイス20は、媒体アクセス制御(MAC)コア26と、汎用直列インターフェイス(GPSI)28と、外部の10Mb/sまたは100Mb/s物理(PHY)トランシーバに接続するための媒体独立インターフェイス(MII)30と、外部アドレス検出インターフェイス(EADI)32と、マンチェスエンコーダおよびデコーダを有する付加装置インターフェイス(AUI)34と、10/100Mb/sツイストペアトランシーバ媒体付加装置(MAU)36とを含む。

0022

ネットワークインターフェイス10はまた、MIIポート30を介してMIIバス上で2つの装置間のMIIハンドシェイクを行なうように構成されたネットワークポート管理装置38を含む。このようなMIIハンドシェイクは、リンク情報と、管理データクロック(MDC)を用いるMII層でのプログラミング情報と、管理データ入力/出力(MDIO)経路とを含み得る。

0023

自動否定部40は、リンクパートナーが10Mb/s、100Mb/sで動作可能であるか、かつ、リンク半二重であるべきかまたは全二重であるべきかを示すデータを交換するために、PHY層上でリンクパートナーとのIEEEコンプライアントネゴシエーションを行なう。

0024

LED制御装置44は、内部デコーディング論理およびネットワークインターフェイス状態レジスタ(図示せず)に基づいて、LE出力信号の発生を選択的に制御する。ネットワークインターフェイス10はまた、IEEE1149.1コンプライアントJTAG境界スキャンテストアクセスポートインターフェイス36を含む。

0025

EPROMインターフェイス42は、ネットワークインターフェイスアダプタカード上または直列インターフェイスリンクを介してホストコンピュータマザーボート上でEEPROMに接続する。EEPROM(図1に示さず)はネットワークインターフェイスに関連した構成情報でプログラミングされ、ネットワークインターフェイスがEEPROMインターフェイス42を介して初期化の間に構成されることを可能にする。一旦初期化されると、ネットワークインターフェイスは内部レジスタ(図示せず)に構成情報を記憶し、ホストコンピュータがパワーダウンされる場合にネットワークインターフェイスをホストコンピュータとは独立して動作可能にさせる。したがって、ネットワークインターフェイスはホストコンピュータがスタンバイモードにある間に動作するよう構成でき、それによって、ネットワークインターフェイスはホストコンピュータ内の論理にパワーアップ情報を出力することが可能となり、それによって、ホストコンピュータは、ネットワークから受信され、かつ後述の特定のプロトコルを有するデータパケットに応答して自動的にターンオン可能となる。

0026

データストリームにおける所定のパターンの検出
図2は、活動停止の期間の間自動的に閉鎖し、後述の所定のパターンを有するネットワークインターフェイス10によってデータパケットが受信されると自動的に再開始するよう構成されたホストコンピュータ60のためのネットワークインターフェイス10を示すブロック図である。

0027

図2に示すように、ネットワークインターフェイス10は、ネットワーク媒体50から受信されたデータパケットから複数個の所定のパターンの1つを検出するように構成されたパターンマッチング回路(PMAT)62を含む。さまざまな電力管理スキームが、受信されたデータパケットに識別されるパターンに依存して種々のウェイクアップ動作を行なうために用いられる得る。

0028

図3は、受信されたデータパケットのための異なった3つのパターンシーケンス64を示す。たとえば、マイクロソフト・コーポレイション(Microsoft Corporation )によって示される電力管理パケットの1つのタイプは第1のパターンシーケンス64aを含み、ここで、ワード9および10における最後の4つのバイトがインターネットプロトコルに特定的なバイトであり、特定のデータパターンバイトが電力管理パケットのワード3および5に見られる。パターンシーケンス64bは代替的な所定のパターンを特定し、ここで、受信されたデータパケットの最初の6つのバイトが値「AD」(16進法)を含み、ワード3、7および8が所定のデータ値を含む。同様のパターンがパターン64cに関して説明される。

0029

開示される実施例に従うと、所定のパターン64a、64bおよび64cに関連したパターンデータは、対応のパターンデータフィールドとの比較の前に無視されるべき、データストリームにおけるいくつかのバイトを特定するフィールドをパターンメモリに記憶することによって圧縮される。図4は、所定のパターンの少なくとも一部を特定する、パターンメモリに記憶されるパターンエントリの構造を示す。パターンエントリ66は4バイトのパターンデータフィールド70、4ビットのマスクフィールド72、3ビットのスキップフィールド74、および1ビットのエンドフィールド76を含む。エンドフィールド76およびスキップフィールド74はそれぞれ最後/無視カウント(L/I)フィールドとして図3に示される。スキップフィールド74(すなわち、無視カウントフィールド)は、パターンデータフィールドとの比較の前に無視されるべき、データストリームにおけるいくつかのバイトを特定する。たとえば、図3の所定のパターン64aはワード3の最初の2つのバイト(たとえば、08/06)に所定のパターンデータを有し、したがって、パターン63aに従う電力管理パケットのワード0、1および2はパターン比較の目的のために無視され得る関連のないドントケアデータを含む。ナル値でパターンメモリの空間を浪費するのではなく、開示される実施例はパターンエントリ66aの最初のパターンエントリ(すなわち、ワード0)をスキップフィールド74に「3」の値を有するように設定する。したがって、スキップフィールド74(無視カウントフィールド)の値「3」は、パターン64aの最初の3つのワード(ワード0、ワード1およびワード2)がストリーム64aのワード3におけるデータバイトの次の隣接するグループとの比較の前に無視されるべきであることを示す。

0030

パターン64aに対応するパターンエントリ66aの次のパターンエントリ(たとえば、ワード1)が次にパターンメモリから読出される。次のパターンエントリ(ワード1)のスキップフィールド74は1の値を有し、データバイトの1つのグループ(たとえば、パターン64aのワード4)が、パターンデータフィールド「xx 01 xx xx」との比較のためにパターンストリームからのデータバイトの次の隣接するグループ(たとえば、ワード5)とのマッチングの前にスキップまたは放棄されるべきことを示す。

0031

したがって、スキップ/無視フィールド74は、対応のパターンエントリのためのスキップ/無視フィールドの値に基づいて比較器がデータストリーム64から隣接するデータバイトの少なくとも1つのグループを選択的に放棄可能にする。

0032

図3および図4に示すように、パターンエントリ66は、パターンデータフィールド70と比較されるバイトの対応のグループの選択されたバイトに対するドントケア条件を示す4ビットのマスクフィールド72を含む。たとえば、パターンエントリ66aのワード1はパターン「xx 01 xx xx」を含み、対応のマスクフィールドは値「1011」を有する。「1」のマスク値が無視条件に対応し、「0」のマスク値が対応のバイトのための比較条件に対応する。したがって、マスクフィールドパターン「1011」は、第2のパターンデータバイト「01」のみがデータストリームの対応のバイトと比較されるべきであり、かつ残りの3つのデータバイトが比較において無視されるべきであることを示す。したがって、開示される配列は、所定のシーケンスに配列された複数個のパターンエントリ66がメモリ内の空間の量を最小にしながら所定のパターンを表わすことを可能にする。3ビットのスキップフィールド74は最大で総数7つのワード(28バイト)を比較を行なう前にスキップ可能にする。効果的な比較は3つのパターン64a、64bおよび64cの大きさをパターンデータの168バイトから92バイトに縮小し、45%の縮小を行なうことが可能である。

0033

図5は、この発明の実施例に従ってデータストリームにおける所定のパターン66を検出するための図2パターンマッチ回路62を示すブロック図である。パターンマッチ回路62は、メモリ内の必要とされる空間の量を最小にするためにスキップ/無視フィールド74を用いることによってそれぞれのパターンを特定する図3のパターンエントリ66を記憶するように構成されたパターンメモリ80を含む。パターンマッチ回路62はまた、記憶されたパターンエントリ66の選択された1つのパターンデータフィールド70と図1の媒体アクセス制御装置(MAC)から供給されたパケットデータストリームからのバイトの選択されたグループとを比較するための少なくとも1つの比較器82を含む。図5に示すように、パターンマッチ回路は、受信されたデータパケットとパターンメモリ80に記憶されたそれぞれの所定のパターンとの同時の比較を可能にする複数個の比較器82i を含み得る。したがって、パターン66a、66bおよび66cの各々はそれぞれの比較器82i を用いて受信されたデータパケットと同時に比較できる。開示される実施例に従うと、パケットデータはMACから1クロック当りニブル(4ビット)のデータ速度で供給され、したがって、8クロックサイクルが比較器で単一のバイトを受信するために必要である。したがって、パターンメモリ80から対応の比較器82へとマスクおよびパターンデータを転送するのに1クロックサイクルかかると仮定すると、パターンマッチ回路62は32の同時の4バイト比較を行なうことができる。

0034

パターンマッチ回路62はまた、選択されたパターンエントリのパターンエントリデータ(たとえば、パターンデータフィールドおよびマスクフィールド)の適切な比較器82i への供給を制御するように構成されたステートマシン84を含む。ステートマシンはパターンメモリ80に記憶された制御エントリに基づいてパターンエントリ68を選択的にアドレス指定する。各制御エントリは、特定のパターンが比較のために能動化されるか、また第1の対応のパターンエントリ68の開始位置(たとえば、ワード0)を特定する。ステートマシン84は、MACからの入力データクロックと同期したクロック信号に基づいて、かつそれぞれのスキップフィールド74と最後のパターンエントリにおけるパターン比較の終りを特定するエンドビット76とに対して、比較の進行を追跡する。

0035

パターンマッチ回路62はまた、比較器82i から比較結果を受取るマッチ論理86を含む。マッチ論理86はパターンエントリの1つにおけるエンドフィールド86に設定されたエンドビットに基づいて比較結果の終りを判断する。後述するように、マッチ論理86は比較器82からの比較結果における非マッチ結果の存在を判断するために比較結果を監視する。マッチ論理86は、非マッチ結果の存在を判断する前に、パターンエントリの1つにおけるエンドフィールドの検出に応答して所定のパターンの検出を示す信号を出力する。図3に示すように、エンド信号はステートマシン84からストローブとして供給され得る。代替的に、エンドフィールドはパターンメモリ80から直接マッチ論理86に供給されてもよい。さらに、マッチ論理はマッチを有する対応のパターンに依存して種々のタイプのマッチ結果を出力してもよい。

0036

図4は、パターンデータとパケットデータからの入力データストリームとの間の比較をマスクフィールド72からのマスクビットについてより詳細に示す。たとえば、図4は、フィールド70のパターンデータとネットワークデータパケットからのデータストリームとをバイトごとに比較するように構成された比較器の1つ820 を示す。たとえば、パターンデータフィールドのバイト0がバイト比較器8200においてデータストリームの対応のバイトと比較され、パターンデータのバイト1がバイト比較器8201において入力データストリームの対応のバイトと比較され、以下同様である。各バイト比較器8201は比較結果を出力する8ビットの比較器90と、比較結果とマスクフィールド72からの対応のマスクビットとを受取るORゲート92とを含む。したがって、対応のマスクビットが1に設定されるならば、マスクビットは、対応の比較結果にかかわらず、対応の選択されたデータバイトのための比較結果として出力される。4ビットの比較結果(C0-3 )がマッチ論理86に出力され、ここで、値Cはマッチまたはドントケア条件では1に等しく、Cはマッチがない場合のみ0に等しい。

0037

図6は、この発明の実施例に従って媒体アクセス制御装置からのデータストリームにおける所定のパターンを検出するための方法のブロック図である。この方法はネットワークインターフェイスの初期化で始まり、ここで、ホストコンピュータはたとえば活動停止の期間の後にスタンバイ状態にパワーダウンされ得る。上述のように、ネットワークインターフェイス10はワークステーション60から独立して動作するために別個の電力供給構成を有する。

0038

検出のための実際の方法は、媒体アクセス制御装置からのデータクロックに同期化し、フレームの開始を識別することによってステップ100で始まる。特に、パターン比較は受信されたデータパケットの開始位置に対して同期化される。当該技術において認められるように、データパケットの状態はパケットの初めの開始フレーム区切り記号によって識別され得る。ステートマシン84は次にパターンメモリ80の制御エントリによって特定されるような次のパターンデータエントリ66を読出す。このように、ステートマシン84は、能動化されたパターンのための制御エントリにおける対応の開始アドレスに基づいて、フレームの開始を検出すると最初のパターンエントリを読出す。ステートマシンはまた内部スキップカウンタにスキップ/無視フィールド74の値をロードする。パターン比較のためのスキップカウンタはステートマシン84または代替的に各比較器82i に維持され得る。ステートマシンはパターンデータフィールド70およびマスクフィールド72を適切な比較器82i へとロードする。

0039

次に、パターンマッチ回路62がステップ104でパケットデータの次のワード(すなわち、4バイト)を各比較器82i へとロードする。ステップ106で対応の比較器82のためのスキップカウンタが0に等しくなければ、隣接するデータバイトのロードされたグループが対応の比較器82i から放棄され、スキップカウンタはステップ108で減分される。したがって、データバイトの4バイトのグループが、パターンデータフィールドとの比較の前に無視されるべき4バイトのグループの数を特定するスキップ/無視フィールド74に基づいて選択的に放棄され得る。

0040

ステップ106で対応の比較器82のためのスキップカウンタが0に等しければ、パケットデータのロードされた4つのバイトがステップ110で対応の比較器82i へとラッチされ、データのラッチされたグループがパターンエントリ66からの対応のパターンデータとバイトごとに図4に示すように比較される。比較器82i はステップ112でマスクフィールド72からの対応のマスクビットに基づいてバイト比較結果を出力する。ステートマシン84、または代替的に対応の比較器82i がステップ114で1に設定されたエンドフィールド76を検出すれば、パターンストローブの終りがステートマシン84または対応の比較器82i によってマッチ論理86に出力され、ステップ116でパターン比較の終了を示す。

0041

図7は、マッチ論理86の観点からパターンマッチングのための方法を示すブロック図である。マッチ論理86はたとえばMACからのフレーム開始指示に応答してステップ120でマッチフラグを1にリセットする。次に、マッチ論理86は対応の比較器82i から比較結果(C0-3 )を受取り、ステップ122で比較結果ビットのいずれかが0に等しいかを調べる。比較結果ビットのいずれかが非マッチ検出を示す0に等しければ、マッチ論理86はステップ124でマッチフラグを0に等しく設定する。次に、マッチ論理86はステップ126でパターンストローブの終りがステートマシン84または対応の比較器82i から受取られたかを判断する。パターンストローブの終りがマッチ論理86によって受取られていなければ、マッチ論理は次の比較結果のいずれかが0値を有するかを判断し続ける。ステップ126でパターンストローブの終りを検出すると、マッチ論理はステップ128でマッチフラグがなお1に設定されているかを調べる。マッチフラグがステップ128で1になお設定されていれば、マッチ論理86はステップ130で1に等しいパターンマッチ信号を出力し、マッチした特定のパターンを特定する情報を含み得る。

0042

開示される実施例に従うと、データストリームにおける所定のパターンを検出するための配列は、記憶されたパターンデータフィールドとの比較の前に無視され得るデータストリームにおけるいくつかのバイトを特定するスキップ/無視フィールドを含むことによってパターンメモリ内でパターンデータを圧縮する。比較動作におけるスキップ/無視フィールドはデータストリームの開始と同期化され、最小の論理またはメモリ空間を用いて同時のパターン比較を並列して可能にする。

0043

開示される配列がネットワークに接続されるワークステーションのためのウェイクアップ論理に関して所定のパターンを検出することについて説明されたが、所定のパターンを検出するための配列は同期データストリームのための他のパターン認識スキームにも適用可能であることが認識されるであろう。この発明は目下最も実用的であり、かつ好ましい実施例と考えられるものと関連して説明されたが、この発明は開示された実施例に限定されず、前掲の特許請求の範囲の精神および範疇内に含まれるさまざまな変更および等価な配列に及ぶものと考えられることを理解されたい。

図面の簡単な説明

0044

図1この発明の実施例に従う、データパケットを受信するために用いられ得る例示的ネットワークインターフェイスを示すブロック図である。
図2図1のネットワークインターフェイスと、ホストコンピュータワークステーション、ネットワーク、およびウェイクアップ手順のために用いられるパターンマッチング回路との関係を示す図である。
図3この発明の実施例に従う、受信されたデータパケットとパターンメモリ内に記憶されたパターンエントリとの間の比較を示す図である。
図4パターンエントリとパターン比較器との間の関係を示す図である。
図5この発明の実施例に従う図2のパターンマッチング回路を示すブロック図である。
図6図5のステートマシンの観点からデータパケットにおける所定のパターンを識別するための方法を示す図である。
図7図5のマッチ論理の観点からデータパケットにおける所定のパターンを識別するための方法を示す図である。

--

0045

10ネットワークインターフェイス
12ローカルバス
16PCIバイパスインターフェイス装置
18バッファメモリ部

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ