図面 (/)

技術 加入者線終端装置

出願人 株式会社沖コムテック沖電気工業株式会社
発明者 吉田幸樹久野隆治
出願日 1997年7月29日 (23年5ヶ月経過) 出願番号 1997-203176
公開日 1999年2月26日 (21年10ヶ月経過) 公開番号 1999-055698
状態 特許登録済
技術分野 広域データ交換 信号電流供給装置 交換機におけるインターフェイス回路
主要キーワード ノーマル制御 オン接続 給電制御スイッチ インピーダンス変換トランス リバース制御 クロック供給制御回路 データバスインタフェース パワーダウン制御回路
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(1999年2月26日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (5)

課題

従来に比べ消費電力を非常に低減することを単な構成で行うことができる。

解決手段

加入者線インタフェース回路44の内部信号より交換局9内の交換機6への状態表示ビット442 を抽出する。抽出した制御ビット411 /状態表示ビット442 をパワーダウン制御回43路へ供給し、パワーダウン制御信号431 を生成する。そして、このパワーダウン制御信号431 を加入者線インタフェース回路44へ供給する。加入者線7が待機停止状態のとき、パワーダウン制御回路43がパワーダウン制御信号431 によって加入者線インタフェース回路44に対してパワーダウン制御をかけ、加入者線インタフェース回路44内のCPU回路441 に対してリセットし、15.36MHzマスタクロック443 の供給を停止させる。他のブロック(例えば、4Mbpsデータバスインタフェース回路41、直流ループ電流検出保護回路42、ノーマルリバーススイッチマスク回路45等)は、動作を継続させる。

概要

背景

従来からの交換装置では、加入者線ごとに加入者線終端装置が複数備えられている。この加入者線終端装置は、主に、加入者線を収容し加入者回線終端すると共に直流ループ電流監視する回路と、給電切り換えるスイッチと、終端した加入者線の信号を処理する加入者線インタフェース回路などから構成されている。

概要

従来に比べ消費電力を非常に低減することを単な構成で行うことができる。

加入者線インタフェース回路44の内部信号より交換局9内の交換機6への状態表示ビット442 を抽出する。抽出した制御ビット411 /状態表示ビット442 をパワーダウン制御回43路へ供給し、パワーダウン制御信号431 を生成する。そして、このパワーダウン制御信号431 を加入者線インタフェース回路44へ供給する。加入者線7が待機停止状態のとき、パワーダウン制御回路43がパワーダウン制御信号431 によって加入者線インタフェース回路44に対してパワーダウン制御をかけ、加入者線インタフェース回路44内のCPU回路441 に対してリセットし、15.36MHzマスタクロック443 の供給を停止させる。他のブロック(例えば、4Mbpsデータバスインタフェース回路41、直流ループ電流検出保護回路42、ノーマルリバーススイッチマスク回路45等)は、動作を継続させる。

目的

効果

実績

技術文献被引用数
0件
牽制数
1件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

加入者線を収容し回線終端を行うと共に該加入者線の直流ループ電流監視する回線終端手段と、前記加入者線とデータの授受を行う加入者線インタフェース手段とを含む加入者線終端装置において、該装置は、前記加入者線での前記直流ループ電流がオフのときに、前記加入者線インタフェース手段に対してパワーダウン制御を行い、前記直流ループ電流がオンのとき、前記加入者線インタフェース手段に対してパワーダウン解除制御を行うパワーダウン制御手段を含むことを特徴とする加入者線終端装置。

請求項2

請求項1に記載の装置において、該装置は、前記加入者線インタフェース手段および前記パワーダウン制御手段が半導体集積回路にて形成されていることを特徴とする加入者線終端装置。

請求項3

請求項1または2に記載の装置において、前記加入者線インタフェース手段は、CPU回路と該CPU 回路へ供給するクロックの供給を制御するクロック供給制御回路とを含み、前記パワーダウン制御手段は、前記加入者線インタフェース手段に対して前記パワーダウン制御を行うときに、前記CPU 回路への前記クロック供給を停止させる制御を行うことを特徴とする加入者線終端装置。

請求項4

請求項3に記載の装置において、該装置はさらに、前記直流ループ電流がオフの状態から該直流ループ電流がオンの状態に変化したときに、前記CPU回路の動作状態が安定するまで前記加入者線への給電状態強制的にノーマル状態に維持するように制御する保護手段を含むことを特徴とする加入者線終端装置。

請求項5

請求項1ないし4のいずれかに記載の装置において、該装置はさらに、交換装置からのデータを受信するための交換装置データインタフェース手段を含み、前記パワーダウン制御手段は、前記受信データから加入者線起動指令信号を検出すると、前記パワーダウン制御を解除することを特徴とする加入者線終端回路

技術分野

0001

本発明は、加入者線終端装置に関し、加入者線終端装置の電力消費の改善に関する。

背景技術

0002

従来からの交換装置では、加入者線ごとに加入者線終端装置が複数備えられている。この加入者線終端装置は、主に、加入者線を収容し加入者回線終端すると共に直流ループ電流監視する回路と、給電切り換えるスイッチと、終端した加入者線の信号を処理する加入者線インタフェース回路などから構成されている。

発明が解決しようとする課題

0003

しかしながら、更に多数の加入者回線を交換装置に収容しようとすると、ますます多くの加入者線終端装置を備えなければならず、これらの多くの加入者線終端装置で消費される電力が増大していた。さらに、これらの従来の加入者線終端装置は、加入者線が待機待ち受け)状態においても装置を動作させるために内部の全回路に対して電力を供給していた。このため、熱の発散が大きくなり、このため熱発散を効率的に行うための構造や対策を施す必要がおきていた。これによって、電力の消費の増大と共に交換装置の大型化の要因にもなっていた。

0004

このようなことから、従来に比べ消費電力を非常に低減することが簡単な構成で行うことができる加入者線終端装置の実現が要請されている。

課題を解決するための手段

0005

そこで、本発明は、加入者線を収容し回線終端を行うと共に加入者線の直流ループ電流を監視する回線終端手段と、加入者線とデータの授受を行う加入者線インタフェース手段とを含む加入者線終端装置において、以下の特徴的な構成で上述の課題を解決する。

0006

すなわち、本発明は、加入者線での直流ループ電流がオフのときに、加入者線インタフェース手段に対してパワーダウン制御を行い、直流ループ電流がオンのとき、加入者線インタフェース手段に対してパワーダウン解除制御を行うパワーダウン制御手段を含む。

0007

このような構成を採ることで、加入者線における通信待機状態停止状態において、加入者線インタフェース手段の消費電力をパワーダウンさせることができるようになり、無駄な電力消費を軽減することができるようになる。なお、このパワーダウンの方法としては、加入者線インタフェース手段に、中央処理装置(CPU)回路とこのCPU 回路へ供給するクロックの供給を制御するクロック供給制御回路とを含み、パワーダウン制御手段が、加入者線インタフェース手段に対してパワーダウン制御を行うときに、CPU 回路へのクロック供給を停止させる制御を行うとよい。

0008

また、加入者線インタフェース手段およびパワーダウン制御手段を半導体集積回路(LSI) に形成することで、小型化を図ることが容易にできるようになる。また、直流ループ電流がオフの状態から、直流ループ電流がオンの状態に変化したときに、CPU回路の動作状態が安定するまで、加入者線への給電状態強制的にノーマル状態に維持するように制御することで、CPU 回路の動作状態が不安定なときにおける加入者線への給電状態を安定にさせることができる。さらに、交換装置からのデータを受信するための交換装置データインタフェース手段を備え、パワーダウン制御手段が、受信データから加入者線起動指令信号を検出するしたときに、パワーダウン制御を解除することで、交換装置からの指令によっても加入者線インタフェース手段に対するパワーダウン制御の解除を行うことができるようになる。

発明を実施するための最良の形態

0009

次に本発明の好適な実施例を図面を用いて説明する。そこで、本実施例においては、加入者線終端装置の動作中に同一加入者終端装置内の一部回路(例えば、加入者線インタフェース回路)にパワーダウン制御をかけることによって、待機時の消費電力を抑えるように構成する。

0010

また、パワーダウンされる回路(例えば、加入者線インタフェース回路)において、生成される信号を使用する場合、パワーダウン解除の遷移の時に、その信号が安定して生成されるまでの間、強制的に外部回路とのインタフェースマスクするように構成する。

0011

図1は、本実施例の加入者線終端装置5の機能構成図である。この図1において、加入者線終端装置5は、加入者線7を収容し、ノーマルリバース給電制御スイッチ制御信号451a,451b の制御によって回線終端回路2と信号の授受を行うノーマル/リバース給電制御スイッチ(N/R SW)回路1と、加入者線7の回線終端を行うために、インピーダンス変換トランスAFE (アナログフロントエンド)回路などから構成され、加入者線7のデータを加入者線インタフェース回路44に与えると共に直流ループ(DL)電流を直流ループ電流検出回路3に与える回線終端回路2と、回線終端回路2からアウェイク信号(直流ループ電流検出信号)31を検出し、この直流ループ電流検出信号31を直流ループ電流保護回路42に与える直流ループ電流検出回路3とを備える。

0012

ノーマル/リバース給電制御スイッチ回路1は、スイッチ11〜14などから構成され、ノーマル給電スイッチ制御信号451aがノーマル/リバーススイッチマスク制御回路45から与えられると、スイッチ11とスイッチ12とをオン接続し加入者線7に対してノーマル接続を行い、また、ノーマル/リバーススイッチマスク制御回路45からリバース給電制御スイッチ制御信号451bが与えられた場合は、給電極性反転を行うためにスイッチ11およびスイッチ12の接続をオフにし、一方、スイッチ13およびスイッチ14をオン接続にする。

0013

更に、加入者線終端装置5は、交換局9内の交換機6からの4Mbpsデータバス61を収容し、直流ループ電流検出信号31を保護し、加入者線7のデータを取り込み、ノーマル/リバーススイッチ制御を行うと共に加入者線インタフェース回路44のパワー制御を行う加入者線終端回路4を備える。この加入者線終端回路4は、軽薄短小を図るためLSI によって構成される。

0014

加入者線終端回路4は、交換局9内の交換機6からの4Mbpsデータバス61を収容し、制御ビット(COビット)を抽出し、パワーダウン制御回路43に与える4Mbpsデータバスインタフェース回路41と、直流ループ電流検出信号31を保護してCPU 入力直流ループ電流検出信号421 を加入者線インタフェース回路44に与え、ノーマル/リバース給電制御スイッチマスク信号422 をノーマル/リバーススイッチマスク制御回路45に与え直流ループ電流検出保護回路42と、直流ループ電流検出信号31と制御ビット411 と状態表示ビット(STビット)442 とからパワーダウン制御信号を生成し加入者線インタフェース回路44に与えるパワーダウン制御回路43とを備える。

0015

さらに、加入者線終端回路4は、CPU回路441 を備え15.36MHzのマスタクロック信号443 を取り込み、回線終端回路2とのデータ21のやり取りを行い、状態表示ビットを抽出しパワーダウン制御回路43に与えると共に、CPU 入力直流ループ電流検出信号421 およびパワーダウン制御信号431 を取り込みノーマル/リバーススイッチマスク制御回路45を制御する加入者線インタフェース回路44と、直流ループ電流検出保護回路42からのノーマル/リバース給電制御スイッチマスク信号422 を受け、加入者線インタフェース回路44からの制御オン/オフ信号442 を受けてノーマル/リバース給電制御スイッチ制御信号451a,451b を生成し、ノーマル/リバース給電制御スイッチ回路1に与えるノーマル/リバーススイッチマスク制御回路45とを備える。

0016

次に、図1の加入者線終端装置5の動作を説明する。先ず、ノーマル/リバーススイッチマスク制御回路45において、内部スイッチ11およびスイッチ12がノーマル接続状態とし、加入者線終端回路4の外部の直流ループ電流検出回路3において宅内装置8から検出されたアウェイク信号(直流ループ電流検出信号31)は、直流ループ電流検出保護回路42へ供給される。

0017

この直流ループ電流検出保護回路42で、保護された直流ループ電流検出信号31は、加入者線インタフェース回路44およびノーマル/リバーススイッチマスク制御回路45へ与えられる。

0018

交換局9内の交換機6側から4Mbpsデータバス61で受信した4Mbps の主信号データを4Mbpsデータバスインタフェース回路41に取り込み、交換局9内の交換機6からの制御ビット(COビット)411 を抽出する。

0019

加入者線インタフェース回路44の内部信号より交換局9内の交換機6への状態表示ビット(STビット)442 を抽出する。抽出した制御ビット411 /状態表示ビット442 をパワーダウン制御回43路へ供給し、パワーダウン制御信号431 を生成する。そして、このパワーダウン制御信号431 を加入者線インタフェース回路44へ供給する。

0020

本実施例の加入者線終端装置5では、特に、加入者線7が待機/停止状態のとき、パワーダウン制御回路43が、パワーダウン制御信号431 によって加入者線インタフェース回路44に対してパワーダウン制御をかけ、加入者線インタフェース回路44内のCPU回路441 に対してリセットし、15.36MHzマスタークロック443 の供給を停止させる。他のブロック(例えば、4Mbpsデータバスインタフェース回路41、直流ループ電流検出保護回路42、ノーマル/リバーススイッチマスク回路45等)は、動作を継続させる。

0021

加入者線7の待機状態とは、直流ループ電流信号がオフ且つ制御ビット(COビット)411 の中の加入者線接続指令ビット(LCビット)のみがオンで、他の制御ビット411 および状態表示ビット442 のすべてがオフのとき、つまり、この状態では、制御ビット411 による起動要求(=加入者線起動指令信号LAR による起動要求)、または直流ループ電流検出信号31による加入者からの起動要求信号の受信を待ち受けている状態であるので、パワーダウンによって加入者線インタフェース回路44を停止させることが可能となる。また、加入者線接続指令ビット(LCビット)もオフの場合は、加入者線7が接続されていないため、停止状態になる。

0022

図2は、本実施例の加入者線終端装置が直流ループ電流の検出によってパワーダウンの制御を行うための動作を説明するためのタイミングチャートである。この図2において、(a) は、直流ループ電流検出信号31の動作変化を表す図である。(b) は、パワーダウン制御信号431 の動作変化を表す図である。(c) は、CPU入力直流ループ電流検出信号421 の動作変化を表す図である。(d) は、ノーマル/リバース給電制御スイッチマスク信号422 の動作変化を表す図である。(e) は、CPU回路441 の動作変化を表す図である。(f) は、ノーマル/リバース給電制御スイッチ回路1の動作変化を表す図である。

0023

この図2において、加入者線接続指令ビット(LCビット)以外の制御ビット411 /状態表示ビット442 または直流ループ電流検出信号31(図2(a) )がオフ(ハイレベル図2のa1)からオン(ロウレベル図2のa2)となったとき、パワーダウン制御信号431 (図2(b) )をハイレベル(図2のb1)からロウレベル(図2のb2)にしパワーダウンを解除する。

0024

ここで、直流ループ電流検出信号31(図2(a) )がオン時(ロウレベル時、図2のa2)には、即時にパワーダウン制御信号431 (図2(b) )をロウレベル(図2のb2)にしパワーダウン解除を行い、直流ループ電流検出信号31(図2(a) )がオフ時(ハイレベル時、図2のa3)には約30msec(ミリ秒)保護後にパワーダウン制御信号431 (図2(b) )をハイレベル(図2のb3)にしパワーダウン状態にさせる。

0025

CPU 入力直流ループ電流検出信号421 (図2(c) )は、オン/オフ遷移時に約30msecの保護(図2のc1)が取られているため、CPU回路441 が直流ループ電流検出信号31(図2(a) )を読み取るときには、既に加入者線インタフェース回路44が、パワーダウンを解除され、通常の動作を開始している。

0026

パワーダウン中には、CPU回路441 もリセットされているため動作を停止(図2のe1)し、加入者線7へのノーマル/リバース給電制御スイッチ(N/R SW)回路1もオフとなる。待機時には加入者線7への給電極性を強制ノーマル給電状態にしておく必要があるため、待機時のパワーダウン中には、図2のf1に示すように、強制的にノーマルスイッチ制御信号をオンとするようにノーマル/リバース給電制御スイッチ回路1をマスクする。

0027

また、パワーダウン解除後に、CPU回路441 が初期設定を終了(図2のe2)し、加入者線接続指令ビット(LCビット)を読み取り、ノーマル給電制御を行うまでノーマル/リバース給電制御スイッチ制御信号451 がオフとなっているため、ノーマル/リバース給電制御スイッチマスク信号422 を図2のd1に示すように、直流ループ電流検出信号31がオフ(ハイレベル、図2のa1)からオン(ロウレベル、図2のa2)になった後、約10msec後にハイレベルからロウレベルに変化させてノーマル/リバーススイッチマスク制御回路45に供給することで、ノーマル/リバース給電制御スイッチ制御信号451 を約10msec程度引き延ばし(図2のf2)、ノーマル制御にマスクする。

0028

この後、CPU回路441 の初期設定終了後に自動的に、ノーマル/リバーススイッチマスク制御回路45に対して、制御オン信号442 を与え、このノーマル/リバーススイッチマスク制御回路45がノーマル給電制御スイッチ信号451aをノーマル/リバース給電制御スイッチ回路1に与え、ノーマル状態(図2のf3)にさせる。

0029

その後、直流ループ電流検出信号31がオフ(ハイレベル、図2のa1)からオン(ロウレベル、図2のa2)になった後、直流ループ電流検出保護回路42が約30msec後にCPU 入力直流ループ電流検出信号421 がハイレベルからロウレベルに変化させて(図2のc1)、加入者線インタフェース回路44に与える。これによって、加入者線インタフェース回路44は、リバース制御を行うための制御オン信号442をノーマル/リバーススイッチマスク制御回路45に与える。そして、ノーマル/リバーススイッチマスク制御回路45は、リバース給電制御スイッチ制御信号451bを生成しノーマル/リバース給電制御スイッチ回路1に与え、給電状態を逆極性スイッチ制御を行う。すなわち、スイッチ11およびスイッチ12の接続をオフにし、一方、スイッチ13およびスイッチ14をオン接続にする。

0030

図3は、本実施例の加入者線終端装置が加入者線起動指令信号によってパワーダウンの制御を行うための動作を説明するためのタイミングチャートである。この図3において、(a) は、加入者線起動指令信号(LAR) の動作変化を表す図である。(b) は、パワーダウン制御信号431 の動作変化を表す図である。(c) は、CPU回路441 の動作状態を表す図である。(d) は、ノーマル/リバース給電制御スイッチ回路1の動作状態を表す図である。(e) は、直流ループ電流検出信号31の動作変化を表す図である。(f) は、CPU 入力直流ループ電流検出信号421 の動作変化を表す図である。

0031

この図3において、直流ループ電流検出信号31がオフ(ハイレベル、図3のe1)でCPU回路441 が停止(図3のc1)のときにおいて、交換局9の交換機6からの4Mbpsのデータバス61から加入者線起動指令信号(LAR )(図3(a) )がオフ(ハイレベル)の状態(図3のa1)からオン(ロウレベル)の状態(図3のa2)になると、パワーダウン制御回路43は、パワーダウン制御信号431 (図3(b) )を生成し、ハイレベル(図3のb1)からロウレベル(図3のb2)にし、加入者線インタフェース回路44に与える。これによって、加入者線インタフェース回路44を、パワーダウン状態からパワーダウン解除状態移行させる。したがって、CPU 回路441 は、クロックが供給され停止状態から通常動作状態図3のc2)に移行することになる。CPU 回路441 が、動作を開始すると制御オン信号442 を出力し、ノーマル/リバーススイッチマスク制御回路45に与えると、リバース給電制御スイッチ制御信号451bを生成しノーマル/リバース給電制御スイッチ回路1に与える。これによって、ノーマル/リバース給電制御スイッチ回路1は、強制ノーマル状態(図3のd1)からリバース状態図3のd2)にスイッチ設定を変更する。これに基づき直流ループ電流21が検出され、直流ループ電流検出信号31(図3(e) )がオフ状態(ハイレベル、図3のe1)からオン状態( ロウレベル、図3のe2) に変化し、オン状態が約30msec以上継続されると、CPU 入力直流ループ電流検出信号(図3(f) )がオフ状態(ハイレベル、図3のf1)からオン状態(ロウレベル、図3のf2)に変化させ、これによってCPU 回路441 は通常動作を継続する。

0032

図4は、CPU回路441 の一例の回路構成図である。この図4において、CPU 回路441 は、プログラムを格納しているプログラムROM 回路441bと、プログラムROM 回路441bに格納されているプログラムを用いてデータ21や状態表示ビット442やCPU 入力直流ループ検出信号421 などを処理するCPU 441aと、ワークデータを格納するワークRAM 回路441cと、データ21や状態表示ビット442 やCPU 入力直流ループ検出信号421 などを授受するインタフェース回路441dと、15.36MHzマスタクロック443 をCPU 441aとプログラムROM 回路441bとワークRAM 回路441cとに与えたり、パワーダウン制御信号431 によって供給停止したり制御するクロック供給制御回路441eとから構成されている。

0033

パワーダウン制御信号431 がクロック供給制御回路441eに与えられていないときには、入力15.36MHzマスタクロック443 は分配され,CPU 441aとプログラムROM回路441bとワークRAM 回路441cとに与えられる。そして、入力データ21は、インタフェース回路441dを通してCPU 441aで処理される。一方、パワーダウン制御信号431 が与えられた場合は、クロック供給制御回路441eは、入力15.36MHzマスタクロック443 のCPU 441aとプログラムROM 回路441bとワークRAM 回路441cへのクロックの供給を停止する。これによって、CPU 441aとプログラムROM 回路441bとワークRAM 回路441cなどによる処理が停止され消費電力を僅かにすることができる。

0034

以上のように、加入者線7の待機時(待ち受け時)に加入者線終端回路4の内部の一部の加入者線インタフェース回路44をパワーダウン(クロック供給停止)させれば、処理状態を停止させ消費電力を低く抑えることができるようになる。実際に加入者線終端装置5を製作したところ、パワーダウン制御前は全体でおよそ140mW であった消費電力が、パワーダウン制御を行うことで約40mW程度減少させ、およそ100mW に低下させることができるようになった。

0035

また、パワーダウンが解除された場合、直流ループ電流検出信号31のオフ後にノーマル/リバース給電制御スイッチマスク信号422 を約10msec引き伸ばしマスクしたので、CPU回路441 が初期設定を開始しても加入者線7への給電が停止されることがなくなる。

発明の効果

0036

以上述べたように本発明は、加入者線での直流ループ電流がオフのときに、加入者線インタフェース手段に対してパワーダウン制御を行い、直流ループ電流がオンのとき、加入者線インタフェース手段に対してパワーダウン解除制御を行うことで、加入者線が待機状態または停止状態のときに、パワーダウン制御を行うことができ、このため簡単な回路構成で消費電力を非常に低減することができるようになる。

図面の簡単な説明

0037

図1本発明の実施例の加入者線終端装置の機能構成図である。
図2本実施例の加入者線終端装置の直流ループ検出信号に基づくパワーダウン制御を行うための動作タイミングチャートである。
図3本実施例の加入者線終端装置の加入者線起動指令信号に基づくパワーダウン制御を行うための動作タイミングチャートである。
図4本実施例の加入者線終端装置の加入者線インタフェース回路の中のCPU回路の構成図である。

--

0038

4加入者線終端回路
5加入者線終端装置
42直流ループ電流検出信号保護回路
43パワーダウン制御回路
44加入者線インタフェース回路
441 CPU 回路

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ