図面 (/)

技術 デジタル画像処理装置

出願人 日本ビクター株式会社
発明者 磯田清之
出願日 1997年7月22日 (23年5ヶ月経過) 出願番号 1997-196047
公開日 1999年2月12日 (21年10ヶ月経過) 公開番号 1999-041488
状態 未査定
技術分野 画像処理 TVの同期 映像信号回路 カラーテレビジョンの色信号処理 表示装置の制御、回路
主要キーワード 遅延同期 選択スイッチ回路 入力基準 処理ビデオ 複合画像信号 遅延フィールド 各遅延器 水平画素位置
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(1999年2月12日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (10)

課題

バッファメモリの数を減らすとともに、画像処理部内での処理内容の変更に伴う遅延時間の変更に対処できるデジタル画像処理装置を提供する。

解決手段

複数の画像処理部PY1〜PYnを直列に接続し、後段にバッファメモリBYを配置して画像処理系2を構成する。各画像処理部PY1〜PYnに、信号処理部4と遅延部5を設ける。信号処理部4は、画像処理に要する時間が異なる複数の処理を切り替え可能に構成する。遅延部5は、同期信号を処理内容に対応した遅延時間分だけ遅延させた遅延同期信号を生成する。画像処理が施された画像信号画像処理時間分だけ遅延させた遅延同期信号を次段の画像処理部へ供給する。最終段の画像処理部で画像処理された画像信号を最終段の画像処理部から出力される遅延同期信号に基づいてバッファメモリBYへ書き込んだ後に、入力基準同期信号RSに基づいて画像処理された画像信号を読み出す。

概要

背景

一般的にテレビジョン信号などからデジタル信号に変換された画像データをリアルタイムに処理する装置は、入力された画像データに対して作用する直列接続された複数の画像処理部から構成されている。これらの画像処理部は、画素単位クロック信号水平同期信号垂直同期信号といった同期信号を基準にして画像データに各種の処理を施す。同期信号は、単一または複数のタイミング制御部によってタイミングが管理されて生成される。

ところで、各画像処理部は処理の内容によって画像データを処理するために要する時間が異なる。このため、画像データが供給された時点から所定の処理が施された画像データが出力されるまでの遅延時間は、各画像処理部によって異なる。そのため、タイミング制御部は、直列接続されている各画像処理部のそれぞれの遅延時間に応じて、各画像処理部に異なるタイミングの同期信号を供給する必要がある。

図8は従来のデジタル画像処理装置ブロック構成図、図9は従来の他のデジタル画像処理装置のブロック構成図である。図8に示す従来のデジタル画像処理装置101は、2系統画像処理系102,103と、タイミング制御部104と、バッファメモリ105とから構成されている。第1の画像処理系102は、複数の画像処理部102−1〜102−nが直列に接続されている。第2の画像処理系103は、複数の画像処理部103−1〜103−nが直列に接続されている。

図8は、第1の画像処理系102で入力輝度信号YIに対して画像処理を施すとともに、第2の画像処理系103で入力色差信号CIに対して画像処理を施す例を示している。画像処理された輝度信号102Yならびに画像処理された色差信号103Cはバッファメモリ105に一時格納された後に、入力基準同期信号DKに基づいてバッファメモリ105から画像処理された輝度信号YOならびに画像処理された色差信号COが読み出されて出力される。

タイミング制御部104は、入力同期信号DIに基づいて第1系統の初段の画像処理部102−1に対する同期信号D11を生成して出力するとともに、第2系統の初段の画像処理部103−1に対する同期信号D21を生成して出力する。ここで、第1系統の初段の画像処理部102−1から所定の画像処理が施された画像(輝度)データが出力されるまでの遅延時間をTY1とすると、タイミング制御部104は、第1系統の初段の画像処理部102−1に対する同期信号D11に対して遅延時間TY1分だけ遅延させた同期信号を生成し、生成した同期信号を第1系統の2段目の画像処理部102−2に対する同期信号D12として出力する。

第2系統の初段の画像処理部103−1から所定の画像処理が施された画像(色差)データが出力されるまでの遅延時間をTC1とすると、タイミング制御部104は、第2系統の初段の画像処理部103−1に対する同期信号D21に対して遅延時間TC1分だけ遅延させた同期信号を生成し、生成した同期信号を第2系統の2段目の画像処理部103−2に対する同期信号D22として出力する。このように、タイミング制御部104は、直列接続されている複数の画像処理部のそれぞれの遅延時間に対応して、次段の画像処理部へ供給する同期信号を生成して出力するよう構成されている。

さらに、複数存在する画像処理部の中の一部の画像処理部、例えば、第1系統の2段目の画像処理部102−2が2種類の処理内容(処理Aと処理B)を選択的に切り替える必要がある場合、処理内容の変更に伴って遅延時間も変化する。このため、タイミング制御部104は、次段以降の各画像処理部に対する同期信号のタイミングを、第1系統の2段目の画像処理部102−2が処理Aを行なう場合に対応したタイミングTnaから処理Bを行なう場合に対応したタイミングTnbへ変更する必要がある。

このように、図8に示した従来のデジタル画像処理装置101では、タイミング制御部104で各画像処理部毎に異なるタイミングの同期信号を生成しなければならず、さらに、画像処理部内での処理内容の変更に伴う遅延時間の変更に対応して後段の画像処理部へ供給する同期信号のタイミングを変更しなけらばならないため、タイミング制御部104の構成が複雑になるという問題がある。

そこで、図9に示すデジタル画像処理装置111では、各画像処理部102−1〜102−n,103−1〜103−nの後段にそれぞれFIFO形式のバッファメモリ115−1〜115−n,116−1〜116−nを配置し、処置遅延の変化をこれらのバッファメモリ115−1〜115−n,116−1〜116−nで吸収させ、後段へ遅延変化を伝達させないように構成されている。なお、図9において、符号112,113は第1および第2の画像処理系、符号114はタイミング制御部である。

また、特開平6−44351号公報には、入力された複合画像信号からアナログ画像信号と垂直同期信号及び水平同期信号を分離し、アナログ画像信号をデジタル画像信号に変換し、デジタル画像信号の非線形濃度変換輪郭強調2値化の処理を行ない、処理されたデータをフレームメモリに書き込み、マイクロプロセッサにより読み出してマイクロプロセッサあるいは画像プロセッサコンピュータ処理する画像処理方法および画像処理装置において、分離された垂直同期信号から垂直トリガパルスを、水平同期信号から水平トリガパルスと画素数に応じた画素クロックパルスを各々生成し、アナログ画像信号のデジタル画像信号への変換及び処理は、画素クロックパルスを用いて1画素の処理を1画素クロック毎に行なって終了させ、各処理を行なう段階において各処理のために生ずるデータ伝送遅れ分だけ各パルスを遅延させて伝送するようにした画像処理方法および画像処理装置が記載されている。

概要

バッファメモリの数を減らすとともに、画像処理部内での処理内容の変更に伴う遅延時間の変更に対処できるデジタル画像処理装置を提供する。

複数の画像処理部PY1〜PYnを直列に接続し、後段にバッファメモリBYを配置して画像処理系2を構成する。各画像処理部PY1〜PYnに、信号処理部4と遅延部5を設ける。信号処理部4は、画像処理に要する時間が異なる複数の処理を切り替え可能に構成する。遅延部5は、同期信号を処理内容に対応した遅延時間分だけ遅延させた遅延同期信号を生成する。画像処理が施された画像信号画像処理時間分だけ遅延させた遅延同期信号を次段の画像処理部へ供給する。最終段の画像処理部で画像処理された画像信号を最終段の画像処理部から出力される遅延同期信号に基づいてバッファメモリBYへ書き込んだ後に、入力基準同期信号RSに基づいて画像処理された画像信号を読み出す。

目的

この発明はこのような課題を解決するためなされたもので、バッファメモリの数を減らすとともに、必要以上の処理遅延を発生させることなく、かつ、画像処理部内での処理内容の変更に伴う遅延時間の変更に対処することのできるデジタル画像処理装置を提供することを目的とする。

効果

実績

技術文献被引用数
3件
牽制数
4件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

複数の画像処理部が直列接続された画像処理部群とバッファメモリとからなる画像処理系を複数並設したデジタル画像処理装置において、前記画像処理部は、既知処理遅延時間を有する信号処理部と、入力された同期信号を前記処理遅延時間の分だけ遅延させて出力する遅延部とを備えるとともに、前記信号処理部はその処理内容ハードウエアまたはソフトウエアによって変更可能に構成されており、前記遅延部は前記処理内容の変更に伴う処理遅延時間の変更に対応して前記同期信号を遅延させる時間を変更するよう構成したことを特徴とするデジタル画像処理装置。

請求項2

前記同期信号は、水平同期信号垂直同期信号フィールド識別信号のいずれか1つ以上であることを特徴とする請求項1記載のデジタル画像処理装置。

請求項3

複数の画像処理部が直列に接続されてなるデジタル画像処理装置において、前記画像処理部は、処理時間の異なる複数の処理を選択的に切替え可能な構成とするとともに、前記画像処理部に入力された同期信号を前記選択された処理に要する処理時間分だけ遅延させて出力する遅延部を備えたことを特徴とするデジタル画像処理装置。

請求項4

前記同期信号は、水平同期信号、垂直同期信号、フィールド識別信号のいずれか1つ以上であることを特徴とする請求項3記載のデジタル画像処理装置。

技術分野

0001

この発明は、画像信号デジタル画像処理を施す画像処理部を複数直列に接続して構成される多段縦続接続型のデジタル画像処理装置係り、詳しくは、各画像処理部が画像処理に要する時間分だけ同期信号遅延させて次段の画像処理部へ供給するようにしたデジタル画像処理装置に関するものである。

背景技術

0002

一般的にテレビジョン信号などからデジタル信号に変換された画像データをリアルタイムに処理する装置は、入力された画像データに対して作用する直列接続された複数の画像処理部から構成されている。これらの画像処理部は、画素単位クロック信号水平同期信号垂直同期信号といった同期信号を基準にして画像データに各種の処理を施す。同期信号は、単一または複数のタイミング制御部によってタイミングが管理されて生成される。

0003

ところで、各画像処理部は処理の内容によって画像データを処理するために要する時間が異なる。このため、画像データが供給された時点から所定の処理が施された画像データが出力されるまでの遅延時間は、各画像処理部によって異なる。そのため、タイミング制御部は、直列接続されている各画像処理部のそれぞれの遅延時間に応じて、各画像処理部に異なるタイミングの同期信号を供給する必要がある。

0004

図8は従来のデジタル画像処理装置のブロック構成図、図9は従来の他のデジタル画像処理装置のブロック構成図である。図8に示す従来のデジタル画像処理装置101は、2系統画像処理系102,103と、タイミング制御部104と、バッファメモリ105とから構成されている。第1の画像処理系102は、複数の画像処理部102−1〜102−nが直列に接続されている。第2の画像処理系103は、複数の画像処理部103−1〜103−nが直列に接続されている。

0005

図8は、第1の画像処理系102で入力輝度信号YIに対して画像処理を施すとともに、第2の画像処理系103で入力色差信号CIに対して画像処理を施す例を示している。画像処理された輝度信号102Yならびに画像処理された色差信号103Cはバッファメモリ105に一時格納された後に、入力基準同期信号DKに基づいてバッファメモリ105から画像処理された輝度信号YOならびに画像処理された色差信号COが読み出されて出力される。

0006

タイミング制御部104は、入力同期信号DIに基づいて第1系統の初段の画像処理部102−1に対する同期信号D11を生成して出力するとともに、第2系統の初段の画像処理部103−1に対する同期信号D21を生成して出力する。ここで、第1系統の初段の画像処理部102−1から所定の画像処理が施された画像(輝度)データが出力されるまでの遅延時間をTY1とすると、タイミング制御部104は、第1系統の初段の画像処理部102−1に対する同期信号D11に対して遅延時間TY1分だけ遅延させた同期信号を生成し、生成した同期信号を第1系統の2段目の画像処理部102−2に対する同期信号D12として出力する。

0007

第2系統の初段の画像処理部103−1から所定の画像処理が施された画像(色差)データが出力されるまでの遅延時間をTC1とすると、タイミング制御部104は、第2系統の初段の画像処理部103−1に対する同期信号D21に対して遅延時間TC1分だけ遅延させた同期信号を生成し、生成した同期信号を第2系統の2段目の画像処理部103−2に対する同期信号D22として出力する。このように、タイミング制御部104は、直列接続されている複数の画像処理部のそれぞれの遅延時間に対応して、次段の画像処理部へ供給する同期信号を生成して出力するよう構成されている。

0008

さらに、複数存在する画像処理部の中の一部の画像処理部、例えば、第1系統の2段目の画像処理部102−2が2種類の処理内容(処理Aと処理B)を選択的に切り替える必要がある場合、処理内容の変更に伴って遅延時間も変化する。このため、タイミング制御部104は、次段以降の各画像処理部に対する同期信号のタイミングを、第1系統の2段目の画像処理部102−2が処理Aを行なう場合に対応したタイミングTnaから処理Bを行なう場合に対応したタイミングTnbへ変更する必要がある。

0009

このように、図8に示した従来のデジタル画像処理装置101では、タイミング制御部104で各画像処理部毎に異なるタイミングの同期信号を生成しなければならず、さらに、画像処理部内での処理内容の変更に伴う遅延時間の変更に対応して後段の画像処理部へ供給する同期信号のタイミングを変更しなけらばならないため、タイミング制御部104の構成が複雑になるという問題がある。

0010

そこで、図9に示すデジタル画像処理装置111では、各画像処理部102−1〜102−n,103−1〜103−nの後段にそれぞれFIFO形式のバッファメモリ115−1〜115−n,116−1〜116−nを配置し、処置遅延の変化をこれらのバッファメモリ115−1〜115−n,116−1〜116−nで吸収させ、後段へ遅延変化を伝達させないように構成されている。なお、図9において、符号112,113は第1および第2の画像処理系、符号114はタイミング制御部である。

0011

また、特開平6−44351号公報には、入力された複合画像信号からアナログ画像信号と垂直同期信号及び水平同期信号を分離し、アナログ画像信号をデジタル画像信号に変換し、デジタル画像信号の非線形濃度変換輪郭強調2値化の処理を行ない、処理されたデータをフレームメモリに書き込み、マイクロプロセッサにより読み出してマイクロプロセッサあるいは画像プロセッサコンピュータ処理する画像処理方法および画像処理装置において、分離された垂直同期信号から垂直トリガパルスを、水平同期信号から水平トリガパルスと画素数に応じた画素クロックパルスを各々生成し、アナログ画像信号のデジタル画像信号への変換及び処理は、画素クロックパルスを用いて1画素の処理を1画素クロック毎に行なって終了させ、各処理を行なう段階において各処理のために生ずるデータ伝送遅れ分だけ各パルスを遅延させて伝送するようにした画像処理方法および画像処理装置が記載されている。

発明が解決しようとする課題

0012

図8に示した従来のデジタル画像処理装置101は、タイミング制御部104で各画像処理部毎に異なるタイミングの同期信号を生成しなければならず、さらに、画像処理部内での処理内容の変更に伴う遅延時間の変更に対応して後段の画像処理部へ供給する同期信号のタイミングを変更しなけらばならないため、タイミング制御部104の構成が複雑になるという問題がある。

0013

図9に示した他の従来のデジタル画像処理装置111は、画像処理部間にFIFO形式のバッファメモリ115−1〜115−n,116−1〜116−nを配置し、処置遅延の変化をこれらのバッファメモリ115−1〜115−n,116−1〜116−nで吸収させ、後段へ遅延変化を伝達させないように構成されているため、必要以上の処理遅延が発生するとともに、多数のバッファメモリを設けた分だけ装置が大型となり高価となる。

0014

特開平6−44351号公報に記載された画像処理方法および画像処理装置では、各処理が前の処理による遅れ分ほど遅延した水平トリガパルス及び垂直トリガパルスとこれらに同期した画素クロックに基づいてリアルタイムで行なわれるが、画像処理部内での処理内容の変更に伴う遅延時間の変更に対処することができない。

0015

この発明はこのような課題を解決するためなされたもので、バッファメモリの数を減らすとともに、必要以上の処理遅延を発生させることなく、かつ、画像処理部内での処理内容の変更に伴う遅延時間の変更に対処することのできるデジタル画像処理装置を提供することを目的とする。

課題を解決するための手段

0016

前記課題を解決するためこの発明に係るデジタル画像処理装置は、複数の画像処理部が直列接続された画像処理部群とバッファメモリとからなる画像処理系を複数並設したデジタル画像処理装置において、画像処理部は、既知の処理遅延時間を有する信号処理部と、入力された同期信号を前記処理遅延時間の分だけ遅延させて出力する遅延部とを備えるとともに、信号処理部はその処理内容がハードウエアまたはソフトウエアによって変更可能に構成し、遅延部は処理内容の変更に伴う処理遅延時間の変更に対応して同期信号を遅延させる時間を変更するよう構成したことを特徴とする。

0017

また、この発明に係るデジタル画像処理装置は、複数の画像処理部が直列に接続されてなるデジタル画像処理装置において、画像処理部は、処理時間の異なる複数の処理を選択的に切替可能な構成とするとともに、画像処理部に入力された同期信号を前記選択された処理に要する処理時間分だけ遅延させて出力する遅延部を備えたことを特徴とする。

0018

なお、同期信号は、水平同期信号、垂直同期信号、フィールド識別信号のいずれか1つ以上とするのが望ましい。

0019

各画像処理部は、各画像処理部に入力された同期信号をその画像処理部で画像処理に要する処理時間分だけ遅延させて出力する。よって、直列接続された複数の画像処理部からなる画像処理部群全体の処理時間を最短にすることができる。また、各画像処理部は、処理内容の変更に伴って処理時間が変更になった際には、入力された同期信号を変更された処理時間分だけ遅延させて出力する構成としているので、各画像処理部は、他の画像処理部とは独立して処理内容を切り替えることができる。

発明を実施するための最良の形態

0020

以下この発明の実施の形態を添付図面に基づいて説明する。図1はこの発明に係るデジタル画像処理装置のブロック構成図である。この発明に係るデジタル画像処理装置1は、入力輝度信号Y0に対して各種のデジタル画像処理を施して画像処理が施された出力輝度信号YPを出力する輝度信号用の画像処理系2と、入力色差信号C0に対して各種のデジタル画像処理を施して画像処理が施された出力色差信号CPを出力する色差信号用の画像処理系2とを並列に設けてなる。

0021

輝度信号用の画像処理系2は、複数の画像処理部PY1〜PYnが直列接続された輝度信号用の画像処理群と、輝度信号用のバッファメモリBYとを備える。色差信号用の画像処理系3は、複数の画像処理部PC1〜PCnが直列接続された色差信号用の画像処理群と、色差信号用のバッファメモリCYとを備える。各画像処理部PY1〜PYN,PC1〜PCNは、信号処理部4と遅延部5とを備える。なお、図1では各画像処理系2,3がそれぞれn段の画像処理部を備える構成を示したが、各画像処理系2,3毎に直列接続される画像処理部の段数が異なる構成であってもよい。

0022

デジタル化された入力輝度信号Y0は、輝度信号用の画像処理系2内の初段の画像処理部PY1へ供給される。デジタル化された入力色差信号S0は、色差信号用の画像処理系3内の初段の画像処理部PC1へ供給される。入力同期信号S0は、輝度信号用の画像処理系2内の初段の画像処理部PY1、ならびに、色差信号用の画像処理系3内の初段の画像処理部PC1へ供給される。

0023

ここで、入力同期信号S0は、垂直同期信号,水平同期信号,フィールド識別信号である。なお、同期信号S0は、垂直同期信号のみを用いてもよいし、水平同期信号のみを用いてもよい。また、同期信号S0は、フィールド識別信号のみを用いてもよい。さらに、入力同期信号S0は、垂直同期信号,水平同期信号,フィールド識別信号の中から2以上の信号を用いてもよい。なお、各画像処理部PY1〜PYn,PC1〜PCnは、入力同期信号S0または前段の画像処理部から供給される遅延同期信号YS1〜YSn−1,CS1〜CSn−1に基づいて、入力輝度信号Y0,入力色差信号C0または前段の画像処理部から供給される輝度信号Y0〜Yn−1,色差信号C1〜Cn−1の垂直画素位置,水平画素位置,フィールド識別を行なって、所定の画像処理を施すよう構成している。

0024

各画像処理系2,3内で直列接続された各画像処理部PY1〜PYn,PC1〜PCnはそれぞれ異なる画像処理を行なう。例えば、初段の画像処理部PY1,PC1は水平フィルタ処理を、2段目の画像処理部PY2,PC2は垂直画像処理を、n段目の画像処理部PYn,PCnはノイズ低減処理を行なう。これらの処理は、すべて画素単位の基準クロック(図示しない)に同期して演算処理される。

0025

輝度信号用の画像処理系2内の初段の画像処理部PY1は、入力輝度信号Y0に対して所定の画像処理(例えば水平フィルタ処理)を施して、処理が施された輝度信号Y1を出力する。輝度信号Y1は2段目の画像処理部PY2へ供給される。輝度信号用の画像処理系2内の初段の画像処理部PY1は、入力同期信号S0に基づいて、垂直同期水平同期,フィールド識別等を行ないながら、入力輝度信号Y0に対する所定の画像処理(例えば水平フィルタ処理)を行なう。なお、これらの所定の画像処理は画像処理部PY1内の信号処理部4が行なう。

0026

輝度信号用の画像処理系2内の初段の画像処理部PY1は、入力輝度信号Y0が供給された時点から所定の画像処理が施された輝度信号Y1を出力するまでの画像処理時間分だけ、入力同期信号Y0を遅延させた遅延同期信号YS1を生成して出力する。遅延同期信号YS1は2段目の画像処理部PY2へ供給される。なお、遅延同期信号YS1の生成・出力は、画像処理部PY1内の遅延部5が行なう。

0027

2段目の画像処理部PY2は、前段から供給された遅延同期信号YS1に基づいて、前段から供給された輝度信号Y1の垂直同期,水平同期,フィールド識別等を行なうとともに、前段から供給された輝度信号Y1に所定の画像処理(例えば垂直フィルタ処理)を施した輝度信号Y2を出力する。2段目の画像処理部PY2は、前段から供給された遅延同期信号YS1に対して2段目の画像処理部PY2における画像処理時間分だけ遅延させた遅延同期信号YS2を生成して出力する。

0028

このように、各画像処理部は、入力された輝度信号に対して所定の画像処理を施した輝度信号を後段の画像処理部へ供給するとともに、入力された同期信号を画像処理に要した時間分だけ遅延させた遅延同期信号を生成して後段の画像処理部へ供給する。

0029

最終段の画像処理部PYnから出力された輝度信号Ynは、最終段の画像処理部PYnから出力された遅延同期信号YSnに基づいてバッファメモリBYに書き込まれた後に、入力基準同期信号RSに基づいて出力輝度信号YPとして読み出される。

0030

色差信号用の画像処理系3においても同様な処理がなされる。初段の画像処理部PC1は、入力同期信号S0に基づいて入力色差信号C0の垂直同期,水平同期,フィールド識別等を行ない、入力色差信号C0に所定の画像処理を施した色差信号C1を出力する。初段の画像処理部PC1は、入力同期信号S0を画像処理に要した時間分だけ遅延させた遅延同期信号CS1を生成して出力する。

0031

2段目の画像処理部PC2は、初段の画像処理部PC1から供給される色差信号C1ならびに遅延同期信号CS1に基づいて所定の画像処理を行なって色差信号C2を出力するとともに、遅延同期信号CS1を画像処理に要した時間分だけ遅延させた遅延同期信号CS2を出力する。

0032

最終段の画像処理部PCnから出力された色差信号Cnは、最終段の画像処理部PCnから出力された遅延同期信号CSnに基づいてバッファメモリCYに書き込まれた後に、入力基準同期信号RSに基づいて出力色差信号CPとして読み出される。

0033

このように、この発明に係るデジタル画像処理装置1は、各画像処理部PY1〜PYn,PC1〜PCnを直列に接続し、各画像処理部PY1〜PYn,PC1〜PCnでそれぞれ画像処理時間(遅延時間)の異なるそれぞれの処理を行なって後段の画像処理部へ供給する構成としているので、入力輝度信号Y0が供給された時点から全ての処理が施された輝度信号Ynが出力されるまでのトータルの処理遅延時間(輝度信号トータル処理時間)と、入力色差信号C0が供給された時点から全ての処理が施された色差信号Cnが出力されるまでのトータルの処理遅延時間(色差信号トータル処理時間)とは異なっている。

0034

このため、各バッファメモリBY,CYは、輝度信号トータル処理時間と色差信号トータル処理時間との処理時間差を吸収可能なメモリ容量を用いている。そして、輝度信号用のバッファメモリBYには、最終段の画像処理部PYnから出力される輝度信号Ynを、最終段の画像処理部PYnから出力される遅延同期信号YSnに基づいて生成した書き込み信号(図示しない)によってバッファメモリBYに書き込む。また、色差信号用のバッファメモリCYには、最終段の画像処理部PCnから出力される色差信号Cnを、最終段の画像処理部PCnから出力される遅延同期信号CSnに基づいて生成した書き込み信号によってバッファメモリCYに書き込む。そして、輝度信号用のバッファメモリBYに格納された輝度信号Yn、ならびに、色差信号用のバッファメモリCYに格納された色差信号Cnを、入力基準同期信号RSに基づいて生成した読み出し信号(図示しない)によって各バッファメモリBY,CYから読み出すことで、出力輝度信号YPと出力色差信号CPとをそれぞれ位相が合った信号として出力するよう構成している。

0035

各画像処理部PY1〜PYn,PC1〜PCn内の信号処理部4は、例えば処理Aと処理B等の複数の異なる画像処理内容を、ハードウエアまたはソフトウエアによって切り替えできるように構成している。さらに、各画像処理部PY1〜PYn,PC1〜PCn内の遅延部4は、信号処理部4での画像処理内容の変更に伴う処理時間の変更に対応して、入力された同期信号(遅延同期信号)を遅延させて出力する遅延時間を変更できるように構成している。信号処理部4が処理Aの画像処理を行なう場合、遅延部5は、前段から供給された同期信号(遅延同期信号)に対して、処理Aに要する処理時間分すなわち処理Aに伴う遅延時間A分だけ遅延させた遅延同期信号を生成・出力し、信号処理部4が処理Bの画像処理を行なう場合、遅延部5は、前段から供給された同期信号(遅延同期信号)に対して、処理Bに要する処理時間分すなわち処理Bに伴う遅延時間B分だけ遅延させた遅延同期信号を生成・出力する。

0036

図2は画像処理部での信号遅延を説明するタイミングチャートである。図2(a)は基準クロックを時間軸を拡大した状態で、図2(b)は水平同期信号を時間軸を拡大した状態で示している。図2(c)は水平同期信号を、図2(d)は画像処理部に入力される垂直同期信号を、図2(e)は画像処理部に入力されるフィールド識別信号を、図2(f)は画像処理部に入力される輝度信号または色差信号(輝度信号入力または色差信号入力)を示している。図2(g)は画像処理部から出力される遅延水平同期信号を、図2(h)は画像処理部から出力される遅延垂直同期信号を、図2(i)は画像処理部から出力される遅延フィールド識別信号を、図2(j)は画像処理部で処理が施されて出力される処理輝度信号または処理色差信号(輝度信号出力または色差信号出力)を示している。

0037

画像処理部内の信号処理部4が、図2(f)に示す輝度信号入力または色差信号入力に対して所定の信号処理を施して、図2(j)に示す処理輝度信号または処理色差信号を出力するまで処理時間を処理遅延時間dとすると、画像処理部内の遅延部5は、図2(c)〜(e)に示す水平同期信号,垂直同期信号,フィールド識別信号を、それぞれ処理遅延時間d分だけ遅延させて、図2(g)〜(i)に示す遅延水平同期信号,遅延垂直同期信号,遅延フィールド識別信号を出力する。

0038

図3はバッファメモリへの書き込み動作ならびにバッファメモリからの読み出し動作を示すタイミングチャートである。図3(a)は各画像処理系2,3の初段の各画像処理部PY1,PC1に供給される入力同期信号S0を、図3(b)は初段の画像処理部PY1に供給される入力輝度信号Y0を、図3(c)は初段の画像処理部PC1に供給される入力色差信号C0を示している。図3(d)は輝度信号用の画像処理部群の最終段の画像処理部PYnから出力される輝度用遅延同期信号YSnを、図3(e)は同画像処理部PYnから出力される遅延輝度信号Ynを示している。図3(f)は色差信号用の画像処理部群の最終段の画像処理部PCnから出力される色差用遅延同期信号CSnを、図3(g)は同画像処理部PCnから出力される遅延色差信号Cnを示している。図3(h)は基準同期信号RSを、図3(i)は輝度信号用のバッファメモリBYから読み出された出力輝度信号YPを、図3(j)は色差信号用のバッファメモリCYから読み出された出力色差信号CPを示している。

0039

図3は、輝度信号用の画像処理部群PY1〜PYnでの輝度信号トータル処理時間(輝度信号トータル遅延時間)が、色差信号用の画像処理部群PC1〜PCnの色差信号トータル処理時間(色差信号トータル遅延時間)よりも短い場合を示している。図3(d)に示すように、輝度信号用の各画像処理部PY1〜PYnの処理時間(遅延時間)をYd1,Yd2,……,Ydnとすると、各処理時間(遅延時間)の和が輝度信号トータル処理時間(輝度信号トータル遅延時間)となる。図3(f)に示すように、色差信号用の各画像処理部PC1〜PCnの処理時間(遅延時間)をCd1,Cd2,……,Cdnとすると、各処理時間(遅延時間)の和が色差信号トータル処理時間(色差信号トータル遅延時間)となる。

0040

図3(b)に示す入力輝度信号Y0に対して各画像処理部PY1〜PYnでの遅延時間(Yd1+Yd2+……+Ydn)分だけ遅延されて出力された遅延輝度信号Ynは、図3(e)に示すタイミングで輝度信号用のバッファメモリBYに書き込まれる。図3(c)に示す入力色差信号C0に対して各画像処理部PC1〜PCnでの遅延時間(Cd1+Cd2+……+Cdn)分だけ遅延されて出力された遅延色差信号Cnは、図3(g)に示すタイミングで色差信号用のバッファメモリCYに書き込まれる。

0041

次に、図3(h)に示す入力基準同期信号RSに基づいて発生させた共通の読み出しパルスで各バッファメモリBY,CYに格納されたビデオデータ(処理が施された輝度信号ならびに色差信号)を読み出すことによって、図3(i)ならびに図3(J)に示すように位相の合った出力輝度信号YPと出力色差信号CPを得ている。なお、BYdは遅延輝度信号Ynが輝度信号用のバッファメモリBYに書き込まれてから読み出されるまでの遅延時間、CYdは遅延色差信号Cnが色差信号用のバッファメモリCYに書き込まれてから読み出されるまでの遅延時間である。

0042

図3に示したように、各画像処理部毎に処理遅延時間が異なっていても、また、輝度信号用の画像処理部群PY1〜PYnでの輝度信号トータル処理時間(輝度信号トータル遅延時間)と色差信号用の画像処理部群PC1〜PCnの色差信号トータル処理時間(色差信号トータル遅延時間)とが異なっていても、画像処理が施された出力輝度信号YPと出力色差信号CPとを同期した状態で出力することができる。

0043

この発明に係るデジタル画像処理装置1では、画像処理部内の信号処理部4はソフトウエアまたはハードウエアによって処理内容を切り替えることができる構成としている。ここで、2つの信号処理の処理時間(遅延時間)は異なっているとする。この場合、遅延部5は処理内容によって定める処理時間と同一の時間分だけ同期信号を遅延させる構成とする。これによって、画像処理部の出力では、処理画像データと同期信号の位相関係に変化が発生しないため、トータルの遅延時間が最後段のバッファメモリの時間方向のサイズ内であるならば、他の画像処置部のタイミングに影響を及ぼさない。ここで、処理内容の切り替え、ならびに、処理内容に対応した同期信号の遅延時間を切り替えについて説明する。それぞれの信号処理の処理時間(遅延時間)は既知であるとする。

0044

図4は処理内容の切り替え、ならびに、処理内容に対応した同期信号の遅延時間の切り替えを行なう画像処理部の一具体例を示すブロック構成図である。図4に示す画像処理部Pの信号処理部4は、入力されるビデオ信号(輝度信号または色差信号)に対して処理Aを施す第1の処理器41と、入力されるビデオ信号(輝度信号または色差信号)に対して処理Bを施す第2の処理器42と、各処理器41,42の出力の内いずれか一方を選択して処理ビデオ信号(処理輝度信号または処理色差信号)として出力する処理出力選択スイッチ回路43とを備える。

0045

図4に示す画像処理部Pの遅延部5は、入力される同期信号を処理Aに要する処理時間(遅延時間A)だけ遅延させる第1の遅延器51と、入力される同期信号を処理Bに要する処理時間(遅延時間B)だけ遅延させる第2の遅延器52と、各遅延器51,52の出力の内いずれか一方を選択して遅延同期信号として出力する遅延出力選択スイッチ回路53とを備える。処理出力選択スイッチ回路43と遅延出力選択スイッチ回路53とは連動して切り替え動作をするようにしている。そして、処理器41,42の切り替えに対応して遅延器51,52を切り替えることで、処理ビデオ信号と遅延同期信号とのタイミングを合せるようにしている。

0046

図5は処理内容の切り替え、ならびに、処理内容に対応した同期信号の遅延時間を切り替えを行なう画像処理部の他の具体例を示すブロック構成図である。図5に示す画像処理部Pの信号処理部40は、供給されるプログラムに基づいて処理内容を変更するプログラマブル処理器44と、供給するプログラムを変更するプログラム変更手段45とを備える。図5に示す画像処理部Pの遅延部50は、遅延時間を可変することのできるプログラマブル遅延器54と、プログラマブル遅延器54に設定する遅延時間を変更する遅延時間変更手段55とを備える。プログラム変更手段45と遅延時間変更手段55とは連動して動作させるようにしている。そして、処理器44に処理Aのプログラムを供給した場合は、プログラマブル遅延器54に遅延時間Aを設定し、処理器44に処理Bのプログラムを供給した場合は、プログラマブル遅延器54に遅延時間Bを設定することで、処理ビデオ信号と遅延同期信号とのタイミングを合せるようにしている。

0047

なお、図4ならびに図5では2種類の処理を切り替える例を示したが、3種類以上の処理を切り替える構成であってもよい。

0048

次に、同期信号を遅延させる遅延器の具体的な回路構成について説明する。図6は遅延器の一具体例を示すブロック構成図、図7は遅延器の他の具体例を示すブロック構成図である。図6は、異なるクロック入力を有する2つの遅延回路56,57を用いて構成した遅延器を示している。入力されたフィールド識別信号ならびに垂直同期信号を第1の遅延回路56を用いて水平同期信号の間隔で必要遅延量以下の時間を遅延させて、第1の遅延フィールド識別信号HFVと第1の遅延垂直同期信号HVDとを得て、これらの各信号HFV,HVDを第2の遅延回路57へ入力させる。また、水平同期信号を第2の遅延回路57へ入力する。第2の遅延回路57では、画像のサンプリングクロックである基準クロックに基づいて、第1の遅延フィールド識別信号HFV,第1の遅延垂直同期信号HVDならびに水平同期信号を、更に適正なクロック時間遅延分だけ遅延させ、2つの遅延回路56,57のトータルで目的とする遅延時間の遅延出力(遅延フィールド識別信号,遅延垂直同期信号,遅延水平同期信号)を得る。

0049

図7は、シフトレジスタなどの遅延回路58を用いて構成した遅延器を示している。フィールド識別信号,垂直同期信号,水平同期信号の全てをシフトレジスタなどの遅延回路58へ供給し、これらの信号を基準クロックに基づいて必要なクロック数分遅延させて、遅延出力(遅延フィールド識別信号,遅延垂直同期信号,遅延水平同期信号)を得る。

発明の効果

0050

以上説明したようにこの発明に係るデジタル画像処理装置は、各画像処理部において各画像処理部に入力された同期信号をその画像処理部で画像処理に要する処理時間分だけ遅延させて出力するよう構成するとともに、処理内容の変更に伴って処理時間が変更になった際には、入力された同期信号を変更された処理時間分だけ遅延させて出力する構成としたので、直列接続された複数の画像処理部からなる画像処理部群全体の処理時間を最短にすることができるとともに、各画像処理部は他の画像処理部とは独立して処理内容を切り替えることができる。

0051

よって、バッファメモリを最小限とし、複数の処理内容を切り替えることが可能であり、処理内容の切り替えが装置内の他の画像処理部の動作や全体の処理遅延時間に影響を及ぼさないデジタル画像処理装置を提供することができる。

図面の簡単な説明

0052

図1この発明に係るデジタル画像処理装置のブロック構成図
図2画像処理部での信号遅延を説明するタイミングチャート
図3バッファメモリへの書き込み動作ならびにバッファメモリからの読み出し動作を示すタイミングチャート
図4処理内容の切り替え、ならびに、処理内容に対応した同期信号の遅延時間の切り替えを行なう画像処理部の一具体例を示すブロック構成図
図5処理内容の切り替え、ならびに、処理内容に対応した同期信号の遅延時間を切り替えを行なう画像処理部の他の具体例を示すブロック構成図
図6遅延器の一具体例を示すブロック構成図
図7遅延器の他の具体例を示すブロック構成図
図8従来のデジタル画像処理装置のブロック構成図
図9従来の他のデジタル画像処理装置のブロック構成図

--

0053

1…デジタル画像処理装置、2…輝度信号用の画像処理系、3…色差信号用の画像処理系、4,40…信号処理部、5,50…遅延部、41,42…処理器、43…処理出力選択スイッチ回路、44…プログラマブル処理器、45…プログラム変更手段、51,52…遅延器、53…遅延出力選択スイッチ回路、54…プログラマブル遅延器、55…遅延時間変更手段、BC…色差信号用のバッファメモリ、BY…輝度信号用のバッファメモリ、C0…入力色差信号、C1〜Cn…処理が施された色差信号、CP…出力色差信号、CS1〜CSn−1…色差信号用の画像処理系における遅延同期信号、PC1〜PVn,PY1〜PYn…画像処理部、RS…入力基準同期信号、S0…入力同期信号、Y0…入力輝度信号、Y1〜Yn…処理が施された輝度信号、YP…出力輝度信号、YS1〜Yn−1…輝度信号用の画像処理系における遅延同期信号。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ