図面 (/)

技術 半導体集積回路の検証方法、半導体集積回路の検証装置、及び、半導体集積回路の検証プログラムを記録したコンピュータ読み取り可能な記録媒体

出願人 株式会社東芝
発明者 北岡美弥子桑山克己
出願日 1997年7月24日 (23年5ヶ月経過) 出願番号 1997-198959
公開日 1999年2月12日 (21年10ヶ月経過) 公開番号 1999-039377
状態 未査定
技術分野 CAD ICの設計・製造(配線設計等)
主要キーワード サブミクロンプロセス 変更済 検証手法 寄生抵抗成分 リファイン 変更済み 大規模回路 検証技術
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(1999年2月12日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (9)

課題

プリレイアウト検証検証環境ポストレイアウト検証の検証環境へ容易に変更を可能とすることにより、変更ミスを減少し、精度の高い検証を行うことである。

解決手段

論理設計結果として得られるネットリストを入力し、レイアウトの設計を行うレイアウト設計部3と、論理設計結果のネットリスト1とレイアウト設計ステップの結果のネットリスト5とのノード対応付けを行い、論理設計結果の名前を反映したレイアウト設計結果のネットリスト11を出力するノードの対応付け部7と、論理設計結果の名前を反映したレイアウト設計結果のネットリスト11を用いてポストレイアウト検証環境の設定を行うポストレイアウト検証環境の設定部17と、このポストレイアウト検証環境の設定部17の検証環境を用いてポストレイアウト検証を行うポストレイアウト検証部21とを有する。

概要

背景

半導体製造プロセスの微細化に伴い、レイアウトにより生じる寄生成分による遅延時間は素子の遅延時間に対して無視できないものとなってきている。これは、半導体プロセスの微細化が進むにつれて、素子自体の遅延時間が小さくなってきているためである。従って、昨今の半導体集積回路の設計に於いては、レイアウト設計結果の寄生成分の影響を考慮した検証を行うことで、製品開発リファイン回数の削減、及び開発期間の短縮を図っている。

以下では、レイアウト設計結果として生ずる寄生容量及び寄生抵抗成分の影響を考慮した検証をポストレイアウト検証と呼び、論理設計後のレイアウト設計結果として生ずる寄生容量及び寄生抵抗成分の影響を考慮しない検証をプリレイアウト検証と呼ぶ。

図8は、従来のプリレイアウト検証及びポストレイアウト検証の処理を示すブロック図である。プリレイアウト検証では、論理設計結果として得られるネットリスト1に対する検証を行なう為、検証結果の確認、解析作業に、論理設計結果のノード名、インスタンス名をそのまま使用して検証環境設定部13により検証のための環境を設定し、プリレイアウト検証部19にて検証を行う。従って、確認、解析作業が容易である。ここで、ノードとは、ネットリストにおいて接続されているセルピン端子)の集合をいう。また、ネットリストとは、ある機能を有する電子回路をインスタンスとノードの接続関係として表現したものをいう。インスタンスとは、ネットリストに含まれるセルに特定の名称がつけられたものをいう。

一方、ポストレイアウト検証では、レイアウト設計部3にてレイアウト設計を行い、その結果を反映したネットリスト5を新たに作成することになり、論理設計結果であるネットリスト1とはノード名、インスタンス名が異なる。従って、プリレイアウト検証での検証環境をポストレイアウト検証に利用することは出来ない。

現在では、ポストレイアウト検証の手法として、次の2つの手法が知られている。第1の手法は、プリレイアウト検証の検証環境とは別に、レイアウト設計結果として生じる寄生容量及び寄生抵抗成分を含んだレイアウト設計結果のネットリストに対応した検証環境を新たに準備してポストレイアウト検証を行なう手法である。

第2の手法は、プリレイアウト検証の検証環境を再利用する手法であるが、レイアウト設計結果として生じる寄生容量成分だけを、論理設計結果であるネットリストへ付加してポストレイアウト検証を行なう手法である。

概要

プリレイアウト検証の検証環境をポストレイアウト検証の検証環境へ容易に変更を可能とすることにより、変更ミスを減少し、精度の高い検証を行うことである。

論理設計結果として得られるネットリストを入力し、レイアウトの設計を行うレイアウト設計部3と、論理設計結果のネットリスト1とレイアウト設計ステップの結果のネットリスト5とのノードの対応付けを行い、論理設計結果の名前を反映したレイアウト設計結果のネットリスト11を出力するノードの対応付け部7と、論理設計結果の名前を反映したレイアウト設計結果のネットリスト11を用いてポストレイアウト検証環境の設定を行うポストレイアウト検証環境の設定部17と、このポストレイアウト検証環境の設定部17の検証環境を用いてポストレイアウト検証を行うポストレイアウト検証部21とを有する。

目的

本発明は上記事情に鑑みて成されたものであり、その目的とするところは、プリレイアウト検証の検証環境をポストレイアウト検証の検証環境へ容易に変更を可能とすることにより、変更ミスを減少し、精度の高い検証を行うことができる半導体集積回路の検証方法、半導体集積回路の検証装置、及び、半導体集積回路の検証プログラムを記録したコンピュータ読み取り可能な記録媒体を提供することにある。

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

半導体集積回路検証方法において、論理設計結果として得られるネットリストを入力し、レイアウトの設計を行うレイアウト設計ステップと、前記論理設計結果のネットリストと前記レイアウト設計ステップの結果のネットリストとのノード対応付けを行い、論理設計結果の名前を反映したレイアウト設計結果のネットリストを出力するノードの対応付けステップと、前記論理設計結果の名前を反映したレイアウト設計結果のネットリストを用いてポストレイアウト検証環境の設定を行うポストレイアウト検証環境の設定ステップと、このポストレイアウト検証環境の設定ステップの検証環境を用いてポストレイアウト検証を行うポストレイアウト検証ステップと、を有することを特徴とする半導体集積回路の検証方法。

請求項2

前記ノードの対応付けステップは、前記論理設計結果のネットリストを入力し、この論理設計結果のネットリストにおいてノードに接続されている全ての端子にそれぞれ異なったノード名を与え、ノードの分割前後のノード対表作成を行う作成ステップと、この作成されたノード対応表を用いてノード名を変更することによりノード名変更済みネットリストを出力するノード名変更ステップと、前記レイアウト設計結果のネットリストを入力し、各ノードのモジュール化を行い、寄生容量及び寄生抵抗成分のネットリストの出力を行うノードのモジュール化処理ステップと、前記寄生成分のみのネットリストを前記ノード名変更済みネットリストに接続して論理設計結果の名前を反映したレイアウト設計結果のネットリストを出力するモジュール接続ステップと、を有することを特徴とする請求項1記載の半導体集積回路の検証方法。

請求項3

半導体集積回路の検証方法において、論理設計結果として得られるネットリストを入力し、レイアウトの設計を行うレイアウト設計ステップと、前記論理設計結果のネットリストと前記レイアウト設計ステップの結果のネットリストとのノードの対応付けを行い、ノード対応情報を出力するノードの対応付けステップと、前記論理設計結果として得られるネットリストを用いて検証環境の設定を行うプリレイアウト検証環境の設定ステップと、このプリレイアウト検証環境設定ステップの検証環境を入力し、前記ノードの対応情報を用いて、前記検証環境の変更を行う変更処理ステップと、前記変更されたプリレイアウトの検証環境を用いてポストレイアウト検証の環境を設定するポストレイアウト検証環境の設定ステップと、このポストレイアウト検証環境の設定ステップの検証環境を用いてポストレイアウト検証を行うポストレイアウト検証ステップと、を有することを特徴とする半導体集積回路の検証方法。

請求項4

前記ノードの対応付けステップは、前記論理設計結果のネットリストを入力し、この論理設計結果のネットリストにおいてノードに接続されている全ての端子にそれぞれ異なったノード名を与え、ノードの分割前後のノード対応表作成を行う作成ステップと、この作成されたノード対応表を用いてノード名を変更することによりノード名変更済みネットリストを出力するノード名変更ステップと、前記レイアウト設計結果のネットリストを入力し、各ノードのモジュール化を行い、寄生容量及び寄生抵抗成分のネットリストの出力を行うノードのモジュール化処理ステップと、前記寄生成分のみのネットリストを前記ノード名変更済みネットリストに接続してノード対応情報を出力するモジュール接続ステップと、を有することを特徴とする請求項3記載の半導体集積回路の検証方法。

請求項5

半導体集積回路の検証装置において、論理設計結果として得られるネットリストを入力し、レイアウトの設計を行うレイアウト設計部と、前記論理設計結果のネットリストと前記レイアウト設計ステップの結果のネットリストとのノードの対応付けを行い、論理設計結果の名前を反映したレイアウト設計結果のネットリストを出力するノードの対応付け部と、前記論理設計結果の名前を反映したレイアウト設計結果のネットリストを用いてポストレイアウト検証環境の設定を行うポストレイアウト検証環境の設定部と、このポストレイアウト検証環境の設定部の検証環境を用いてポストレイアウト検証を行うポストレイアウト検証部と、を有することを特徴とする半導体集積回路の検証装置。

請求項6

半導体集積回路の検証プログラムを記録したコンピュータ読み取り可能な記録媒体において、論理設計結果として得られるネットリストを入力し、レイアウトの設計を行うレイアウト設計ステップと、前記論理設計結果のネットリストと前記レイアウト設計ステップの結果のネットリストとのノードの対応付けを行い、論理設計結果の名前を反映したレイアウト設計結果のネットリストを出力するノードの対応付けステップと、前記論理設計結果の名前を反映したレイアウト設計結果のネットリストを用いてポストレイアウト検証環境の設定を行うポストレイアウト検証環境の設定ステップと、このポストレイアウト検証環境の設定ステップの検証環境を用いてポストレイアウト検証を行うポストレイアウト検証ステップと、を有することを特徴とする半導体集積回路の検証プログラムを記録したコンピュータ読み取り可能な記録媒体。

技術分野

0001

本発明は、半導体集積回路検証方法、半導体集積回路の検証装置、及び、半導体集積回路の検証プログラムを記録したコンピュータ読み取り可能な記録媒体に関し、特に、半導体集積回路のレイアウト設計結果として生ずる寄生容量及び寄生抵抗成分を考慮した半導体集積回路の検証技術に関する。

背景技術

0002

半導体製造プロセスの微細化に伴い、レイアウトにより生じる寄生成分による遅延時間は素子の遅延時間に対して無視できないものとなってきている。これは、半導体プロセスの微細化が進むにつれて、素子自体の遅延時間が小さくなってきているためである。従って、昨今の半導体集積回路の設計に於いては、レイアウト設計結果の寄生成分の影響を考慮した検証を行うことで、製品開発リファイン回数の削減、及び開発期間の短縮を図っている。

0003

以下では、レイアウト設計結果として生ずる寄生容量及び寄生抵抗成分の影響を考慮した検証をポストレイアウト検証と呼び、論理設計後のレイアウト設計結果として生ずる寄生容量及び寄生抵抗成分の影響を考慮しない検証をプリレイアウト検証と呼ぶ。

0004

図8は、従来のプリレイアウト検証及びポストレイアウト検証の処理を示すブロック図である。プリレイアウト検証では、論理設計結果として得られるネットリスト1に対する検証を行なう為、検証結果の確認、解析作業に、論理設計結果のノード名、インスタンス名をそのまま使用して検証環境設定部13により検証のための環境を設定し、プリレイアウト検証部19にて検証を行う。従って、確認、解析作業が容易である。ここで、ノードとは、ネットリストにおいて接続されているセルピン端子)の集合をいう。また、ネットリストとは、ある機能を有する電子回路をインスタンスとノードの接続関係として表現したものをいう。インスタンスとは、ネットリストに含まれるセルに特定の名称がつけられたものをいう。

0005

一方、ポストレイアウト検証では、レイアウト設計部3にてレイアウト設計を行い、その結果を反映したネットリスト5を新たに作成することになり、論理設計結果であるネットリスト1とはノード名、インスタンス名が異なる。従って、プリレイアウト検証での検証環境をポストレイアウト検証に利用することは出来ない。

0006

現在では、ポストレイアウト検証の手法として、次の2つの手法が知られている。第1の手法は、プリレイアウト検証の検証環境とは別に、レイアウト設計結果として生じる寄生容量及び寄生抵抗成分を含んだレイアウト設計結果のネットリストに対応した検証環境を新たに準備してポストレイアウト検証を行なう手法である。

0007

第2の手法は、プリレイアウト検証の検証環境を再利用する手法であるが、レイアウト設計結果として生じる寄生容量成分だけを、論理設計結果であるネットリストへ付加してポストレイアウト検証を行なう手法である。

発明が解決しようとする課題

0008

従来技術で示した2つのポストレイアウト検証の手法においては以下に述べる問題点が生じる。

0009

第1の手法の場合、ポストレイアウト検証の検証環境を準備する為に、プリレイアウト検証の検証環境に対して、ノード名、インスタンス名をレイアウト設計結果のネットリストに対応したものに変更する作業が必要となる。この作業には膨大な工数が必要となり、且つ、変更作業上のミスが生じる可能性が大である。

0010

一方、第2の手法の場合、レイアウト設計結果として生ずる寄生容量成分のみを考慮し、寄生抵抗成分を考慮していない為、特にディープサブミクロンプロセスを用いた半導体集積回路の設計において、検証の精度上の問題が生ずる。

0011

以上、示した様に、従来の検証手法では、プリレイアウト検証の検証環境をポストレイアウト検証の検証環境に変更する作業に膨大な工数がかかり、且つ、変更ミスの混入の可能性を残す。もしくは、レイアウト設計結果として生ずる寄生容量と寄生抵抗成分の双方の影響を考慮した精度の高い検証が不可能となる。

0012

本発明は上記事情に鑑みて成されたものであり、その目的とするところは、プリレイアウト検証の検証環境をポストレイアウト検証の検証環境へ容易に変更を可能とすることにより、変更ミスを減少し、精度の高い検証を行うことができる半導体集積回路の検証方法、半導体集積回路の検証装置、及び、半導体集積回路の検証プログラムを記録したコンピュータ読み取り可能な記録媒体を提供することにある。

課題を解決するための手段

0013

上記目的を達成するために、本発明に係る半導体集積回路の検証方法、半導体集積回路の検証装置、及び、半導体集積回路の検証プログラムを記録したコンピュータ読み取り可能な記録媒体は、論理設計結果の検証環境と同一の検証環境を利用可能であり、且つ、レイアウト設計結果の寄生容量および寄生抵抗成分の両方を考慮した検証を可能とする、半導体集積回路の検証手法に関する発明である。

0014

請求項1の発明は、半導体集積回路の検証方法において、論理設計結果として得られるネットリストを入力し、レイアウトの設計を行うレイアウト設計ステップと、前記論理設計結果のネットリストと前記レイアウト設計ステップの結果のネットリストとのノードの対応付けを行い、論理設計結果の名前を反映したレイアウト設計結果のネットリストを出力するノードの対応付けステップと、前記論理設計結果の名前を反映したレイアウト設計結果のネットリストを用いてポストレイアウト検証環境の設定を行うポストレイアウト検証環境の設定ステップと、このポストレイアウト検証環境の設定ステップの検証環境を用いてポストレイアウト検証を行うポストレイアウト検証ステップと、を有することを特徴とする。

0015

請求項2の発明は、前記請求項1におけるノードの対応付けステップは、前記論理設計結果のネットリストを入力し、この論理設計結果のネットリストにおいてノードに接続されている全ての端子にそれぞれ異なったノード名を与え、ノードの分割前後のノード対表作成を行う作成ステップと、この作成されたノード対応表を用いてノード名を変更することによりノード名変更済みネットリストを出力するノード名変更ステップと、前記レイアウト設計結果のネットリストを入力し、各ノードのモジュール化を行い、寄生容量及び寄生抵抗成分のネットリストの出力を行うノードのモジュール化処理ステップと、前記寄生成分のみのネットリストを前記ノード名変更済みネットリストに接続して論理設計結果の名前を反映したレイアウト設計結果のネットリストを出力するモジュール接続ステップと、を有することを特徴とする。

0016

請求項3の発明は、半導体集積回路の検証方法において、論理設計結果として得られるネットリストを入力し、レイアウトの設計を行うレイアウト設計ステップと、前記論理設計結果のネットリストと前記レイアウト設計ステップの結果のネットリストとのノードの対応付けを行い、ノード対応情報を出力するノードの対応付けステップと、前記論理設計結果として得られるネットリストを用いて検証環境の設定を行うプリレイアウト検証環境の設定ステップと、このプリレイアウト検証環境設定ステップの検証環境を入力し、前記ノードの対応情報を用いて、前記検証環境の変更を行う変更処理ステップと、前記変更されたプリレイアウトの検証環境を用いてポストレイアウト検証の環境を設定するポストレイアウト検証環境の設定ステップと、このポストレイアウト検証環境の設定ステップの検証環境を用いてポストレイアウト検証を行うポストレイアウト検証ステップと、を有することを特徴とする。

0017

請求項4の発明は、前記請求項3におけるノードの対応付けステップは、前記論理設計結果のネットリストを入力し、この論理設計結果のネットリストにおいてノードに接続されている全ての端子にそれぞれ異なったノード名を与え、ノードの分割前後のノード対応表作成を行う作成ステップと、この作成されたノード対応表を用いてノード名を変更することによりノード名変更済みネットリストを出力するノード名変更ステップと、前記レイアウト設計結果のネットリストを入力し、各ノードのモジュール化を行い、寄生容量及び寄生抵抗成分のネットリストの出力を行うノードのモジュール化処理ステップと、前記寄生成分のみのネットリストを前記ノード名変更済みネットリストに接続してノード対応情報を出力するモジュール接続ステップと、を有することを特徴とする。

0018

請求項5の発明は、半導体集積回路の検証装置において、論理設計結果として得られるネットリストを入力し、レイアウトの設計を行うレイアウト設計部と、前記論理設計結果のネットリストと前記レイアウト設計ステップの結果のネットリストとのノードの対応付けを行い、論理設計結果の名前を反映したレイアウト設計結果のネットリストを出力するノードの対応付け部と、前記論理設計結果の名前を反映したレイアウト設計結果のネットリストを用いてポストレイアウト検証環境の設定を行うポストレイアウト検証環境の設定部と、このポストレイアウト検証環境の設定部の検証環境を用いてポストレイアウト検証を行うポストレイアウト検証部と、を有することを特徴とする。

0019

請求項6の発明は、半導体集積回路の検証プログラムを記録したコンピュータ読み取り可能な記録媒体において、論理設計結果として得られるネットリストを入力し、レイアウトの設計を行うレイアウト設計ステップと、前記論理設計結果のネットリストと前記レイアウト設計ステップの結果のネットリストとのノードの対応付けを行い、論理設計結果の名前を反映したレイアウト設計結果のネットリストを出力するノードの対応付けステップと、前記論理設計結果の名前を反映したレイアウト設計結果のネットリストを用いてポストレイアウト検証環境の設定を行うポストレイアウト検証環境の設定ステップと、このポストレイアウト検証環境の設定ステップの検証環境を用いてポストレイアウト検証を行うポストレイアウト検証ステップと、を有することを特徴とする。

0020

上記発明の構成によれば、論理設計結果のノード名を保存したレイアウト設計結果のネットリストを得ることが可能となる。これにより、レイアウト設計結果により生ずる寄生容量及び寄生抵抗成分を考慮した高精度の検証を、論理設計結果のネットリストに対する検証環境を再利用して実施することが可能となる。

発明を実施するための最良の形態

0021

以下、本発明に係る半導体集積回路の検証方法、半導体集積回路の検証装置、及び、半導体集積回路の検証プログラムを記録したコンピュータ読み取り可能な記録媒体の実施形態について、図面を参照しながら詳細に説明する。

0022

本実施形態の半導体集積回路の検証装置が具備するハードウエア構成は、各種処理を行うためのCPUと、キーボードマウスライトペン、又はフレキシブルディスク装置等の入力装置と、メモリ装置ディスク装置等の外部記憶装置と、ディスプレイ装置プリンタ装置等の出力装置等とを備えた通常のコンピュータシステムを用いる。なお、前記CPUは、以下に説明する各部の処理等を行う演算部と、前記処理の命令を記憶する主記憶部とを具備する。

0023

図1は、本実施形態を示すブロック図である。この半導集積回路の検証装置は、論理設計結果として得られるネットリスト1を入力し、レイアウトの設計を行うレイアウト設計部3と、論理設計結果のネットリスト1とレイアウト設計結果のネットリスト5とのノードの対応付けを行い、論理設計結果の名前を反映したレイアウト設計結果のネットリスト11を出力するノードの対応付け部7と、この論理設計結果の名前を反映したレイアウト設計結果のネットリスト11を用いて検証環境の設定を行う検証環境の設定部17と、この検証環境の設定部17の検証環境を用いてポストレイアウト検証を行うポストレイアウト検証部21と、を具備するものである。

0024

ここで、ポストレイアウト検証部21の検証環境設定部17の検証環境について、ノード対応表9を用いて変更を行うようにしてもよい。この場合には、ノード対応表9及び検証環境の設定部13を入力してノード対応表9に従って検証環境を変更する変更処理部15を設けるようにする。

0025

次に、本実施形態の半導体集積回路の検証処理動作を説明する。以下の処理動作により、レイアウト設計結果のネットリストを、論理設計結果のネットリストと同一の検証環境で検証可能な形式に変更する。

0026

まず、レイアウト設計部3にて論理設計結果のネットリスト1を用いてレイアウト設計を行う。

0027

次に、ノードの対応付け部7にて、論理設計結果のネットリスト1においてノードに接続されている全ての端子にそれぞれ異なったノード名を与えることによりネットリストを変更する。この際、各端子に与えられるノード名は、元のノード名との間に対応関係を持たせる。

0028

続いて、論理設計結果のネットリスト1の各ノードに対応した、レイアウト設計結果として生ずる寄生容量及び寄生抵抗成分からなるネットリストを、ノード毎切り出してモジュールとする。

0029

続いて、作成したモジュールを、変更したネットリストに接続して、論理設計結果の名前を反映したレイアウト設計結果のネットリスト11を出力する。

0030

次に、検証環境の設定部17にて、論理設計結果の名前を反映したレイアウト設計結果のネットリスト11を用いて検証環境の設定を行い、ポストレイアウト検証部21にて、設定された検証環境を用いて検証を行う。

0031

以上の手順により、論理設計結果のノード名を保存したレイアウト設計結果のネットリストを得ることが可能となる。これにより、レイアウト設計結果により生ずる寄生容量及び寄生抵抗成分を考慮した高精度の検証を、論理設計結果のネットリストに対する検証環境を再利用して実施することが可能となる。

0032

図2破線図で囲まれた部分は、ノードの対応付け部7の詳細を示すブロック図である。このノードの対応付け部7は、論理設計結果のネットリスト1を入力し、論理設計結果のネットリスト1においてノードに接続されている全ての端子にそれぞれ異なったノード名を与え、ノードの分割前後のノード対応表作成を行うノード対応表作成部71と、ノード対応表を用いてノード名を変更することによりノード名変更済みネットリスト73を出力するノード名変更部72と、レイアウト設計結果のネットリスト5を入力し、各ノードのモジュール化を行い、寄生容量及び寄生抵抗成分のネットリスト75の出力を行うノードのモジュール化処理部74と、ノード名変更済みネットリスト73及び寄生成分のみのネットリスト75を接続して論理設計結果の名前を反映したレイアウト設計結果のネットリスト11を出力するモジュール接続部76と、を備えるものである。

0033

次に、このノードの対応付け部7の動作について、具体例を用いて詳細に説明する。

0034

図3は、論理設計結果のネットリスト1の具体例である。図示の如く、インバータI1の出力が、AND回路I2、インバータI3及びI4の入力に接続されているものとする。図4は、レイアウト設計結果のネットリスト5の具体例である。レイアウト設計後であるので、各ノードにおける寄生成分等が分かっているものとする。

0035

まず、ノードを分割したノード対応表作成部71にて、論理設計結果のネットリスト1を入力し、論理設計結果のネットリスト1においてノードに接続されている全ての端子にそれぞれ異なったノード名を与え、ノードを分割したネットリスト作成を行う。図5はこの処理を説明するための図面である。図示の如く、図3に示した論理設計結果の回路図のノードであるnet1に接続されている全ての端子に、それぞれ新しいノード名、net1_I1_Z,net1_I2_B,net1_I3_A,net1_I4_Aを与えることによりノード、net1を分割したネットリストを作成する。ノード名変更部72では、ノード対応表を用いてノード名を変更することによりノード名変更済みネットリスト73を出力する。この際、新しく与えるノード名は、「(変換前のノード名)_(インスタンス名)_(ピン名)」とし、分割前のノード名、net1と対応を持った名前を与える様にする。

0036

次に、ノードのモジュール化処理部74では、レイアウト設計結果のネットリスト5を入力し、各ノードのモジュール化を行い、寄生容量及び寄生抵抗成分のネットリスト75の出力を行う。レイアウト設計結果のネットリスト5を示す図4において、寄生抵抗、R1の両端のノードn0,n1をショートさせることにより、1つのノードであるnet1に置き換える。次に、寄生抵抗であるR2についても同様に両端のノードであるnet1,n2をショートさせて、1つのノードnet1に置き換える。同様の処理を全ての寄生抵抗が接続されている両端のノードに対して行うと、n0,n1,n2,n3,n4,n5,n6,n7,n8,n9,n10は全て同じノードであるnet1となる。このようにして、同じノードであるnet1のモジュール化を行い、寄生容量及び寄生抵抗成分のネットリスト75の出力を行う。この寄生容量及び寄生抵抗成分のネットリスト75を図6に示した。図6に示す様に、上記の手順に於いて同一ノードとなった元々のノードに接続する全ての寄生抵抗と寄生容量を一つの回路としてモジュール化する。このモジュールは、図3の回路図のノード、net1に対応している。

0037

次に、モジュール接続部76では、ノード名変更済みネットリスト73及び寄生成分のみのネットリスト75を接続して論理設計結果の名前を反映したレイアウト設計結果のネットリストを出力する。この具体例では、図6に示すモジュールの端子であるnoは、図5に示すインバータI1の出力端子に接続する。noはノードnet1_I1_Zに対応していることも、上記の寄生抵抗の探索の過程から求められる。同様に、図6の端子であるn8,n9,n10がそれぞれ、図5のノードnet1_I2_B,net1_I3_A,net1_I4_Aに対応する。

0038

以上の対応関係から図7に示す様に、図6に示した寄生成分からなるモジュールを図5に示す回路図と接続することが可能となる。このようにして、ノードの対応付けを行うことが出来る。

0039

こうして得られた図7に示す回路図からネットリストを作成し、ポストレイアウト検証に使用することにより、変更処理部15にて、プリレイアウト検証の検証環境に於けるノード名を「(ノード名)_(インスタンス名)_(ピン名)」に変更するだけでポストレイアウト検証の検証環境の設定が可能となる。

0040

上記の実施形態に示した検証手法を用いれば、プリレイアウト検証の検証環境のノード名を一部変更するだけでポストレイアウト検証の検証環境の設定が可能で、かつ、レイアウト設計結果として生ずる寄生容量と寄生抵抗の双方を考慮したポストレイアウト検証が実現できる。

0041

以上説明したように、本実施形態の半導体集積回路の検証方法及び装置では次の2つの効果をもたらし、大規模回路及びディープサブミクロンプロセスにも対応可能なポストレイアウトでの検証が可能となる。

0042

1.プリレイアウト検証の検証環境のノード名のみを変更するだけで、ポストレイアウト検証の検証環境を設定することができ、かつ、ポストレイアウト検証のノード名がプリレイアウト検証のノード名に対応がとれている為に、自動的にプリレイアウト検証のノード名をポストレイアウト検証のノード名に変更ができるようになり、それにより検証の為の工数が大幅に削減され、かつ、変更作業ミスが生じる可能性がなくなる。

0043

2.レイアウト設計結果として生ずる寄生容量と寄生抵抗の双方を考慮した精度の高い検証ができるようになる。

0044

なお、上述した半導体集積回路検証方法を実現するためのプログラムは記録媒体に保存することができる。この記録媒体をコンピュータシステムによって読み込ませ、前記プログラムを実行してコンピュータを制御しながら上述した半導体集積回路の検証方法を実現することができる。ここで、前記記録媒体とは、メモリ装置、磁気ディスク装置光ディスク装置等、プログラムを記録することができるような装置が含まれる。

発明の効果

0045

以上説明したように本発明に係る半導体集積回路の検証方法、半導体集積回路の検証装置、及び、半導体集積回路の検証プログラムを記録したコンピュータ読み取り可能な記録媒体によれば、プリレイアウト検証の検証環境をポストレイアウト検証の検証環境へ容易に変更を可能とすることにより、変更ミスを減少し、精度の高い検証を行うことができる。

図面の簡単な説明

0046

図1本実施形態の半導体集積回路の検証装置を示すブロック図である。
図2ノードの対応付け部7及びその入出力部分を示すブロック図である。
図3半導体集積回路のある論理設計結果における一ノードを表わす回路図である。
図4図3の集積回路をレイアウト設計した結果の、同一のノードを表わす回路図であり、この回路図には、レイアウト設計結果として生ずる寄生容量と寄生抵抗が含まれる。
図5図3に示すノードを、そのノードに接続する端子それぞれに異なったノード名を与えることによりノードを分割した状態を示す回路図である。
図6図3のノードに対応した図4のレイアウト設計結果として生ずる寄生容量と寄生抵抗成分を取り出した、モジュールを示す回路図である。
図7図6のモジュールを、図5の回路図に接続した様子を示す回路図である。
図8従来の半導体集積回路の検証装置を示すブロック図である。

--

0047

1論理設計結果のネットリスト
3レイアウト設計部
5 レイアウト設計結果のネットリスト
7ノードの対応付け部
9 ノードの対応表
11 論理設計結果の名前を反映したレイアウト設計結果のネットリスト
13検証環境の設定部
15変更処理部
17 検証環境の設定部
19プリレイアウト検証部
21ポストレイアウト検証部
71ノード対応表作成部
72 ノード名変更部
73 ノード名変更済ネットリスト
74 ノードのモジュール化処理部
75寄生成分のみのネットリスト
76モジュール接続部

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ