図面 (/)

技術 集積回路強誘電体デバイスのための二層メタライゼーション方法

出願人 ラムトロン・インターナショナル・コーポレーション
発明者 ジョージアルゴスヤマザキタツヤ
出願日 1998年5月11日 (22年3ヶ月経過) 出願番号 1998-127610
公開日 1998年12月4日 (21年9ヶ月経過) 公開番号 1998-321811
状態 特許登録済
技術分野 半導体の電極 不揮発性半導体メモリ 半導体集積回路装置の内部配線 気相成長(金属層を除く) 半導体メモリ 不揮発性半導体メモリ
主要キーワード 部分キャップ 水素耐性 アルミニウム金属層 電気的スイッチング デバイス速度 保護キャップ層 パッシベート タンタル酸塩
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(1998年12月4日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

強誘電体集積回路適合する二層配線形成の方法および構造を提供する。

解決手段

二層メタライゼーション方法は、途中まで形成された集積回路の強誘電体デバイスをおおって平坦化された酸化物層48を形成するステップと、平坦化された酸化物層48をおおってキャップ層50を形成するステップと、平坦化された酸化物層およびキャップ層50内へビア52〜60を形成し所望の第1レベル金属コンタクト45への通路を設けるステップと、選択された第1レベルの金属コンタクト45を第2レベルの金属を用いてメタライズするステップとを含む。キャップ層50は、ドープされたおよびアンドープPZTジルコン酸チタン酸鉛)、BST(チタン酸バリウムストロンチウム)、およびSBTチタン酸ストロンチウムビスマス)であってもよい。

概要

背景

集積回路のための二層あるいは多層金属配線メタライゼーション)方式(scheme)はよく知られていて、集積回路のダイサイズがより小さくなること、デバイス速度が増加されること、設計の容易さを含む多数の有利な点、並びにデバイストポロジ平坦化(planarization)に関連した有利な点を有する。

概要

強誘電体系集積回路に適合する二層の配線形成の方法および構造を提供する。

二層メタライゼーション方法は、途中まで形成された集積回路の強誘電体デバイスをおおって平坦化された酸化物層48を形成するステップと、平坦化された酸化物層48をおおってキャップ層50を形成するステップと、平坦化された酸化物層およびキャップ層50内へビア52〜60を形成し所望の第1レベル金属コンタクト45への通路を設けるステップと、選択された第1レベルの金属コンタクト45を第2レベルの金属を用いてメタライズするステップとを含む。キャップ層50は、ドープされたおよびアンドープPZTジルコン酸チタン酸鉛)、BST(チタン酸バリウムストロンチウム)、およびSBTチタン酸ストロンチウムビスマス)であってもよい。

目的

効果

実績

技術文献被引用数
2件
牽制数
1件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

複数の第1レベル金属コンタクトを有する集積回路強誘電体デバイスを形成するステップと、該集積回路強誘電体デバイスをおおって、平坦化された酸化物層を形成するステップと、該平坦化された酸化物層をおおってキャップ層を形成するステップと、該平坦化された酸化物及び該キャップ層内へビアを形成し、選択された第1レベルの金属コンタクトへの通路を設けるステップと、該選択された第1レベルの金属コンタクトを第2レベルの金属を用いてメタライズするステップと、を備える製造方法。

請求項2

該ビアが形成される前に、該キャップ層をおおって酸化物層を形成するステップを、更に備える請求項1に記載の製造方法。

請求項3

キャップ層を形成する該ステップは、ドープされた及びアンドープの窒化物チタン酸塩ジルコン酸塩ニオブ酸塩タンタル酸塩錫酸塩、ハフニウム酸塩、およびマンガン酸塩から成る群から選択された材料の層を形成するステップを含む請求項1に記載の製造方法。

請求項4

キャップ層を形成する該ステップは、ドープされた及びアンドープのRZT、BST、およびSBTから成る群から選択される材料の層を形成するステップを含む請求項1に記載の製造方法。

請求項5

複数の第1レベルの金属コンタクトを有する集積回路強誘電体デバイスを形成するステップと、該集積回路強誘電体デバイスをおおって、平坦化された酸化物層を形成するステップと、該平坦化された酸化物内にビアを形成し、選択された第1レベルの金属コンタクトへの通路を設けるステップと、該平坦化された酸化物層及びビアをおおって、キャップ層を形成するステップと、該選択された第1のレベルの金属コンタクトを第2レベルの金属を用いてメタライズするステップと、を備える製造方法。

請求項6

ビアを形成する該ステップは、傾斜する側壁を有するビアを形成するステップを備える請求項5に記載の製造方法。

請求項7

ビアを形成する該ステップは、トレンチビアを形成するステップを備える請求項5に記載の製造方法。

請求項8

該キャップ層をおおって酸化物層を形成するステップを更に備える請求項5に記載の製造方法。

請求項9

ビア内の該キャップ層の一部をエッチングするステップを、更に備える請求項5に記載の製造方法。

請求項10

キャップ層を形成する該ステップは、ドープされた及びアンドープの窒化物、チタン酸塩、ジルコン酸塩、ニオブ酸塩、タンタル酸塩、錫酸塩、ハフニウム酸塩、およびマンガン酸塩から成る群から選択された材料の層を形成するステップを備える請求項5に記載の製造方法。

請求項11

キャップ層を形成するステップは、ドープされた及びアンドープのPZT、BST、およびSBTから成る群から選択された材料の層を形成するステップを含む請求項5に記載の製造方法。

請求項12

複数の第1レベルの金属コンタクトを有する集積回路強誘電体デバイスを形成するステップと、強誘電体層を含む、該集積回路強誘電体デバイスの選択された部分をおおって、パターン形成されたキャップ層を形成するステップと、該集積回路強誘電体デバイス及び該パターン形成されたキャップ層をおおって、平坦化された酸化物層を形成するステップと、該平坦化された酸化物内へビアを形成し、選択された第1レベルの金属コンタクトへの通路を設けるステップと、該選択された第1レベルの金属コンタクトを第2レベルの金属を用いてメタライズするステップと、を備える製造方法。

請求項13

パターン形成されたキャップ層を形成する該ステップは、ドープされた及びアンドープの窒化物、チタン酸塩、ジルコン酸塩、ニオブ酸塩、タンタル酸塩、錫酸塩、ハフニウム酸塩、およびマンガン酸塩から成る群から選択された材料の層を形成するステップを備える請求項12に記載の製造方法。

請求項14

キャップ層を形成する該ステップは、ドープされた及びアンドープのPZT、BST、およびSBTから成る群から選択された材料の層を形成するステップを含む請求項12に記載の製造方法。

請求項15

集積回路のための二層メタライゼーションを形成する方法であって、該集積回路上の第1レベルの金属層と第2レベルの金属層との間に水素耐性のキャップ層を形成するステップと、該第1レベルの金属層および該第2レベルの金属層を該キャップ層を通って延びる金属プラグを用いて電気的に接続するステップと、を備える方法。

請求項16

水素耐性のキャップ層を形成する該ステップは、ドープされた及びアンドープの窒化物、チタン酸塩、ジルコン酸塩、ニオブ酸塩、タンタル酸塩、錫酸塩、ハフニウム酸塩、およびマンガン酸塩から成る群から選択された材料の層を形成するステップを備える請求項15に記載の方法。

請求項17

キャップ層を形成する該ステップは、ドープされた及びアンドープのPZT、BST、およびSBTからなる群から選択された材料の層を形成するステップを含む請求項15に記載の方法。

請求項18

集積回路のための二層メタライゼーションを形成する方法であって、該集積回路上に第1レベルの金属コンタクトを形成するステップと、該集積回路の選択された部分の上に、パターン形成された水素耐性のキャップ層を形成するステップと、該第1レベルの金属層および第2レベルの金属層を酸化物層を通って延びる金属プラグを用いて電気的に接続するステップと、を備える方法。

請求項19

水素耐性のキャップ層を形成する該ステップは、ドープされた及びアンドープの窒化物、チタン酸塩、ジルコン酸塩、ニオブ酸塩、タンタル酸塩、錫酸塩、ハフニウム酸塩、およびマンガン酸塩から成る群から選択された材料の層を形成するステップを備える請求項18に記載の方法。

請求項20

キャップ層を形成する該ステップは、ドープされた及びアンドープのPZT、BST、およびSBTから成るグループから選択された材料の層を形成するステップを備える請求項18に記載の方法。

技術分野

0001

本発明は、一般に、強誘電体キャパシタ強誘電体トランジスタ強誘電体メモリセル等といった集積回路強誘電体デバイスに関する。より詳細には、本発明は、強誘電体キャパシタおよび強誘電体トランジスタの電気的性能における劣化を防止するための二層(dual-level)メタライゼーションの製造方法に関する。

背景技術

0002

集積回路のための二層あるいは多層金属配線(メタライゼーション)方式(scheme)はよく知られていて、集積回路のダイサイズがより小さくなること、デバイス速度が増加されること、設計の容易さを含む多数の有利な点、並びにデバイストポロジ平坦化(planarization)に関連した有利な点を有する。

発明が解決しようとする課題

0003

多層メタライゼーションの欠点の1つは、必要とされる追加の金属層酸化物層およびパッシベーション層堆積パターン形成、およびエッチングにより処理工程数が増加されることである。追加の処理工程は、一般に標準シリコン系(silicon-based)集積回路に適合している(compatible)一方で、強誘電体集積回路デバイスに意に沿わない影響を及ぼすことがある。例えば、引き続くいずれかの処理工程中に発生された水素は、強誘電体キャパシタの強誘電性絶縁層の無欠性(intedrity)に意に沿わない影響を及ぼすことがあり、これは劣化された電気的特性帰着する。

0004

したがって、望まれることは、強誘電体系(ferroelectric-based)集積回路に適合している二層メタライゼーション方法およびその構造である。

課題を解決するための手段

0005

それ故、本発明の主な目的は、これらのメタライゼーション方法の望ましい特性を保持するけれども集積回路強誘電体デバイスに適合している二層メタライゼーションの製造方法を提供することである。

0006

本発明の別の目的は、水素に対する敏感性を減少させることによって、二層メタライゼーションを有する集積回路の強誘電体キャパシタおよび強誘電体トランジスタの電気的スイッチング性能を改良することにある。

0007

本発明の別の目的は、強誘電体メモリ回路の全体の電気的性能を改良することである。

0008

本発明の有利な点は、本発明の製造方法が既存の強誘電体キャパシタおよび強誘電体メモリの製造方法に適合していることである。

0009

本発明の別の有利な点は、強誘電体デバイスの電気特性のその後の劣化なしに、強誘電体系集積回路の強誘電体上に二層メタライゼーション方式の堆積、パターン形成、エッチングを可能にする(permit)ことである。

0010

本発明の別の有利な点は、ここに記載されている二層メタライゼーション方法がRF/ID集積回路およびカードだけでなく、集積回路メモリおよび他の強誘電体集積回路といった幅広くずらりと並んだ強誘電体系の電子製品に使用され得ることである。

0011

本発明に従う強誘電体回路のための第1の二層メタライゼーション方法は、複数の第1レベル金属コンタクトを有する集積回路強誘電体デバイスを部分的に形成するステップと、平坦化された酸化物層を集積回路強誘電体デバイスをおおって形成するステップと、平坦化された酸化物層をおおってキャップ層を形成するステップと、選択された第1レベルの金属コンタクトへの通路を設けるためにキャップ層および平坦化された酸化物層の中へビアを形成するステップと、選択された第1レベルの金属コンタクトを第2レベルの金属でメタライズするステップと、を含んでいる。第2レベルの金属は、典型的には、第2のパターン形成されたアルミニウム金属層だけでなく、タングステンプラグを含んでいる。

0012

本発明に従う第2および第3の別の二層のメタライゼーション方法は、最初に、平坦化された酸化物層にビアをエッチングするステップと、その後、キャップ層がビアの側壁に沿って完全にまたは部分的に延びるようにキャップ層を引き続いて堆積するステップと、を含んでいる。傾斜した側壁のビアまたはトレンチ・ビアのいずれかを使用できる。第4の別の二層のメタライゼーション方法は、下に横たわる強誘電体層水素損傷から選択的にのみ保護する部分的なキャップ層を使用することを含んでいる。

0013

キャップ層は、ドープされた叉はアンドープPZTBST、およびSBTといったドープされた叉はアンドープのチタン酸塩ジルコン酸塩ニオブ酸塩タンタル酸塩錫酸塩、ハフニウム酸塩、またはマンガン酸塩を使用して製造されることができる。キャップ層の電気的スイッチング性能は使用されず、水素を獲得する(getter)その能力だけが実際に使用され、このため下に横たわる強誘電体層を保護するので、キャップ層そのものは強誘電性である必要がない。

発明を実施するための最良の形態

0014

本発明の前述および他の目的、特徴および有利な点は、添付図面を参照して進行する本発明の好ましい実施例の引き続く詳細な説明からより容易に明らかになるであろう。

0015

さて、図1を参照すると、部分的に製造された集積回路強誘電体メモリの一部分が、シリコンあるいは他の基板10と、第1のメモリセルトランジスタのためのソースドレイン領域12および14、並びにゲート構造22(図1に一様に示されている薄いゲート酸化物およびゲート)と、第2のメモリセルトランジスタのためのソース/ドレイン領域16および18、並びにゲート構造24と、トランジスタ電気的に分離するための厚いフィールド酸化物層20と、薄い酸化物層26と、BPSG酸化物層28と、チタン白金の下部強誘電体キャパシタ電極30と、PZT等といった強誘電体絶縁層32と、白金の上部強誘電体キャパシタ電極34と、レベル間酸化物層36と、局所相互接続層38と、パターン形成されたチタンバリア層40と、パターン形成されたアルミニウム/シリコン/銅の第1レベルのメタライゼーション層42と、酸化物層44と、パターン形成された窒化チタン層46と、を含んでいる。第1レベルの金属コンタクト45の5つが図1に示され、この図は、パターン形成された金属層42、44、および46を含む。図1の部分的に製造された集積回路強誘電体メモリは、本発明の二層メタライゼーション方法を使用できる第1レベルのメタライゼーション方式を有する強誘電体のデバイスまたは構造のただの例である。任意の他の集積回路強誘電体のデバイスまたは構造は、本発明の二層メタライゼーション方法のための開始点として使用されることができる。

0016

図2において、酸化物層48は、約10000〜20000オングストローム(10〜20μm)の共形になる(コンフォーマルになる、conformal)厚さにプラズマ堆積することあるいはスピンオンによって集積回路強誘電体デバイス上に形成される。酸化物層48は、化学的機械的研磨(CMP)によって最大約5000オングストローム(5μm)の厚さに平坦化される。また、図2に示されるように、キャップ層50は、スパッタリングゾルゲル、あるいは他の技術のいずれかによって平坦化された酸化物層48におおって(over)約200〜10000オングストロームの厚さに形成される。キャップ層50は、ドープされた及びアンドープの(ドープされていない)チタン酸塩(titanates)、ジルコン酸塩(zirconates)、ニオブ酸塩(niobates)、タンタル酸塩(tantalates)、錫酸塩(stannates)、ハフニウム酸塩(hafnates)、およびマンガン酸塩(manganates)で形成されることができる。キャップ層50は、強誘電性あるいは非強誘電性のいずれかであることができる。キャップ層50は、それの固有の電気的スイッチング特性のためでなく、また、水素を吸収するための、且つ引き続く処理工程のストレスによる劣化から強誘電体絶縁層32を保護するための能力のために、まず選択される。キャップ層50は、ドープされた(doped)及びアンドープの(undoped)PZT(ジルコン酸チタン酸鉛、lead zirconate titanate)、BST(チタン酸バリウムストロンチウム、barium strontium titanate)、またはSBT(チタン酸ストロンチウムビスマス、strontium bismuth tantalate)から形成されることができ、これらは、絶縁層32のために選択された同じ材料であってもよく、または同じ材料でなくてもよい。例えば、ただ1つの強誘電体スパッタリングターゲットが望まれるならば、キャップ層50および絶縁層32は同じであってもよい。例えば、キャップ層50のより低価格のターゲットまたは形成法が望まれるならば、キャップ層50および絶縁層32は異なってもよい。一旦、キャップ層50が形成されると、キャップ層50は、所望ならば、随意の(オプションの、optional)熱処理を用いて安定化されることができる。熱処理の時間および温度は、キャップ層50のために選択された材料の種類によって変わる。

0017

図3において、随意の酸化物層51は、キャップ層50にわたって500オングストロームと5000オングストロームとの間の厚さに形成される。酸化物層51は、アルミニウムといった、その後の第2レベルの金属材料とのキャップ層50の直接の接触に関連される電位の問題を防止するために使用されることができる。

0018

図4において、ビア52、54、56、58、および60は、選択された第1レベルの金属コンタクト45への通路を設けるために、平坦化された酸化物層48、キャップ層50、および随意の酸化物層51内に形成される。図3においては、第1レベルの金属コンタクト45の全てへの通路が形成されている。これは単に一例であって、所与の用途のために必要とされるように、第1レベルの金属コンタクトへの通路が、形成されてもよく、または形成されなくてもよい。エッチングは、一般的には、反応性イオンエッチングRIE)によって達成される。RIEエッチングは、必要なように、指定のキャップ層50および平坦化された酸化物層48に合わせられる(tailored)が、望ましいRIEエッチングは、約1900mTorrの真空において700ワット電力が与えられた(energize)CHF3、C2F6、およびヘリウムガス混合物を含んでいる。

0019

図5においては、選択された第1レベル金属コンタクトは、一般的には100〜1000オングストロームの厚さの予め堆積された薄いTiNの核形成(nucleation)層を含むタングステン層62を用いて、最初に配線形成される(metalize)。薄いTiN核形成層は、タングステン層62の適切な密着を確実にするために使用される。タングステン層62は、約5000オングストロームの厚さに形成されるが、最小限でも以前に形成されたビア52〜60を完全に充填するために十分な厚さであるべきである。所望ならば、層62は、銅あるいはアルミニウム、ならびにこれらの金属の合金から形成されることができる。

0020

図6においては、タングステン層62は、ビア52〜60内に残るタングステンプラグ64、66、68、70、および72を除いてCMPによって取り除かれる。

0021

図7においては、タングステンプラグ64〜72は、第2の金属層を用いてメタライズされる。パターン形成された金属領域74、76、78、80および82は、タングステンプラグ64〜72と電気的な接触して示されている。金属領域74〜82を形成するために使用された金属は、アルミニウム、またはアルミニウムおよび銅の合金、またはアルミニウム、銅、およびシリコンの合金、または所望のような従来の他のメタライゼーション層であることができる。金属領域74〜82および金属プラグ64〜72は共に、本発明の方法のための第2レベルの金属を形成する。

0022

図8においては、集積回路は、保護膜(passivation)層84を用いて保護膜が形成される(passivate)。パッシベーション(passivation)層84は、SiO2若しくはSi3N4等といった従来のパッシベーション層、または米国特許第5,578,867号および米国特許第5,438,023号に記載されているようなパッシベーション層であることができ、その両方は、本出願の譲受人に譲渡され、またその両方は参照することによってここに包含される。

0023

図9は、図1に同一であり、また本発明の第2の方法のための開始点として役立つ。集積回路強誘電体デバイスが示されていて、第1レベルの金属コンタクト46の5つを有している。図1図8に使用されているものと同じ層に対しては、同じ番号の命名が使用されている。

0024

図10においては、平坦化された酸化物層48は、集積回路強誘電体デバイスにおおって(over)形成されている。酸化物層48が形成され、且つ平坦化された後に、傾斜された側壁を有するビア52〜60が、平坦化されや酸化物層48内にエッチングされ、選択された第1レベルの金属コンタクト45への通路を設ける。側壁傾斜の角度は、キャップ層50および随意の酸化物層51の引き続く堆積を容易にするために使用される。傾斜している側壁は、ウエット化学的エッチングまたは等方性の反応性イオンエッチング(RIE)といった従来の手段によってエッチングされることができる。

0025

図11においては、キャップ層50および随意の酸化物層51は、平坦化された酸化物層48およびビア52〜60におおって(over)形成される。キャップ層50および随意の酸化物層51は、キャップ層50の表面ならびにビア52〜60の側壁および底部を共形に被覆する。

0026

図12においては、ビア52〜60の底部はエッチングされ、第1レベルのコンタクト45への通路を提供する。ビア52〜60は、さらに、図12に示されるように正確にエッチングされることができるが、数多くの変更が、キャップ層50および随意の酸化物層51のエッチングに対して存在する。これらの変更のいくつかは、図13(a)〜図13(f)にさらに詳細に示されている。

0027

図13(a)では、随意の酸化物層51のみが、ビアの底部分においてエッチングされている。キャップ層50は、ビアの底部においてエッチングされないままにされる。キャップ層50の厚さおよびこの層の抵抗率に依存して、キャップ層をエッチングされないままにすることは、望まれるならば、受け入れ可能である場合がある。換言すると、キャップ層50の残りの部分は、引き続いて形成された金属プラグの直列抵抗を著しく増加させない場合がある。図13(b)では、キャップ層50はまず堆積されて、そしてビアの底部にすぐ隣りの(immideate)領域を越えてエッチングされた。随意の酸化物層51は引き続いて堆積され、そしてビアの底部の寸法にエッチングされて、それによってキャップ層50に重なりあってキャップ層50を密閉する(seal)。図13(c)では、キャップ層50および随意の酸化物層51の両方はビアの上部においてエッチングされていて、これはビアの傾斜している側壁を除いて、図4に示された縦断面図と類似している。図13(d)では、キャップ層50はまず堆積されて、そしてビアの上部においてエッチングされている。随意の酸化物層51が引き続いて堆積され、そしてビアの底部の寸法にエッチングされて、それによってキャップ層50に重なり合う。図13(e)は、エッチングされていないキャップ層50のみが存在しているビアの断面を示し、そして図13(f)は、キャップ層50のみが、存在し且つビアの底部の大きさに対応してエッチングされている、ビアの断面を示している。

0028

選択された第1レベルの金属コンタクト45は、図14図17において第2レベルの金属を用いてメタライズされ、そして保護膜が形成されて、以前に記述された図5図8に対応する。図14では、タングステンあるいは他の金属の層62が形成されて、そして図15では、層62の上側部分は、金属プラグ64〜72を形成するために除去される。図16においては、金属プラグは、パターン形成された第2レベルの金属部分74〜82を用いてメタライズされる(metalize)。図17では、集積回路の表面全体は、パッシベーション層84を用いてパッシベートされる(passivated)。

0029

図18は、再び図1に同等であって、本発明の第3の方法のための開始点として役立つ。第1レベルの金属コンタクト45の5つを有する集積回路強誘電体デバイスが示されている。同じ番号の命名が、図1図8に使用されたように、同じ層のために使用されているが、層の正確な形状は変わる可能性がある。

0030

図19においては、平坦化された酸化物層48が、集積回路強誘電体デバイスをおおって(over)形成される。酸化物層48が形成され、且つ平坦化される後に、トレンチ・ビア52〜60が平坦化された酸化物層48内にエッチングされ、選択された第1レベルの金属コンタクト45への通路を設ける。トレンチ・ビアは、よりぎっしりと詰まった詰め込み(tighter packing)密度を集積回路上にもたらすという利益を有することができる。トレンチ・ビアは、反応性イオンエッチング(RIE)といった従来の手段によってエッチングされることができる。

0031

図20は以前の図11に対応していて、この図面においてキャップ層50および随意の酸化物層51は、平坦化された酸化物層48およびトレンチ・ビア52〜60におおって(over)形成されている。キャップ層50および随意の酸化物層51は、キャップ層50の表面に、並びにビア52〜60の側壁および底部分に共形に被覆する。トレンチ・ビア52〜60の急勾配の側壁の共形な(conformal)被覆を可能化するために、キャップ層50および随意の酸化物層51の厚さを調整することが必要である場合がある。

0032

図21は以前の図12に対応していて、この図面では、ビア52〜60の底部分が、第1レベルのコンタクト45への通路を設けるためにエッチングされる。ビア52〜60は正確には図12に示されるように更にエッチングすることができる一方で、数多くの変更が、キャップ層50および随意の酸化物層51のエッチングのために存在する。これらの変更のいくつかは、図22(a)〜図22(d)に示されている。

0033

図22(a)では、随意の酸化物層51のみが、ビアの底部においてエッチングされている。キャップ層50は、ビアの底部においてエッチングされないままにしておく。キャップ層50の厚さ及びこの層の抵抗率に依存して、キャップ層をエッチングされないままにすることは、望まれるならば、受け入れ可能である場合がある。換言すると、キャップ層50の残りの部分は、引き続いて形成された金属プラグの直列抵抗を著しく増加することがない。図22(b)では、キャップ層50がまず堆積されて、ビアの上部においてエッチングされる。随意の酸化物層51が引き続いて堆積され、またビアの底部分の寸法にエッチングされて、それによってキャップ層50に重なり合ってキャップ層50を密閉する。図22(c)は、エッチングされていないキャップ層50のみが存在しているビアの断面を示して、図22(d)は、キャップ層50がビアの底部の寸法に対応してエッチングされているビアの断面を示している。

0034

選択された第1レベルの金属コンタクト45は、図23図24において第2レベルの金属を用いてメタライズされて、且つ保護膜が形成されて、そしてこれらの2つの図は、以前の図5図8の4つの図面に対応する。

0035

強誘電体集積回路のための2層金属を製造するための第4の方法が、図25図30に示されている。また、同じ番号が以前の図面にあるように同じ層のために使用されている。図25では、出発図面の図が再現され、メモリといった集積回路強誘電体デバイスを示していて、そしてその図面には第1レベルの金属コンタクト45の5つが示されている。図26では、キャップ層が堆積されて、部分的なキャップ層86を形成するためにエッチングされる。部分キャップ層86は、適切な寸法に、つまり集積回路に使用される強誘電体層32の寸法にわずかに外にはみ出す(slightly overlap)寸法、にエッチングされる。図25図30では、強誘電体層32はキャパシタのための強誘電体絶縁層であるが、他の強誘電体層も同様に部分的なキャップ層86によって保護されることができる。所望ならば、部分キャップ層86は図26に示された方法と異なる方法でパターン形成されることができる。例えば、キャップ層86の寸法は、横方向に拡張されることができる。しかしながら、キャップ層が第1レベルの金属構造のいずれとも接触しないように、キャップ層がパターン形成され、この第1レベルの金属構造は、通常、キャップ層86のために使用される種類のセラミック材料に適合しないアルミニウムおよび他の金属を含む、ことが示唆されている。図27においては、酸化物層48は堆積され、且つ平坦化されて、そしてトレンチ・ビア52〜60が図28における第1レベルの金属コンタクトまでエッチングされる。図29においては、金属プラグ64〜72が形成される。図30においては、金属プラグは、パターン形成された第2レベルの金属層を用いてメタライズされ、そして集積回路の全体は保護膜形成される。

0036

本発明の好ましい実施例に記載され本発明の原理を図示しまた記述したが、本発明はそのような原理を逸脱することなしに配列および細部において修正されることができることは当業者によって理解される。例えば、ここに記載された半導体プロセスの下記の側面、すなわち、絶縁材の種類、様々な層の厚さ、強誘電体材料の種類、エッチングプロセス、電極材料およびキャップ層を含む正確なビア縦断面は、必要に応じて変えることができる。同様に、本発明の二層メタライゼーション方法の特定の応用は、集積回路強誘電体メモリセルに限定されないが、本発明は理想的にはこの応用に適している。したがって、特許請求の範囲の精神および範囲の内にある全ての変更および修正を特許請求する。

発明の効果

0037

以上、図面を参照しながら詳細に説明したように、本発明は、メタライゼーション方法の望ましい特性を保持するけれども集積回路強誘電体デバイスに適合している二層メタライゼーションの製造方法を提供できる。また、本発明の方法によれば、水素に対する敏感性を減少させることによって、二層メタライゼーションを有する集積回路の強誘電体キャパシタおよび強誘電体トランジスタの電気的スイッチング性能を改良できる。更に、本発明の方法によれば、強誘電体メモリ回路の全体の電気的性能を改良できる。

図面の簡単な説明

0038

図1図1は、本発明の第1の方法に従う二層メタライゼーション方法を用いて製造されている集積回路強誘電体メモリの断面図である。
図2図2は、本発明の第1の方法に従う二層メタライゼーション方法を用いて製造されている集積回路強誘電体メモリの断面図である。
図3図3は、本発明の第1の方法に従う二層メタライゼーション方法を用いて製造されている集積回路強誘電体メモリの断面図である。
図4図4は、本発明の第1の方法に従う二層メタライゼーション方法を用いて製造されている集積回路強誘電体メモリの断面図である。
図5図5は、本発明の第1の方法に従う二層メタライゼーション方法を用いて製造されている集積回路強誘電体メモリの断面図である。
図6図6は、本発明の第1の方法に従う二層メタライゼーション方法を用いて製造されている集積回路強誘電体メモリの断面図である。
図7図7は、本発明の第1の方法に従う二層メタライゼーション方法を用いて製造されている集積回路強誘電体メモリの断面図である。
図8図8は、本発明の第1の方法に従う二層メタライゼーション方法を用いて製造されている集積回路強誘電体メモリの断面図である。
図9図9は、本発明の第2の方法に従う二層メタライゼーション方法を用いて製造されている集積回路の強誘電体メモリの断面図である。
図10図10は、本発明の第2の方法に従う二層メタライゼーション方法を用いて製造されている集積回路の強誘電体メモリの断面図である。
図11図11は、本発明の第2の方法に従う二層メタライゼーション方法を用いて製造されている集積回路の強誘電体メモリの断面図である。
図12図12は、本発明の第2の方法に従う二層メタライゼーション方法を用いて製造されている集積回路の強誘電体メモリの断面図である。
図13図13(a)〜図13(f)は、ビア内部に保護キャップ層を形成するための代わりの方法を示す本発明の第2の方法に関連付けられたビアの断面図である。
図14図14は、本発明の第2の方法に従う二層メタライゼーション方法を用いて製造されている集積回路の強誘電体メモリの断面図である。
図15図15は、本発明の第2の方法に従う二層メタライゼーション方法を用いて製造されている集積回路の強誘電体メモリの断面図である。
図16図16は、本発明の第2の方法に従う二層メタライゼーション方法を用いて製造されている集積回路の強誘電体メモリの断面図である。
図17図17は、本発明の第2の方法に従う二層メタライゼーション方法を用いて製造されている集積回路の強誘電体メモリの断面図である。
図18図18は、本発明の第3の方法に従う二層メタライゼーション方法を用いて製造されている集積回路の強誘電体メモリの断面図である。
図19図19は、本発明の第3の方法に従う二層メタライゼーション方法を用いて製造されている集積回路の強誘電体メモリの断面図である。
図20図20は、本発明の第3の方法に従う二層メタライゼーション方法を用いて製造されている集積回路の強誘電体メモリの断面図である。
図21図21は、本発明の第3の方法に従う二層メタライゼーション方法を用いて製造されている集積回路の強誘電体メモリの断面図である。
図22図22(a)〜図22(d)は、ビア内部に保護キャップ層を形成するための代わりの方法を示す本発明の第3の方法に関連付けられたビアの断面図である。
図23図23は、本発明の第3の方法に従う二層メタライゼーション方法を用いて製造されている集積回路の強誘電体メモリの断面図である。
図24図24は、本発明の第3の方法に従う二層メタライゼーション方法を用いて製造されている集積回路の強誘電体メモリの断面図である。
図25図25は、本発明の第4の方法に従う二層メタライゼーション方法を用いて製造されている集積回路の強誘電体メモリの断面図である。
図26図26は、本発明の第4の方法に従う二層メタライゼーション方法を用いて製造されている集積回路の強誘電体メモリの断面図である。
図27図27は、本発明の第4の方法に従う二層メタライゼーション方法を用いて製造されている集積回路の強誘電体メモリの断面図である。
図28図28は、本発明の第4の方法に従う二層メタライゼーション方法を用いて製造されている集積回路の強誘電体メモリの断面図である。
図29図29は、本発明の第4の方法に従う二層メタライゼーション方法を用いて製造されている集積回路の強誘電体メモリの断面図である。
図30図30は、本発明の第4の方法に従う二層メタライゼーション方法を用いて製造されている集積回路の強誘電体メモリの断面図である。

--

0039

10…基板、12、14、16、18…ソース/ドレイン領域、20…厚いフィールド酸化物層、22、24…ゲート構造、26…薄い酸化物層、28…BPSG酸化物層、30…下部強誘電体キャパシタ電極、32…強誘電体絶縁層、34…上部強誘電体キャパシタ電極、36…レベル間酸化物層、38…相互接続層、40…チタンバリア層、42…第1レベルのメタライゼーション層、44…酸化物層、45…第1レベルの金属コンタクト、46…窒化チタン層、48…酸化物層、50…キャップ層、51…酸化物層、52、54、56、58、60…ビア(トレンチ・ビア(trench via))、62…タングステン層、64、66、68、70、72…タングステンプラグ、74、76、78、80、82…金属領域

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 東芝メモリ株式会社の「 半導体記憶装置」が 公開されました。( 2020/07/02)

    【課題】高速に動作する半導体記憶装置を提供する。【解決手段】半導体記憶装置は、第1メモリトランジスタを含むメモリストリングと、第1メモリトランジスタのゲート電極に接続された第1ワード線と、メモリストリ... 詳細

  • ルネサスエレクトロニクス株式会社の「 半導体装置およびその製造方法」が 公開されました。( 2020/07/02)

    【課題】第1基板部と第2基板部との接合強度が向上された半導体装置およびその製造方法を提供する。【解決手段】素子形成領域ER内において、第1金属パッド層PD1と第2金属パッド層PD2とが互いに接合され、... 詳細

  • 東芝三菱電機産業システム株式会社の「 オゾンガス利用システム」が 公開されました。( 2020/07/02)

    【課題】オゾンガスを利用して、酸化膜生成技術を含む多様な分野に活用することができるオゾンガス利用システムを得る。【解決手段】酸素ガス噴射装置8001はマイクロ波共振チャンバー8100と整流ガス噴出ブロ... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ