図面 (/)

技術 ゲートアレイ

出願人 三菱電機株式会社三菱電機エンジニアリング株式会社
発明者 吉永全雄
出願日 1997年3月24日 (23年11ヶ月経過) 出願番号 1997-069629
公開日 1998年10月9日 (22年4ヶ月経過) 公開番号 1998-270668
状態 未査定
技術分野 ICの設計・製造(配線設計等)
主要キーワード セル幅方向 配線効率 導電型MOSトランジスタ セル幅 基本セル 入力NAND回路 導電領域 絶縁領域
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(1998年10月9日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (8)

課題

セル駆動能力を増加することが可能で、配置配線の自由度を向上したゲ−トアレイを得ることである。

解決手段

電源部8と、絶縁層10aと、P型拡散層11と、別の絶縁層10bと、N型拡散層12と、別の絶縁層10cと、接地部9を接続し、P型拡散層11上に形成したPチャネルMOSトランジスタゲ−ト6と、N型拡散層12上に形成したNチャネルMOSトランジスタゲ−ト7とで構成された基本セル1aを規則的に配置し、PチャネルMOSトランジスタゲ−ト6および、NチャネルMOSトランジスタゲ−ト7を折曲したものである。

概要

背景

ゲ−トアレイはゲ−トを構成するための回路素子規則的に配列されているものである。図6は、例えば特開平1−293536号公報に示された従来のゲ−トアレイの基本セルの平面図である。図6においてゲ−ト電極126,128はP型拡散層122およびN型拡散層124を横切り、このP型拡散層122およびN型拡散層124上でクランク状に折れ曲がっている。ゲ−ト電極126,128のクランク状の折れ曲がり部分をセルの高さHc方向にずらすことによリ、コンタクトホ−ル131,133,135を形成しているので、これらの場所ではP型拡散層122およびN型拡散層124のセル幅Wc方向の長さは不均一に形成されている。

次に、図7は従来のマクロセル1000のレイアウトパタ−ン図である。図7において基本セル1000aでは、一端が電源部1100に接続し、他端がP型拡散層1110とコンタクトホ−ル1510aで接続されている配線1710aと、一端がN型拡散層1120とコンタクトホ−ル1510bで接続され、他端が接地部1130で接続されている配線1710cを設置している。また、ゲ−ト電極1150がP型拡散層1110およびN型拡散層1120上に設置されている。

また、基本セル1000bでは、一端がP型拡散層1110とコンタクトホ−ル1520aで接続され、他端が基本セル1000cのN型拡散層1120とコンタクトホ−ル1530cで接続されている配線1720aを設置している。

さらに、基本セル1000cでは、一端が電源部1100に接続し、途中において、ゲ−ト電極1150の一端とコンタクトホ−ル1530aで接続され、他端がP型拡散層1110とコンタクトホ−ル1530bで接続されている配線1730aと、一端がゲ−ト電極1150の他端とコンタクトホ−ル1530dで接続されている配線1730bを設置している。

そしてコンタクトホ−ル1520aとコンタクトホ−ル1510aおよびコンタクトホ−ル1530bを接続してPチャネルMOSトランジスタ並列に形成している。また、コンタクトホ−ル1510bとコンタクトホ−ル1530cを接続してNチャネルMOSトランジスタ直列に形成し、2入力NAND回路を構成している。

概要

セルの駆動能力を増加することが可能で、配置配線の自由度を向上したゲ−トアレイを得ることである。

電源部8と、絶縁層10aと、P型拡散層11と、別の絶縁層10bと、N型拡散層12と、別の絶縁層10cと、接地部9を接続し、P型拡散層11上に形成したPチャネルMOSトランジスタゲ−ト6と、N型拡散層12上に形成したNチャネルMOSトランジスタゲ−ト7とで構成された基本セル1aを規則的に配置し、PチャネルMOSトランジスタゲ−ト6および、NチャネルMOSトランジスタゲ−ト7を折曲したものである。

目的

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

電源部に第1の絶縁領域を介して接続した第1導電領域と、前記第1導電領域に接続した第2の絶縁領域と前記第2の絶縁領域を介して接続した第2導電領域と、前記第2導電領域と第3の絶縁領域を介して接続した接地部と、前記第1導電領域上に形成し、前記電源部と前記第2の絶縁領域に接続した第1導電型MOSトランジスタゲ−トと、前記第2導電領域上に形成し、前記第2の絶縁領域と前記接地部に接続した第2導電型MOSトランジスタゲ−トとで構成された基本セル規則的に配置し、前記第1導電型MOSトランジスタゲ−トおよび、前記第2導電型MOSトランジスタゲ−トに折曲部を備えたゲ−トアレイ

請求項2

前記第1導電型MOSトランジスタゲ−トおよび、前記第2導電型MOSトランジスタゲ−トの折曲部を複数個備えた請求項1記載のゲ−トアレイ。

請求項3

前記第1導電型MOSトランジスタゲ−トおよび、前記第2導電型MOSトランジスタゲ−トの折曲部の内角を略135度に形成した請求項1記載のゲ−トアレイ。

請求項4

前記第1導電型MOSトランジスタゲ−トおよび、前記第2導電型MOSトランジスタゲ−トのゲ−ト幅とゲ−ト高さを略同一寸法に形成した請求項1記載のゲ−トアレイ。

請求項5

一端を電源部に接続し、他端を第1のコンタクトホ−ルを介して第1導電領域に接続している第1の配線と、一端を第2のコンタクトホ−ルを介して第1導電型MOSトランジスタゲ−トの一端に接続し、他端を第3のコンタクトホ−ルを介してNチャネルMOSトランジスタゲ−トの一端に接続している第2の配線と、一端を第4のコンタクトホ−ルを介して第2導電領域に接続し、他端を接地部に接続している第3の配線を備えた第1の基本セルと、一端を電源部に接続し、他端を第1のコンタクトホ−ルを介して第1導電領域に接続している第1の配線と、一端を第2のコンタクトホ−ルを介して第1導電領域に接続し、他端を第5のコンタクトホ−ルを介して第2導電領域に接続している第3の配線と、一端を第3のコンタクトホ−ルを介して第1導電型MOSトランジスタゲ−トの一端に接続し、他端を第4のコンタクトホ−ルを介して第2導電型MOSトランジスタゲ−トの一端に接続している第2の配線を備えた第2の基本セルとを互いに隣接させて配設したゲ−トアレイ。

技術分野

0001

この発明はゲ−トアレイに係わり、特に半導体基板の表面部に基本セル規則的に配置したゲ−トアレイに関するものである。

背景技術

0002

ゲ−トアレイはゲ−トを構成するための回路素子が規則的に配列されているものである。図6は、例えば特開平1−293536号公報に示された従来のゲ−トアレイの基本セルの平面図である。図6においてゲ−ト電極126,128はP型拡散層122およびN型拡散層124を横切り、このP型拡散層122およびN型拡散層124上でクランク状に折れ曲がっている。ゲ−ト電極126,128のクランク状の折れ曲がり部分をセルの高さHc方向にずらすことによリ、コンタクトホ−ル131,133,135を形成しているので、これらの場所ではP型拡散層122およびN型拡散層124のセル幅Wc方向の長さは不均一に形成されている。

0003

次に、図7は従来のマクロセル1000のレイアウトパタ−ン図である。図7において基本セル1000aでは、一端が電源部1100に接続し、他端がP型拡散層1110とコンタクトホ−ル1510aで接続されている配線1710aと、一端がN型拡散層1120とコンタクトホ−ル1510bで接続され、他端が接地部1130で接続されている配線1710cを設置している。また、ゲ−ト電極1150がP型拡散層1110およびN型拡散層1120上に設置されている。

0004

また、基本セル1000bでは、一端がP型拡散層1110とコンタクトホ−ル1520aで接続され、他端が基本セル1000cのN型拡散層1120とコンタクトホ−ル1530cで接続されている配線1720aを設置している。

0005

さらに、基本セル1000cでは、一端が電源部1100に接続し、途中において、ゲ−ト電極1150の一端とコンタクトホ−ル1530aで接続され、他端がP型拡散層1110とコンタクトホ−ル1530bで接続されている配線1730aと、一端がゲ−ト電極1150の他端とコンタクトホ−ル1530dで接続されている配線1730bを設置している。

0006

そしてコンタクトホ−ル1520aとコンタクトホ−ル1510aおよびコンタクトホ−ル1530bを接続してPチャネルMOSトランジスタ並列に形成している。また、コンタクトホ−ル1510bとコンタクトホ−ル1530cを接続してNチャネルMOSトランジスタ直列に形成し、2入力NAND回路を構成している。

発明が解決しようとする課題

0007

図6のようなゲ−トアレイでは、P型拡散層122およびN型拡散層124のセル幅方向の長さが不均一となるため、近隣ゲ−トや近隣メタル配線同士の間隔が狭くなり、ゲ−ト幅を長く確保できず、同一プロセス条件では実現できないという問題がある。また、図7のようなゲ−トアレイでは、マクロセルを構成するのに3個の基本セルを使用しなければならず、また、配線がセル間をまたがり、複雑となるため配置配線の自由度が低減するという問題がある。

0008

この発明は上記のような問題点を解決するためになされたものであり、セルの駆動能力を増加することが可能で、配置配線の自由度を向上したゲ−トアレイを得ることを目的としている。

課題を解決するための手段

0009

電源部に第1の絶縁領域を介して接続した第1導電領域と、第1導電領域に接続した第2の絶縁領域と第2の絶縁領域を介して接続した第2導電領域と、第2導電領域と第3の絶縁領域を介して接続した接地部と、第1導電領域上に形成し、電源部と第2の絶縁領域に接続した第1導電型MOSトランジスタゲ−トと、第2導電領域上に形成し、第2の絶縁領域と接地部に接続した第2導電型MOSトランジスタゲ−トとで構成された基本セルを規則的に配置し、第1導電型MOSトランジスタゲ−トおよび、第2導電型MOSトランジスタゲ−トに折曲部を備えたものである。

0010

また、請求項1のゲ−トアレイにおいて第1導電型MOSトランジスタゲ−トおよび、第2導電型MOSトランジスタゲ−トの折曲部を複数個備えたものである。

0011

また、請求項1のゲ−トアレイにおいて第1導電型MOSトランジスタゲ−トおよび、第2導電型MOSトランジスタゲ−トの折曲部の内角を略135度に形成したものである。

0012

また、請求項1のゲ−トアレイにおいて第1導電型MOSトランジスタゲ−トおよび、第2導電型MOSトランジスタゲ−トのゲ−ト幅とゲ−ト高さを略同一寸法に形成したものである。

0013

さらに、一端を電源部に接続し、他端を第1のコンタクトホ−ルを介して第1導電領域に接続している第1の配線と、一端を第2のコンタクトホ−ルを介して第1導電型MOSトランジスタゲ−トの一端に接続し、他端を第3のコンタクトホ−ルを介してNチャネルMOSトランジスタゲ−トの一端に接続している第2の配線と、一端を第4のコンタクトホ−ルを介して第2導電領域に接続し、他端を接地部に接続している第3の配線を備えた第1の基本セルと、一端を電源部に接続し、他端を第1のコンタクトホ−ルを介して第1導電領域に接続している第1の配線と、一端を第2のコンタクトホ−ルを介して第1導電領域に接続し、他端を第5のコンタクトホ−ルを介して第2導電領域に接続している第3の配線と、一端を第3のコンタクトホ−ルを介して第1導電型MOSトランジスタゲ−トの一端に接続し、他端を第4のコンタクトホ−ルを介して第2導電型MOSトランジスタゲ−トの一端に接続している第2の配線を備えた第2の基本セルとを互いに隣接させて配設したものである。

0014

実施の形態1.図1はこの発明の実施の形態1を示す基本セルの平面図である。図1を参照して、電源部8に絶縁層10aを介して接続するP型拡散層11と、そのP型拡散層11に別の絶縁層10bを介して接続するN型拡散層12と、そのN型拡散層12に別の絶縁層10cを介して接続する接地部9からなる基本セル1aにおいて、P型拡散層11上で、内角をほぼ135゜に折曲した折曲部60aおよび60bを形成したPチャネルMOSトランジスタゲ−ト6を設置し、そのPチャネルMOSトランジスタゲ−ト6の一端は電源部8に接続して、他端は絶縁層10bに接続している。また、N型拡散層12上で、内角をほぼ135゜に折曲した折曲部70aおよび70bを形成したNチャネルMOSトランジスタゲ−ト7を設置し、そのNチャネルMOSトランジスタゲ−ト7の一端は絶縁層10bに接続して、他端は接地部9に接続した構造となっている。さらに、PチャネルMOSトランジスタゲ−ト6およびNチャネルMOSトランジスタゲ−ト7のゲ−トの高さは6a,7aであり、ゲ−ト幅は6b,7bである。

0015

この実施の形態1によると従来のゲ−トアレイに比べて、P型拡散層11およびN型拡散層12上に、それぞれ独立したゲ−トについて内角をほぼ135゜に折曲した折曲部を形成したPチャネルMOSトランジスタゲ−ト6およびNチャネルMOSトランジスタゲ−ト7を設けているので、プロセス条件で規定されるゲ−ト同士のスペシングル−ルを満足するため、近隣ゲ−トあるいは近隣メタル配線同士の間隔が狭くなり、同一プロセス条件では実現できないという問題点を考慮する必要がなく、ゲ−ト幅を長く確保することが可能である。また、マクロセルを構成しやすく、ゲ−ト抵抗緩和してセルの駆動能力を増加することができる。

0016

実施の形態2.図2はこの発明の実施の形態2を示す基本セルの平面図である。図2を参照して、基本セル1bの構成は実施の形態1と同様であるが、P型拡散層11上で、ゲ−トの高さ61a方向に対してほぼ内角90゜に折曲した折曲部61cおよび61dを形成したPチャネルMOSトランジスタゲ−ト61を設置し、そのPチャネルMOSトランジスタゲ−ト61の一端は電源部8に接続して、他端は絶縁層10bに接続している。また、N型拡散層12上で、ゲ−トの高さ71a方向に対してほぼ内角90゜に折曲した折曲部71cおよび71dを形成したNチャネルMOSトランジスタゲ−ト71を設置し、そのNチャネルMOSトランジスタゲ−ト71の一端は絶縁層10bに接続して、他端は接地部9に接続した構造となっている。さらに、PチャネルMOSトランジスタゲ−ト61およびNチャネルMOSトランジスタゲ−ト71のゲ−トの高さは61a,71aであり、ゲ−ト幅は61b,71bである。

0017

この実施の形態2によると実施の形態1に比べて、さらにゲ−ト幅を長く確保することが可能である。なお、この実施の形態2ではPチャネルMOSトランジスタゲ−ト61およびNチャネルMOSトランジスタゲ−ト71のゲ−トの高さ61a,71aを実施の形態1とほぼ同様にしたが、ゲ−ト幅を長く確保できる分だけゲ−トの高さを低くすることが可能であり、従って、基本セルの高さ21を低くすることができる。

0018

実施の形態3.図3はこの発明の実施の形態3を示す基本セルの平面図である。図3を参照して、基本セル1cの構成は実施の形態1と同様であるが、P型拡散層11上に設置したPチャネルMOSトランジスタゲ−ト63を複数回折曲し、631b,632b,633bというほぼ同一長さの折曲部を設けている。また、N型拡散層12上に設置したNチャネルMOSトランジスタゲ−ト73を複数回折曲し、731b,732b,733bというほぼ同一長さの折曲部を設けている。なお、PチャネルMOSトランジスタゲ−ト63およびNチャネルMOSトランジスタゲ−ト73のゲ−トの高さ63a,73aは実施の形態1とほぼ同様である。

0019

この実施の形態3によると実施の形態2に比べて、さらにゲ−ト幅を長く確保することが可能で、セルの駆動能力を増加することができる。なお、この実施の形態3ではPチャネルMOSトランジスタゲ−ト63およびNチャネルMOSトランジスタゲ−ト73のゲ−トの高さ63a,73aを実施の形態1とほぼ同様にしたが、ゲ−ト幅を長く確保できる分だけゲ−トの高さを低くすることが可能であり、従って、基本セルの高さ23を低くすることができる。

0020

実施の形態4.図4はこの発明の実施の形態4を示す基本セルの平面図である。図4を参照して、基本セル1dの構成は実施の形態1と同様であるが、P型拡散層11上に設置したPチャネルMOSトランジスタゲ−ト65をほぼ中央部で折曲し、折曲部65cを設けて、ゲ−トの高さ65aと等しい長さのゲ−ト幅65bを形成している。また、N型拡散層12上に設置したNチャネルMOSトランジスタゲ−ト75をほぼ中央部で折曲し、折曲部75cを設けて、ゲ−トの高さ75aと等しい長さのゲ−ト幅75bを形成している。

0021

この実施の形態4によると従来のゲ−トアレイに比べて、セルの形状が正方形に近くできるので配線量が少なくてすみ配線効率を向上することが可能である。

0022

実施の形態5.図5はこの発明の実施の形態5を示すレイアウトパタ−ン図であり、実施の形態2における基本セル2個を組合わせて、2入力NAND回路のマクロセル1d0を構成したものである。図5を参照して、基本セル1d1においては、一端が電源部8に接続し、他端がP型拡散層11とコンタクトホ−ル151aで接続されている配線171aと、一端がPチャネルMOSトランジスタゲ−ト61の一端とコンタクトホ−ル151bで接続され、他端がNチャネルMOSトランジスタゲ−ト71の一端とコンタクトホ−ル151cで接続されている配線171bと、一端がN型拡散層12とコンタクトホ−ル151dで接続され、他端が接地部9で接続されている配線171cを設置している。

0023

また、基本セル1d2においては、一端が電源部8に接続し、他端がP型拡散層11とコンタクトホ−ル152aで接続されている配線172aと、一端がP型拡散層11とコンタクトホ−ル152bで接続され、他端がN型拡散層12とコンタクトホ−ル152eで接続されている配線172cと、一端がPチャネルMOSトランジスタゲ−ト61の一端とコンタクトホ−ル152cで接続され、他端がNチャネルMOSトランジスタゲ−ト71の一端とコンタクトホ−ル152dで接続されている配線172bを設置している。

0024

そしてコンタクトホ−ル152bとコンタクトホ−ル151aおよびコンタクトホ−ル152aを接続してPチャネルMOSトランジスタを並列に形成している。また、コンタクトホ−ル151dとコンタクトホ−ル152eを接続してNチャネルMOSトランジスタを直列に形成している。

0025

この実施の形態5によると従来のゲ−トアレイに比べて、マクロセルを使用してチップを構成する場合の配線が容易になり、配置配線の自由度が増加し、集積度を向上することができる。

発明の効果

0026

上記のように、この発明によれば、電源部に第1の絶縁領域を介して接続した第1導電領域と、第1導電領域に接続した第2の絶縁領域と第2の絶縁領域を介して接続した第2導電領域と、第2導電領域と第3の絶縁領域を介して接続した接地部と、第1導電領域上に形成し、電源部と第2の絶縁領域に接続した第1導電型MOSトランジスタゲ−トと、第2導電領域上に形成し、第2の絶縁領域と接地部に接続した第2導電型MOSトランジスタゲ−トとで構成された基本セルを規則的に配置し、第1導電型MOSトランジスタゲ−トおよび、第2導電型MOSトランジスタゲ−トに折曲部を備えたのでセル幅方向の長さが均一となり、ゲ−ト幅を長く確保することが可能で、マクロセルを構成しやすく、同一プロセス条件で実現できる。

0027

また、請求項1のゲ−トアレイにおいて第1導電型MOSトランジスタゲ−トおよび、第2導電型MOSトランジスタゲ−トの折曲部を複数個備えたので、さらにゲ−ト幅を長く確保することが可能であり、セルの駆動能力を増加することができる。

0028

また、請求項1のゲ−トアレイにおいて第1導電型MOSトランジスタゲ−トおよび、第2導電型MOSトランジスタゲ−トの折曲部の内角を略135度に形成したのでゲ−ト抵抗を緩和してゲ−ト幅を長く確保することが可能であり、セルの駆動能力を増加することができる。

0029

また、請求項1のゲ−トアレイにおいて第1導電型MOSトランジスタゲ−トおよび、第2導電型MOSトランジスタゲ−トのゲ−ト幅とゲ−ト高さを略同一寸法に形成したので配線効率がよく、集積度を向上することが可能である。

0030

さらに、一端を電源部に接続し、他端を第1のコンタクトホ−ルを介して第1導電領域に接続している第1の配線と、一端を第2のコンタクトホ−ルを介して第1導電型MOSトランジスタゲ−トの一端に接続し、他端を第3のコンタクトホ−ルを介してNチャネルMOSトランジスタゲ−トの一端に接続している第2の配線と、一端を第4のコンタクトホ−ルを介して第2導電領域に接続し、他端を接地部に接続している第3の配線を備えた第1の基本セルと、一端を電源部に接続し、他端を第1のコンタクトホ−ルを介して第1導電領域に接続している第1の配線と、一端を第2のコンタクトホ−ルを介して第1導電領域に接続し、他端を第5のコンタクトホ−ルを介して第2導電領域に接続している第3の配線と、一端を第3のコンタクトホ−ルを介して第1導電型MOSトランジスタゲ−トの一端に接続し、他端を第4のコンタクトホ−ルを介して第2導電型MOSトランジスタゲ−トの一端に接続している第2の配線を備えた第2の基本セルとを互いに隣接させて配設したことにより配置配線の自由度が増加し、集積度を向上することができる。

図面の簡単な説明

0031

図1この発明の実施の形態1を示す基本セルの平面図である。
図2この発明の実施の形態2を示す基本セルの平面図である。
図3この発明の実施の形態3を示す基本セルの平面図である。
図4この発明の実施の形態4を示す基本セルの平面図である。
図5この発明の実施の形態5を示すレイアウトパタ−ン図である。
図6従来のゲ−トアレイの基本セルの平面図である。
図7従来のゲ−トアレイのレイアウトパタ−ン図である。

--

0032

1a基本セル1d1 基本セル
1d2 基本セル
6PチャネルMOSトランジスタゲ−ト
7NチャネルMOSトランジスタゲ−ト
8電源部 9接地部
10a絶縁層10b 絶縁層
10c 絶縁層
11P型拡散層12N型拡散層
60a折曲部 60b 折曲部
61 PチャネルMOSトランジスタゲ−ト
63 PチャネルMOSトランジスタゲ−ト
65 PチャネルMOSトランジスタゲ−ト
65a ゲ−ト高さ 65b ゲ−ト幅
70a 折曲部 70b 折曲部
71 NチャネルMOSトランジスタゲ−ト
73 NチャネルMOSトランジスタゲ−ト
75 NチャネルMOSトランジスタゲ−ト
75a ゲ−ト高さ 75b ゲ−ト幅
151aコンタクトホ−ル 151b コンタクトホ−ル
151c コンタクトホ−ル 151d コンタクトホ−ル
152a コンタクトホ−ル 152b コンタクトホ−ル
152c コンタクトホ−ル 152d コンタクトホ−ル
152e コンタクトホ−ル
171a配線171b 配線
171c 配線
172a 配線 172b 配線
172c 配線
631b 折曲部 632b 折曲部
633b 折曲部
731b 折曲部 732b 折曲部
733b 折曲部

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • ソニーセミコンダクタソリューションズ株式会社の「 半導体集積回路」が 公開されました。( 2020/12/17)

    【課題・解決手段】一対の信号線が配線される半導体集積回路において、それらの信号線の配線形状を簡素化する。出力回路は、所定の差動信号を正側出力端子および負側出力端子から出力する。論理回路には、それぞれの... 詳細

  • 株式会社半導体エネルギー研究所の「 半導体装置」が 公開されました。( 2020/12/10)

    【課題】信頼性の高いトリミング回路を提供する。書き換え可能なトリミング回路を提供する。信頼性の高いトリミング回路の駆動方法を提供する。書き換え可能なトリミング回路の駆動方法を提供する。【解決手段】オフ... 詳細

  • ローム株式会社の「 半導体装置」が 公開されました。( 2020/12/03)

    【課題】ICにおける熱からの保護機能を向上させる。【解決手段】半導体集積回路内の互いに異なる第1及び第2対象位置に配置された第1及び第2温度検出素子(D1、D2)を有し、第1及び第2温度検出素子を用い... 詳細

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ