図面 (/)

技術 出力バッファ回路

出願人 JFEスチール株式会社
発明者 嶋谷武
出願日 1996年10月28日 (24年6ヶ月経過) 出願番号 1996-285062
公開日 1998年5月22日 (22年11ヶ月経過) 公開番号 1998-135812
状態 特許登録済
技術分野 論理回路II
主要キーワード 通過トランジスタ 電流変化速度 ハイインピーダンス出力 小トランジスタ バス回路 前置増幅回路 直列トランジスタ 出力素子
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(1998年5月22日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (5)

課題

ノイズ遅延時間とをコントロール可能な出力バッファ回路であって、ハイインピーダンス出力可能な出力バッファ回路を、イネーブル信号入力容量を増大させずに提供する。

解決手段

トランジスタM1とM2とからなるインバータ回路に対し直列にトランジスタM3’が設けられている。トランジスタM3’はハイインピーダンス出力の場合にはOFF動作する。この場合にはトランジスタM2とトランジスタM4のゲート端子とがトランジスタM20によって切り離される。トランジスタM4のゲート端子はトランジスタM21によって接地されるため、トランジスタM4はOFF動作させられ、トランジスタM5は接地から切り離される。トランジスタM1’’がトランジスタM5のゲート端子を電源電位Vddに設定するため、トランジスタM5はOFF動作させられる。トランジスタM10も同様である。トランジスタの面積を増やすことなく、イネーブル信号の入力インピーダンスを小さくできる。

概要

背景

出力バッファ回路は、内部の信号を外部に出力する場合に広く用いられている。出力バッファ回路は取り扱う電流の大きさが一般に大きくなるため、その性能がノイズに与える影響は大きい。より具体的には出力バッファにおける電流変化速度がノイズに与える影響は大きいのである。一方、一般に出力バッファ回路の遅延時間は短ければ短いほど好ましいとされている。そのため、出力バッファ回路におけるノイズの低減と遅延時間の短縮化は同時に実現することは困難な場合が多い。以下に詳細に述べる。

出力バッファ回路はいわゆるP型半導体出力素子と、N型半導体素子による出力素子とが直列に接続されて構成される場合が多い。例えば、図4に示されている従来の出力バッファ回路においては最終出力トランジスタM5はPMOS型のトランジスタであり、トランジスタM10はNMOS型のトランジスタである。この出力バッファ回路の出力信号の値が「H」か「L」であるかによってトランジスタM5またはトランジスタM10のいずれか一方がON動作し、他方がOFF動作する。出力バッファ回路の速度を向上させ、遅延時間を短くしようとすると、トランジスタM5、M10の切り替わり時間に重複が生じる。その結果、例えばトランジスタM5がOFF動作しない間にトランジスタM10がOFF動作してしまうような場合も生じうる。その結果、トランジスタM5とM10とが同時にON動作してしまい、大きな貫通電流が流れてしまう場合がある。このような貫通電流は極めて短時間しか流れないが、回路に存在するL成分によりノイズを発生してしまうことが多い。

従って、このノイズを防止するためには、いずれか一方のトランジスタをOFF動作させてから、他方のトランジスタをON動作させることが必要となる。しかし、OFF動作とON動作との時間間隔があまり長ければ今度は出力バッファ回路の遅延時間が長くなってしまう。

図2に示されている出力バッファ回路は、この遅延とノイズの調整を行うコントロールが容易にできるとされている出力バッファ回路である。

例えば、入力信号は「L」である場合には、トランジスタM1はON動作し、トランジスタM2はOFF動作する。トランジスタM3は常にON動作している。ただし、トランジスタの大きさはトランジスタM1がもっとも大きく、トランジスタM2が中位の大きさであり、トランジスタM3はかなり小さく設計されている。トランジスタM2がOFF動作しているため、トランジスタM4はOFF動作している。その結果、トランジスタM5はOFF動作している。以上が電源電圧Vdd側のトランジスタの状態であり、トランジスタM6、M7、M8、M9、M10の接地電位側の動作は電源電位側と正反対であり、最終的にトランジスタM10はON動作している。その結果、出力信号としては、入力信号と同じ「L」の値が出力されている。

図2の回路において、トランジスタM1が大きく作られているのは、トランジスタM5のOFF動作を迅速にするためにである。このトランジスタM1を大きく作り込むことによりトランジスタM5のゲート電位を迅速に電源電位まで持ち上げることにより、トランジスタM5を迅速にOFF動作させるのである。

一方、入力信号の値が「L」から「H」になった場合にはトランジスタM5はON動作しなければならない。しかしながら、上述した理由により、トランジスタM10が完全にOFF動作してからトランジスタM5がON動作する必要がある。このような点に鑑み、入力信号が「H」になり、トランジスタM2がON動作した場合、トランジスタM2に流れる電流はトランジスタM3を通じて接地に流れるため、それほど大きくはない。しかしながら、トランジスタM4が迅速にON動作しているため、このトランジスタM4を介してトランジスタM5は迅速にON動作に移行することができる。

そして、トランジスタM5がON動作した後についてはトランジスタM5のゲート電位をそれほど迅速に下げる必要はないため、トランジスタM2の大きさは中位の大きさに設定されている。さらに、トランジスタM3を設けることによりさらにトランジスタM2に流れる電流を小さなものとしている。

トランジスタM5がOFF動作からON動作に移行する場合のトランジスタM5のゲート端子電位の変化と、入力信号の変化を表すグラフが図3に示されている。このグラフにおいて横軸は時間を表し縦軸はトランジスタM5のゲート端子の電位を表す。

図3のグラフに示されているように、入力信号が「L」から「H」に変化する場合には、トランジスタM5のゲート端子の電位は「H」から「L」に変化し、トランジスタM5はON動作に移行する。この場合、トランジスタM5がON動作するのはゲート端子の電位がVddより一般におよそ0.6V程度下がったところである。従って、このVddからおよそ0.6Vだけ下がった電圧スレシャル電圧という)までは迅速にゲート端子の電位は下がることが望ましい。しかしながら、トランジスタM5が一度ON動作した後では、それ以上ゲート端子の電位が下がってもそれは回路の動作に大きな影響を与えない。従って、トランジスタM4によって迅速にトランジスタM5のゲート端子の電位を下げ、ある程度電位が下がった後はトランジスタM2の駆動能力をあまり大きくしないでおくことにより、ゲート電位の低下速度を緩やかなものにしておく(図3参照)ことにより、発生するノイズの低減が図れる。

以上述べたように、図2に示されているような出力バッファ回路を用いれば、トランジスタM3の大きさ(面積)やトランジスタM4の大きさを調整することにより、ノイズと遅延速度とのコントロールを良好に行うことが可能である。すなわち、図3のグラフに示されるように、トランジスタM5のゲート端子の電位はON動作に至るまでは迅速に低下するものの、いったんON動作した後はなだらかに変化させた。このようになだらかに変化させることにより電流変化を小さくし、発生するノイズを小さく設定することが可能である。

なお、トランジスタM2の大きさを中程度の大きさとしたのは、トランジスタM4のOFF動作の際に、このトランジスタM4のゲート電位を迅速に(トランジスタM3を介して)接地電位GNDに近づけるためである。

図2に示されている出力バッファ回路は、入力信号の値と同じ値を常に出力する出力バッファ回路である。しかし、出力バッファ回路には、しばしばハイインピーダンス出力が要求される場合がある。例えば、バスに接続されるような場合には出力バッファ回路はハイインピーダンス出力に設定できることが望ましい。

図2に示されている回路に関して、ハイインピーダンス出力可能に構成すると、そのような回路は例えば図4に示されているような回路になる。

すなわち、トランジスタM5を常にOFF動作させるため、トランジスタM1と並列にトランジスタM1’を設け、これを外部からのイネーブル信号により制御し、ハイインピーダンス出力の場合には常にトランジスタM1’をON動作させることによりトランジスタM5を強制的にOFF動作させるのである。同時に、トランジスタM2(図2参照)と直列にトランジスタを設け、トランジスタM5のゲート端子を接地から切り離すことも必要である。このようにトランジスタM5のゲート端子を接地から切り離すため、トランジスタM2は図4においてはトランジスタM2’とトランジスタM2’’に分割されている。トランジスタM2’’は、図2におけるトランジスタM2と同様の働きをなすが、トランジスタM2’は外部からのイネーブル信号により制御され、ハイインピーダンス出力が出力される場合にはトランジスタM5のゲート端子を接地から切り離すべくOFF動作を行う。図4に示されているように、外部からのイネーブル信号がこのトランジスタM1’とトランジスタM2’に共通に供給されている。

以上の説明は出力バッファ回路のトランジスタM5側の回路構成であるが、トランジスタM10側の回路構成も同様に構成される。すなわち、ハイインピーダンス出力においてはトランジスタM10を強制的にOFF動作させるべく、このトランジスタM10のゲート端子を強制的に接地する必要がある。強制的に接地するために、トランジスタM8’を設け、ハイインピーダンス出力の場合には外部からのイネーブル信号の制御によりこのトランジスタM8’はON動作し、トランジスタM10のゲート端子を接地するのである。また、上述したトランジスタM2と同様に、トランジスタM7も2つのトランジスタM7’とトランジスタM7’’に分割される。トランジスタM7’’は上記図2におけるトランジスタM7と同様の働きをするが、トランジスタM7’は外部からのイネーブル信号により制御され、ハイインピーダンス出力の時にはトランジスタM10のゲート端子を電源電位Vddから切り離すべくこのトランジスタM7’はOFF動作するのである。

以上のような構成により、図4に示されている反転イネーブル信号(イネーブル状態の時には「L」となり、ハイインピーダンス出力の時には「H」となる信号)が「H」である場合には、まずトランジスタM1’とトランジスタM8’とがともにON動作する。さらに、反転イネーブル信号が「H」である場合には、トランジスタM2’とトランジスタM7’と、トランジスタM4、M9がいずれもOFF動作する。この結果、トランジスタM5及びトランジスタM10が双方OFF動作となり、ハイインピーダンス出力状態となる。

このような構成により、図4に示されている出力バッファ回路は、遅延時間とノイズのコントロールを容易にすることができるとともに、ハイインピーダンス出力の出力も可能な出力バッファ回路となる。

概要

ノイズと遅延時間とをコントロール可能な出力バッファ回路であって、ハイインピーダンス出力可能な出力バッファ回路を、イネーブル信号の入力容量を増大させずに提供する。

トランジスタM1とM2とからなるインバータ回路に対し直列にトランジスタM3’が設けられている。トランジスタM3’はハイインピーダンス出力の場合にはOFF動作する。この場合にはトランジスタM2とトランジスタM4のゲート端子とがトランジスタM20によって切り離される。トランジスタM4のゲート端子はトランジスタM21によって接地されるため、トランジスタM4はOFF動作させられ、トランジスタM5は接地から切り離される。トランジスタM1’’がトランジスタM5のゲート端子を電源電位Vddに設定するため、トランジスタM5はOFF動作させられる。トランジスタM10も同様である。トランジスタの面積を増やすことなく、イネーブル信号の入力インピーダンスを小さくできる。

目的

本発明は、このような問題に鑑みなされたものであり、遅延とノイズのコントロールが容易にできる出力バッファ回路であり、ハイインピーダンス出力可能な出力バッファ回路において、使用する面積を削減し、イネーブル入力容量の低減を図ることを目的とする。

効果

実績

技術文献被引用数
1件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

出力トランジスタと、この出力トランジスタを駆動するドライバ回路と、出力端子ハイインピーダンス出力に設定するための制御信号を入力する入力手段と、を備えた出力バッファ回路において、前記ドライバ回路は、入力信号増幅する前置増幅回路と、前記出力トランジスタのゲート端子電源の一方側との間に接続するトランジスタであって、前記制御信号がハイインピーダンス出力を指示している場合にのみON動作し、前記出力トランジスタのゲート端子を前記電源の一方端の電位に設定する第1トランジスタと、前記出力トランジスタのゲート端子と電源の他方側との間に接続する第2トランジスタと、前記前置増幅回路と電源の他方側との間に設けられたトランジスタであって、前記制御信号がハイインピーダンス出力を指示している場合にのみOFF動作する小トランジスタと、前記前置増幅回路と前記小トランジスタとの間の接続点と、前記第2トランジスタのゲート端子と、の間に設けられたトランジスタであって、前記制御信号がハイインピーダンス出力を指示している場合にのみOFF動作する通過トランジスタと、前記通過トランジスタと前記第2トランジスタのゲート端子との接続点と、電源の他方側との間に設けられたトランジスタであって、前記制御信号がハイインピーダンス出力を指示している場合にのみON動作し、前記第2トランジスタのゲート端子を前記電源の他方側の電位に設定する第3トランジスタと、を含み、前記制御信号がハイインピーダンス出力を指示している場合には前記出力トランジスタがOFF動作することを特徴とする出力バッファ回路。

技術分野

0001

本発明は、出力バッファ回路に関する。特に、いわゆるハイインピーダンス出力をすることが可能な出力バッファ回路に関する。

背景技術

0002

出力バッファ回路は、内部の信号を外部に出力する場合に広く用いられている。出力バッファ回路は取り扱う電流の大きさが一般に大きくなるため、その性能がノイズに与える影響は大きい。より具体的には出力バッファにおける電流変化速度がノイズに与える影響は大きいのである。一方、一般に出力バッファ回路の遅延時間は短ければ短いほど好ましいとされている。そのため、出力バッファ回路におけるノイズの低減と遅延時間の短縮化は同時に実現することは困難な場合が多い。以下に詳細に述べる。

0003

出力バッファ回路はいわゆるP型半導体出力素子と、N型半導体素子による出力素子とが直列に接続されて構成される場合が多い。例えば、図4に示されている従来の出力バッファ回路においては最終出力トランジスタM5はPMOS型のトランジスタであり、トランジスタM10はNMOS型のトランジスタである。この出力バッファ回路の出力信号の値が「H」か「L」であるかによってトランジスタM5またはトランジスタM10のいずれか一方がON動作し、他方がOFF動作する。出力バッファ回路の速度を向上させ、遅延時間を短くしようとすると、トランジスタM5、M10の切り替わり時間に重複が生じる。その結果、例えばトランジスタM5がOFF動作しない間にトランジスタM10がOFF動作してしまうような場合も生じうる。その結果、トランジスタM5とM10とが同時にON動作してしまい、大きな貫通電流が流れてしまう場合がある。このような貫通電流は極めて短時間しか流れないが、回路に存在するL成分によりノイズを発生してしまうことが多い。

0004

従って、このノイズを防止するためには、いずれか一方のトランジスタをOFF動作させてから、他方のトランジスタをON動作させることが必要となる。しかし、OFF動作とON動作との時間間隔があまり長ければ今度は出力バッファ回路の遅延時間が長くなってしまう。

0005

図2に示されている出力バッファ回路は、この遅延とノイズの調整を行うコントロールが容易にできるとされている出力バッファ回路である。

0006

例えば、入力信号は「L」である場合には、トランジスタM1はON動作し、トランジスタM2はOFF動作する。トランジスタM3は常にON動作している。ただし、トランジスタの大きさはトランジスタM1がもっとも大きく、トランジスタM2が中位の大きさであり、トランジスタM3はかなり小さく設計されている。トランジスタM2がOFF動作しているため、トランジスタM4はOFF動作している。その結果、トランジスタM5はOFF動作している。以上が電源電圧Vdd側のトランジスタの状態であり、トランジスタM6、M7、M8、M9、M10の接地電位側の動作は電源電位側と正反対であり、最終的にトランジスタM10はON動作している。その結果、出力信号としては、入力信号と同じ「L」の値が出力されている。

0007

図2の回路において、トランジスタM1が大きく作られているのは、トランジスタM5のOFF動作を迅速にするためにである。このトランジスタM1を大きく作り込むことによりトランジスタM5のゲート電位を迅速に電源電位まで持ち上げることにより、トランジスタM5を迅速にOFF動作させるのである。

0008

一方、入力信号の値が「L」から「H」になった場合にはトランジスタM5はON動作しなければならない。しかしながら、上述した理由により、トランジスタM10が完全にOFF動作してからトランジスタM5がON動作する必要がある。このような点に鑑み、入力信号が「H」になり、トランジスタM2がON動作した場合、トランジスタM2に流れる電流はトランジスタM3を通じて接地に流れるため、それほど大きくはない。しかしながら、トランジスタM4が迅速にON動作しているため、このトランジスタM4を介してトランジスタM5は迅速にON動作に移行することができる。

0009

そして、トランジスタM5がON動作した後についてはトランジスタM5のゲート電位をそれほど迅速に下げる必要はないため、トランジスタM2の大きさは中位の大きさに設定されている。さらに、トランジスタM3を設けることによりさらにトランジスタM2に流れる電流を小さなものとしている。

0010

トランジスタM5がOFF動作からON動作に移行する場合のトランジスタM5のゲート端子電位の変化と、入力信号の変化を表すグラフ図3に示されている。このグラフにおいて横軸は時間を表し縦軸はトランジスタM5のゲート端子の電位を表す。

0011

図3のグラフに示されているように、入力信号が「L」から「H」に変化する場合には、トランジスタM5のゲート端子の電位は「H」から「L」に変化し、トランジスタM5はON動作に移行する。この場合、トランジスタM5がON動作するのはゲート端子の電位がVddより一般におよそ0.6V程度下がったところである。従って、このVddからおよそ0.6Vだけ下がった電圧スレシャル電圧という)までは迅速にゲート端子の電位は下がることが望ましい。しかしながら、トランジスタM5が一度ON動作した後では、それ以上ゲート端子の電位が下がってもそれは回路の動作に大きな影響を与えない。従って、トランジスタM4によって迅速にトランジスタM5のゲート端子の電位を下げ、ある程度電位が下がった後はトランジスタM2の駆動能力をあまり大きくしないでおくことにより、ゲート電位の低下速度を緩やかなものにしておく(図3参照)ことにより、発生するノイズの低減が図れる。

0012

以上述べたように、図2に示されているような出力バッファ回路を用いれば、トランジスタM3の大きさ(面積)やトランジスタM4の大きさを調整することにより、ノイズと遅延速度とのコントロールを良好に行うことが可能である。すなわち、図3のグラフに示されるように、トランジスタM5のゲート端子の電位はON動作に至るまでは迅速に低下するものの、いったんON動作した後はなだらかに変化させた。このようになだらかに変化させることにより電流変化を小さくし、発生するノイズを小さく設定することが可能である。

0013

なお、トランジスタM2の大きさを中程度の大きさとしたのは、トランジスタM4のOFF動作の際に、このトランジスタM4のゲート電位を迅速に(トランジスタM3を介して)接地電位GNDに近づけるためである。

0014

図2に示されている出力バッファ回路は、入力信号の値と同じ値を常に出力する出力バッファ回路である。しかし、出力バッファ回路には、しばしばハイインピーダンス出力が要求される場合がある。例えば、バスに接続されるような場合には出力バッファ回路はハイインピーダンス出力に設定できることが望ましい。

0015

図2に示されている回路に関して、ハイインピーダンス出力可能に構成すると、そのような回路は例えば図4に示されているような回路になる。

0016

すなわち、トランジスタM5を常にOFF動作させるため、トランジスタM1と並列にトランジスタM1’を設け、これを外部からのイネーブル信号により制御し、ハイインピーダンス出力の場合には常にトランジスタM1’をON動作させることによりトランジスタM5を強制的にOFF動作させるのである。同時に、トランジスタM2(図2参照)と直列にトランジスタを設け、トランジスタM5のゲート端子を接地から切り離すことも必要である。このようにトランジスタM5のゲート端子を接地から切り離すため、トランジスタM2は図4においてはトランジスタM2’とトランジスタM2’’に分割されている。トランジスタM2’’は、図2におけるトランジスタM2と同様の働きをなすが、トランジスタM2’は外部からのイネーブル信号により制御され、ハイインピーダンス出力が出力される場合にはトランジスタM5のゲート端子を接地から切り離すべくOFF動作を行う。図4に示されているように、外部からのイネーブル信号がこのトランジスタM1’とトランジスタM2’に共通に供給されている。

0017

以上の説明は出力バッファ回路のトランジスタM5側の回路構成であるが、トランジスタM10側の回路構成も同様に構成される。すなわち、ハイインピーダンス出力においてはトランジスタM10を強制的にOFF動作させるべく、このトランジスタM10のゲート端子を強制的に接地する必要がある。強制的に接地するために、トランジスタM8’を設け、ハイインピーダンス出力の場合には外部からのイネーブル信号の制御によりこのトランジスタM8’はON動作し、トランジスタM10のゲート端子を接地するのである。また、上述したトランジスタM2と同様に、トランジスタM7も2つのトランジスタM7’とトランジスタM7’’に分割される。トランジスタM7’’は上記図2におけるトランジスタM7と同様の働きをするが、トランジスタM7’は外部からのイネーブル信号により制御され、ハイインピーダンス出力の時にはトランジスタM10のゲート端子を電源電位Vddから切り離すべくこのトランジスタM7’はOFF動作するのである。

0018

以上のような構成により、図4に示されている反転イネーブル信号(イネーブル状態の時には「L」となり、ハイインピーダンス出力の時には「H」となる信号)が「H」である場合には、まずトランジスタM1’とトランジスタM8’とがともにON動作する。さらに、反転イネーブル信号が「H」である場合には、トランジスタM2’とトランジスタM7’と、トランジスタM4、M9がいずれもOFF動作する。この結果、トランジスタM5及びトランジスタM10が双方OFF動作となり、ハイインピーダンス出力状態となる。

0019

このような構成により、図4に示されている出力バッファ回路は、遅延時間とノイズのコントロールを容易にすることができるとともに、ハイインピーダンス出力の出力も可能な出力バッファ回路となる。

発明が解決しようとする課題

0020

このように、全方位に係る回路によれば、遅延時間とノイズのコントロールを容易にしつつ、ハイインピーダンス出力可能な出力バッファ回路が得られた。

0021

しかしながら、図4の回路を、図2の回路と同様の動作をさせる場合には、トランジスタM2’’とトランジスタM2’との直列抵抗の値は、図2のトランジスタM2の直列抵抗の値とほぼ同様とする必要がある。その結果、トランジスタM2’’とM2’とは図2におけるトランジスタM2に比べてほぼ2倍の大きさにする必要がある。従って、トランジスタM2’はかなり大きなトランジスタで構成する必要がある。同様にしてトランジスタM7’もこれも大きなトランジスタで構成する必要がある。

0022

さらに、トランジスタM5やトランジスタM10を直接ドライブするトランジスタM1’やM8’は、それぞれトランジスタM1、M8と同様に大きなトランジスタで構成しなければならないので、M1’やM8’を構成するためには多くのチップ面積を要する。

0023

さらにM1’やM8’が大きなトランジスタであることから、図4に示されている反転イネーブルの信号が入力する容量は極めて大きくなってしまう。一方、ハイインピーダンス出力が可能な出力バッファは上述したようにいわゆるバスを駆動する出力バッファとして使用される場合が多い。このバスにおいては、複数の信号線が同時に出力され、また同時に入力されるなど、一斉にその出力入力状態が変化する場合が多い。そのため、複数の信号線が一斉にハイインピーダンス状態となったり、一斉にハイインピーダンス出力から他の状態に変化する場合が極めて多い。従って、イネーブル入力入力容量は小さくする必要があるという要求がある。

0024

図4に示されているように、ハイインピーダンス出力可能であって遅延とノイズのコントロールが容易にできるような出力バッファ回路はイネーブル入力容量が大きくなってしまうためバス回路などには使用できないという問題があった。

0025

本発明は、このような問題に鑑みなされたものであり、遅延とノイズのコントロールが容易にできる出力バッファ回路であり、ハイインピーダンス出力可能な出力バッファ回路において、使用する面積を削減し、イネーブル入力容量の低減を図ることを目的とする。

課題を解決するための手段

0026

本発明の基本的な発想は、ハイインピーダンス出力の時は、上記トランジスタM3、M4をOFF動作させることである。上記トランジスタM3、M4は図2の例においては常にON動作していたが、ハイインピーダンス出力の時にはON動作している必要は必ずしも無い。

0027

従って、本発明では、出力バッファ回路がハイインピーダンス出力の場合に、このトランジスタM3、M4を、OFF動作させることを考慮したものである。

0028

本発明は、上記課題を解決するために、出力トランジスタと、この出力トランジスタを駆動するドライバ回路と、出力端子をハイインピーダンス出力に設定するための制御信号を入力する入力手段と、を備えた出力バッファ回路において、前記ドライバ回路が、以下の要素を含むよう構成したものである。

0029

すなわち、ドライバ回路は、入力信号を増幅する前置増幅回路と、前記出力トランジスタのゲート端子と電源の一方側との間に接続するトランジスタであって、前記制御信号がハイインピーダンス出力を指示している場合にのみON動作し、前記出力トランジスタのゲート端子を前記電源の一方端の電位に設定する第1トランジスタと、前記出力トランジスタのゲート端子と電源の他方側との間に接続する第2トランジスタと、前記前置増幅回路と電源の他方側との間に設けられたトランジスタであって、前記制御信号がハイインピーダンス出力を指示している場合にのみOFF動作する小トランジスタと、前記前置増幅回路と前記小トランジスタとの間の接続点と、前記第2トランジスタのゲート端子と、の間に設けられたトランジスタであって、前記制御信号がハイインピーダンス出力を指示している場合にのみOFF動作する通過トランジスタと、前記通過トランジスタと前記第2トランジスタのゲート端子との接続点と、電源の他方側との間に設けられたトランジスタであって、前記制御信号がハイインピーダンス出力を指示している場合にのみON動作し、前記第2トランジスタのゲート端子を前記電源の他方側の電位に設定する第3トランジスタと、を含み、前記制御信号がハイインピーダンス出力を指示している場合には前記出力トランジスタがOFF動作することを特徴とする出力バッファ回路である。

0030

第1トランジスタで出力トランジスタのゲート端子が電源の一方側の電位に設定される。これによって、出力トランジスタはOFF動作する。一方、出力トランジスタのゲート端子を電源の他方側から完全に切り離すため、小トランジスタをOFF動作させている。さらに、通過トランジスタもOFF動作させ、第3トランジスタをON動作させることにより、第2トランジスタをOFF動作させることができる。

0031

この第2トランジスタは出力トランジスタのゲート端子を電源の他方側と結ぶトランジスタであり、この第2トランジスタがOFF動作することにより、出力トランジスタのゲート端子を電源の他方側と完全に切り離すことが可能である。

発明を実施するための最良の形態

0032

以下、本発明の好適な実施の形態を図面に基づいて説明する。

0033

図1には、本発明の好適な実施の形態である出力バッファ回路の回路図が示されている。ここに示されている出力バッファ回路は図2に示されている出力バッファ回路と同様に遅延時間とノイズとをコントロール可能な出力バッファ回路であり、かつ、出力をハイインピーダンス出力とすることが可能な出力バッファ回路である。

0034

図1に示されている出力バッファ回路においては、図2に示されている出力バッファ回路と同様にトランジスタM3’と、トランジスタM4とが設けられている。さらに、ハイインピーダンス出力にする場合に、トランジスタM5をOFF状態とするためにはトランジスタM5のゲート端子を電源電位Vddにする必要がある。そのため、図1に示されている出力バッファ回路においても図4に示されている出力バッファ回路と同様にトランジスタM1’’を設け、ハイインピーダンス出力の場合にはトランジスタM5のゲート端子を強制的に電源電位Vddにセットしている。

0035

本実施の形態において特徴的なことは、トランジスタM3’をハイインピーダンス出力の時にはOFF動作させたことである。上述した図2図4の回路においてはトランジスタM3はいずれも常にON動作していた。そのため、トランジスタM5のゲート端子を接地から切り離すためにトランジスタM2を2つのトランジスタM2’とM2’’に分ける必要があった(図4参照)。しかし、トランジスタM3’をOFF動作させることによりトランジスタM5のゲート端子を接地電位から切り離せば、トランジスタM2を2個のトランジスタに分割する必要がなくなり、大きなトランジスタを設ける必要がなくなる。上述したように、トランジスタM3’は、トランジスタM3と同様に小さなトランジスタで構成されているように、このトランジスタM3’を駆動するための容量は小さなものである。なお、このトランジスタM3’には反転イネーブル信号を一度反転し、正論理のイネーブル信号が作られ、この正論理のイネーブル信号がトランジスタM3’に供給されている。

0036

このように、本実施の形態にかかる出力バッファ回路においては、トランジスタM3’をハイインピーダンス出力の際にOFF動作させたため、トランジスタM2を2個の直列のトランジスタに分割する必要がないため、使用する面積が削減され、イネーブル端子の入力容量の増大を防止することができる。

0037

しかしながら、トランジスタM2において接地からトランジスタM5のゲート端子を切り離したのではないため、トランジスタM4がON動作してしまう可能性がある。このトランジスタM4がON動作してしまったのではトランジスタM5を接地電位から切り離すことはできない。そのため、図1に示されているように、本実施の形態においてはトランジスタM3’とトランジスタM4のゲート端子との間にトランジスタM20を設けた。そして、本出力バッファ回路がハイインピーダンス出力の場合には、このトランジスタM20はOFF動作し、トランジスタM2とトランジスタM4のゲート端子とは完全に切り離される。そして、本実施の形態においてはさらにトランジスタM21を設け、トランジスタM4のゲート端子と接地とを接続している。すなわち、本出力バッファ回路がハイインピーダンス出力の場合には、このトランジスタM21がON動作し、トランジスタM4のゲート端子が強制的に接地電位にセットされるのである。この結果、トランジスタM4は強制的にOFF動作され、トランジスタM5のゲート端子は接地から完全に切り離される。

0038

以上のような構成の結果、ハイインピーダンス出力の場合には、トランジスタM5のゲート端子はトランジスタM1’’を介して電源電位Vddに引き上げられ、トランジスタM5は完全にOFF動作する。

0039

以上、トランジスタM5側の動作説明を行ったが、トランジスタM10側についても半導体の極性が変わるだけで全く同様の動作が行われる。

0040

なお、ハイインピーダンス出力の場合には、トランジスタM3’とトランジスタM20とはともにOFF動作しなければならないため、反転イネーブル信号を一度反転して、正論理のイネーブル信号EN1が作成されている。そして、この正論理のイネーブル信号EN1がトランジスタM3’及びトランジスタM20のゲート端子にそれぞれ供給されている。一方、ハイインピーダンス出力の場合にトランジスタM21はON動作を行う。そのため、図1に示されているように正論理のイネーブル信号EN1がさらに反転され、負論理のイネーブル信号ENL1が作成されている。そしてこの負論理のイネーブル信号ENL1がトランジスタM21に供給されているのである。この正論理のイネーブル信号EN1や負論理のイネーブル信号ENL1は、トランジスタM10側の回路においても同様に利用される。

0041

以上述べたように、本実施の形態によれば、上述した図4に示されているように、トランジスタM2を2個の直列トランジスタに分割する必要がないので、使用する面積が小さく、イネーブル信号の入力容量を小さく抑えることが可能である。また、通常動作時にON動作しているM20は信号の遅延がなるべく小さい方が望ましいため、それほど小さくすることはできないが、図4に示されている回路に比べれば十分にイネーブル信号の入力容量を小さくすることが可能である。

0042

特に、図1に示されているように、外部から供給される反転イネーブル信号はいったんインバータにより反転されてから負論理のイネーブル信号EN1としてトランジスタM20などに供給されるため、外部に対するイネーブル信号の入力容量はさらに小さくすることが可能である。

0043

このように、本実施の形態によればイネーブル信号の入力容量を小さく抑えることができるため、バスなどの複数の出力バッファ回路が同時にハイインピーダンス出力に設定されたり、ハイインピーダンス出力から抜け出たりするような用途においても使用可能な出力バッファ回路を得ることができる。

発明の効果

0044

以上述べたように、本発明によれば遅延時間とノイズとのコントロールが可能な出力バッファ回路においてハイインピーダンス出力可能であり、かつイネーブル入力端子の入力容量を小さく抑えることができる出力バッファ回路が提供される。

図面の簡単な説明

0045

図1本発明の好適な実施の形態にかかる出力バッファ回路の回路図である。
図2遅延時間とノイズのコントロールが可能な出力バッファ回路の従来例を示す図である。
図3トランジスタM5のゲート端子の電位の変化を表すグラフである。
図4図2に示されている遅延時間とノイズとをコントロール可能な出力バッファ回路に対して、ハイインピーダンス出力可能な構成を付加した場合の出力バッファ回路の回路図である。

--

0046

M1, M2, M3, M4, M5, M6, M7, M8, M9, M10,M20,M21, M30, M31,M1’, M1’’,M8’, M8’’トランジスタ。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ