技術 ＩＣ試験装置の自己診断装置

0001

この発明は、ＩＣ（集積回路）試験装置に使用しているリレーの劣化を検出し、リレーの故障による被測定ＩＣの誤判定、ＩＣ試験装置の停止を未然に防止できるようにするために、リレー接点の動作による電圧変化をコンパレータに入力して、コンパレータの出力を論理判定するようにしたＩＣ試験装置の自己診断装置に関する。

0002

ＩＣ試験装置に使用されているリレーの故障は、接点の摩耗による乖離不良が多く、この乖離不良が生じることにより、被測定ＩＣの誤判断や、ＩＣ試験装置を停止させなけばならなくなり、ＩＣ試験装置の稼働率が低下する。

0003

図３はリレーの接点の摩耗が発生し始めていることの検出が不可能な従来のＩＣ試験装置の構成を示すブロック図である。この図３において中央演算処理装置１４（以下、ＣＰＵという）はレジスタ８〜１１と接続され、レジスタ８にはＣＰＵ１４からのドライバ１を駆動するための信号が保持されるようになっている。

0004

レジスタ８は、ＣＰＵ１４からデータ・バスを通して送られてくるドライバ１を駆動するための波形のデータを保持し、かつ波形制御部４に接続され、この波形制御部４はレジスタ８に保持されている信号の波形により駆動されて、ドライバ１の駆動制御を行うとともに、コンパレータ２でドライバ１の出力信号と期待信号とを比較した結果の良否信号（ドライバ１の出力端における信号から得られるリレーＲＹＩ〜ＲＹ３の良否信号）の波形制御を行ってレジスタ８に保持するうようになっている。レジスタ８に保持された良否信号はＣＰＵ１４により読み出されるようになっている。

0005

上記ドライバ１の出力端には、リレーＲＹＩの接点Ｋ１が接続されている。リレーＲＹ１〜ＲＹ３はリレー制御回路６により駆動されるようになっており、リレーＲＹ２の接点Ｋ２はドライバ１の出力端と定電流負荷回路３の出力端との間に接続されている。

0006

リレーＲＹ３の接点Ｋ３は前記接点Ｋ１の一端（出力側の一端）と直流特性測定器７の出力端との間に接続されている。

0007

前記定電流負荷回路５を駆動するために、ＣＰＵ１４によりデータ・バスを通してレジスタ９に定電流負荷回路５の電流値が送られ、そこで保持し、レジスタ９に保持された電流値を定電流設定回路５に導入することにより、定電流設定回路５で設定された定電流により、定電流付加回路３でリレーＲＹ２の接点Ｋ２を通してドライバ１の出力端側に定電流が供給されるようになっている。

0008

また、ＣＰＵ１４からデータ・バスを通してレジスタ１０にリレーＲＹ１〜ＲＹ３の接点Ｋ１〜Ｋ３の接、断を設定するデータが保持されており、このレジスタ１０に保持されたデータが上記のリレー制御回路６に入力されるようになっており、このデータによりリレー制御回路６が駆動されて、各リレーＲＹ１〜ＲＹ３を駆動するようになっている。

0009

さらに、ＣＰＵ１４からデータ・バスを通して、レジスタ１１に直流特性測定器７を駆動する信号が保持されており、この信号により直流特性測定器７が駆動されて、リレーＲＹ３の接点Ｋ３に流れる接点Ｋ１が開放のときにおける所定以上のリーク電流が接点Ｋ３を通して流れるか否かを測定するようになっている。

0010

この直流特性測定器７はレジスタ１１に保持された信号により、定電流を発生し、負荷（図３では、図示を省略しているが、回路１５に接続される）に供給したときに発生する電圧を測定するとともに、定電圧を発生し、上記負荷に印加したときに負荷に流れる電流を測定する機能を有し、この２種の測定モードを有する。

0011

また、これらの測定時に直流特性測定器７で負荷に定電圧を印加したときの測定電流値、負荷に定電流を供給したときの測定電圧値を直流特性測定器７でレジスタ１１に保持し、レジスタ１１で保持したこれらの測定電流値、測定電圧値をＣＰＵ１４で読み出すようになっている。

0012

次に、この図３のＩＣ試験装置により、リレーＲＹ１〜ＲＹ３の故障検出の動作について説明する。

0013

リレーの故障検出は各リレーＲＹ１〜ＲＹ３の各接点Ｋ１〜Ｋ３がオンのときの抵抗値、オフのときのリーク電流値が異常であることにより検出する。

0014

まず、リレーＲＹ１の接点Ｋ１がオンのときの抵抗値を確認する場合は、ＣＰＵ１４によりレジスタ１０に保持されているリレーの接、断を設定するデータがリレー制御回路６に入力され、リレー制御回路６が駆動して、リレー制御回路６により、リレーＲＹ１とＲＹ２とを付勢して、その各接点Ｋ１，Ｋ２を閉成する。

0015

接点Ｋ１が閉成されることにより、ドライバ１の出力端が回路１５と接続され、また、接点Ｋ２が閉成されることにより、接点Ｋ１とＫ２が直列に接続されることになる。

0016

次いで、レジスタ８に保持されているドライバ１を駆動するためのドライバ波形設定データを波形制御部４に入力させて、この波形制御部４により、ドライバ１を駆動して、ドライバ１の出力端に一定の電圧、例えば、０Ｖの電圧を出力させる。

0017

この状態で、レジスタ９に保持されている電流値を定電流設定回路５に入力して、定電流設定回路５を駆動し、定電流設定回路５から定電流負荷回路３を経て接点Ｋ２に定電流を流す。

0018

この定電流により接点Ｋ１，Ｋ２に電圧降下が生じ、ドライバ１の出力端において測定電圧０Ｖに対して、ドライバ１の出力インピーダンスによる電圧降下を加えた値がコンパレータ２の入力端に印加される。

0019

このとき、接点Ｋ１が正常に閉成していれば、接点Ｋ１はその固有の接触抵抗を有するのみであり、接触抵抗は無視するのに等しい程度であるが、接点Ｋ１の接触状況が異常、すなわち、接触不良状態であれば、接触抵抗が無視できなくなる。

0020

このように、接点Ｋ１の接触状況に応じてコンパレータ２の入力端に印加されるドライバ１の出力インピーダンスによる電圧が変わる。この電圧の変化をコンパレータ２で所定の期待波形と比較し、その比較結果である良否信号を波形制御部４に入力し、波形制御部４で所定の波形に変換し、レジスタ９に保持した後に、ＣＰＵ１４でレジスタの内容から、接点Ｋ１の抵抗値の確認を行い、接点Ｋ１の良否の判定を行う。

0021

次に、リレーＲＹ１の接点Ｋ１がオフのときのリーク電流を確認する場合について説明する。

0022

この場合には、レジスタ１０に保持されているリレーＲＹ１〜リレーＲＹ３の接、断を設定するデータによりリレー制御回路６を駆動してリレーＲＹ１，ＲＹ２を消勢し、その接点Ｋ１，Ｋ２をともに開成し、リレーＲＹ３を付勢し、その接点Ｋ３を閉じる。

0023

この状態で、レジスタ１１に保持されている信号、すなわち、定電圧を直流特性測定器７に入力させることにより、この直流特性測定器７を駆動して、直流特性測定器７から定電圧を接点Ｋ３に印加する。

0024

このときの接点Ｋ３に流れる測定電流をこの直流特性測定器７で測定する。この場合、接点Ｋ１がオフになるようにしており、接点Ｋ１が正常にオフになっていれば、接点Ｋ１によるリーク電流が接点Ｋ３を通して直流特性測定器７に流入されないが、接点Ｋ１が正常にオフになっていない場合には、リーク電流が接点Ｋ３を通して、直流特性測定器７に流入される。

0025

このときの接点Ｋ３を通して流れる測定電流値に相当する信号がレジスタ１１に保持され、レジスタ１１に保持された信号をＣＰＵ１４に入力することにより、ＣＰＵ１４でリーク電流が許容されるリーク電流以下か、否かの判断を行い、その判断の結果、リーク電流が許容されるリーク電流以下であれば、接点Ｋ１は正常であると判断し、逆に許容されるリーク電流が異常であると判断された場合には、接点Ｋ１が不良であると判断する。

0026

上記従来のＩＣ試験装置に使用しているリレーの故障は、既に述べたように、接点の消耗による乖離不良が多い。従来のＩＣ試験装置では、リレーの接点のオン時の抵抗値の測定、接点のオフ時のリーク電流の測定を行うものであるから、リレーの故障が起きる前に点検でリレーの接点の消耗が発生し始めているような劣化状態を検出することは困難であるという課題があった。

0027

上記従来の課題を解決するために、この発明のＩＣ試験装置の自己診断装置は、タイミング発生器１２から所定のタイミングを有する出力により駆動されて劣化の測定対象となる被測定リレーＲＹ１〜ＲＹ３を付勢と消勢をしてドライバ１の出力端を負荷Ｒ１に接続あるいは非接続状態にさせるリレー制御回路６と、前記被測定リレーＲＹ１〜ＲＹ３の付勢と消勢に応じて前記ドライバ１の出力端における前記被測定リレーＲＹ１〜ＲＹ３のオン時間、バウンスの時間およびオフの時間に生じる波形と期待波形とを比較して出力するコンパレータ２と、前記コンパレータ２の比較結果から前記被測定リレーＲＹ１〜ＲＹ３の良否の論理判定を行う中央演算処理装置１４と、を備えることを特徴とする。

0028

この発明のＩＣ試験装置の自己診断装置によれば、タイミング発生器１２により所定のタイミングでリレー制御回路６を駆動して、リレー制御回路６によりリレーＲＹ１〜ＲＹ３をオン、オフさせ、このオン、オフに応じてドライバ１の出力端を負荷Ｒ１に接続、あるいは非接続状態にする。

0029

ドライバ１の出力端が負荷Ｒ１に接続、あるいは非接続状態かに応じて、非測定リレーＲＹ１〜ＲＹ３のオン時、バウンス時、オフ時にそれぞれ生じる波形と期待波形とをコンパレータ２で比較し、コンパレータ２の比較結果を中央演算処理装置１４でリレーＲＹ１〜ＲＹ３の良否の判定を行う。

0030

次に、この発明のＩＣ試験装置の自己診断装置の実施の形態について図面に基づき説明する。図１はこの発明の一実施の形態の構成を示すブロック図である。この図１において、説明の簡略化のために、図３の従来例と同一部分には、同一符号を付してその重複説明を避け、図３とは異なる部分を主体に説明する。

0031

図１を図３と比較しても明らかなように、図１では図３の構成に新たにタイミング発生器１２と、レジスタ１３と、抵抗などによる負荷Ｒ１とが付加されている。

0032

レジスタ１３には、タイミング発生器１２を駆動するための信号の他に、タイミング発生器１２から出力するドライバ１を駆動するためのドライバ波形の前縁、後縁のタイミング信号（時刻信号）およびコンパレータ２の出力と期待波形とを比較するタイミング（時刻）とを決定するストローブ信号の設定データがＣＰＵ１４からデータ・バスを通して送られるようになっており、この設定データがレジスタ１３に保持されるようになっている。

0033

タイミング発生器１２がレジスタ１３に保持されている信号により駆動されると、リレー駆動タイミング信号がタイミング発生器１２からリレー制御回路６に入力し、ストローブ信号が波形制御回路４に出力されるようになっている。このストローブ信号の発生タイミングを変化させることにより、リレー制御回路６で付勢、消勢されるリレーＲＹ１〜ＲＹ３の接点Ｋ１〜Ｋ３の動作により負荷Ｒ１に発生する波形を測定する。

0034

前記ドライバ１の出力端はリレーＲＹ１の接点Ｋ１を介して負荷Ｒ１の一端に接続されており、この負荷Ｒ１の他端は接地あるいは所定の回路に接続されるようになっている。

0035

リレーＲＹ１〜ＲＹ３はそれぞれ接点Ｋ１〜Ｋ３を有し、このうち、接点Ｋ３は前記接点Ｋ１と負荷Ｒ１との接続点と直流特性測定器７の出力端との間に接続されている。その他の構成は図３と同じである。

0036

次に、以上のように構成されたこの実施の形態の動作について説明する。リレーの劣化の検出は、ＣＰＵ１４によりレジスタ１３に保持されている信号により、タイミング発生器１２が駆動され、タイミング発生器１２からストローブ信号が波形制御部４に出力される。

0037

このタイミング信号が波形制御部４に入力されることにより、ＣＰＵ１４によりレジスタ８に保持されているドライバ１を駆動するための波形のデータが波形制御部４に入力される。これにより、波形制御部４がドライバ１を駆動し、ドライバ１の出力端に例えば、０Ｖの出力電圧を発生させる。

0038

次いで、タイミング発生器１２からリレー駆動タイミング信号がリレー制御回路６に出力され、このリレー駆動タイミング信号の発生タイミング、すなわち、レジスタ１０に保持されている図２（Ａ）に示す駆動信号、すなわち、リレーの接点の接、断を設定するデータがリレー制御回路６に取り込まれ、リレー制御回路６が駆動され、リレー制御回路６により、リレーＲＹ１が励磁され、図２（Ｂ）に示すようにリレーＲＹ１の接点Ｋ１が閉成される｛図２（Ｂ）の波形のオン時に閉成｝。

0039

接点Ｋ１が閉成されるされることにより、ドライバ１の出力端が接点Ｋ１を通して負荷Ｒ１に接続される。

0040

ドライバ１の出力端が負荷Ｒ１に接続されることにより、負荷Ｒ１による電圧降下が生じ、その電圧降下分、ドライバ１の出力端の電圧が降下する。

0041

ドライバ１の出力端の電圧はコンパレータ２の入力端にも印加される。コンパレータ２はこの入力端において、接点Ｋ１が閉じたときと、開いたときと、バウンスしたときの電圧を比較する。

0042

この比較時のコンパレータ２の出力波形は図２（Ｂ）に示すようになり、図２は前記接点Ｋ１のオン、オフ時の波形の表示に加えて、このコンパレータ２の出力波形も兼ねて表示しており、図２（Ｂ）のコンパレータ２の出力波形における時間Ｔ１は接点Ｋ１のオン時間、時間Ｔ２は接点Ｋ２のバウンス時間、時間Ｔ３は接点Ｋ１のオフ時間である。

0043

タイミング発生器１２からリレー制御回路６に出力するストローブ信号の発生タイミングをこのオン時間Ｔ１、バウンス時間Ｔ２、オフ時間Ｔ３に対して順次変化させるとともに、このストローブ信号の発生タイミングの変化に対応してタイミング発生器１２から波形制御回路４に出力するストローブ信号の発生タイミングを順次変化させて、オン時間Ｔ１、バウンス時間Ｔ２、オフ時間Ｔ３をコンパレータ２の出力側で期待信号の波形に対応する論理「１」、非期待信号の波形に対応する論理「０」の判定を行うタイミングを順次変化させる。

0044

このようにして、期待信号の波形に対応する論理「１」と比較して、良否が変化する点ｔ１｛図２（Ｂ）参照｝をＣＰＵ１４で測定し、同様にしてストローブ信号の発生タイミングの変化に対応して良否が変化する点ｔ２，ｔ３をＣＰＵ１４で測定する。

0045

この測定の結果、上記リレーオン時間Ｔ１、バウンス時間Ｔ２，オフ時間Ｔ３の値がリレーの規格の範囲外の場合には、リレーが劣化していると、ＣＰＵ１４が判定する。同様の手順でリレーＲＹ２，ＲＹ３の測定を行う。

0046

以上のように、この発明によれば、タイミング発生器から出力されるストローブ信号の発生タイミングを変えてリレー制御回路を駆動して被測定リレーの付勢、消勢を行い、この付勢、消勢時に変えたタイミングに対応して付勢、消勢時におけるドライバの出力端の電圧の変化をコンパレータに入力し、コンパレータの出力の論理判定をＣＰＵで行うようにして、リレーが故障する前に劣化を検出するようにしたので、リレーの予防交換ができ、リレーの故障による被測定ＩＣの誤判定、ＩＣ測定装置の停止を未然に防止でき、ＩＣ試験装置における歩留まりの向上、装置の稼働率が向上するという効果がある。

0047

図１この発明のＩＣ試験装置の自己診断装置の一実施の形態の構成を示すブロック図である。
図２この発明のＩＣ試験装置の自己診断装置の動作を説明するためのコンパレータの出力波形図である。
図３従来のＩＣ試験装置の構成を示すブロック図である。

0048

１ドライバ
２コンパレータ
３定電流負荷回路
４波形制御部
５ 定電流設定回路
６リレー制御回路
７直流特性測定器
１２タイミング発生器
ＲＹ１〜ＲＹ３リレー
Ｋ１〜Ｋ３ リレーの接点
Ｒ１ 負荷