図面 (/)

技術 IC試験装置の自己診断装置

出願人 安藤電気株式会社
発明者 渡辺彰北川禎三
出願日 1996年8月30日 (24年5ヶ月経過) 出願番号 1996-248939
公開日 1998年3月17日 (22年11ヶ月経過) 公開番号 1998-073627
状態 未査定
技術分野 電子回路の試験 電気的特性試験と電気的故障の検出 電子回路の試験 継電器の製造
主要キーワード 予防交換 定電流負荷回路 期待信号 期待波形 リレー制御回路 測定電圧値 波形制御回路 接触状況
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(1998年3月17日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (4)

課題

リレー予防交換を可能とし、IC試験装置歩留り稼働率の向上を期すIC試験装置の自己診断装置を提供する。

解決手段

タイミング発生器12から発生するリレー駆動タイミング信号リレー制御回路6に入力し、ストローブ信号波形制御部4に入力して、ドライバ1を駆動してドライバ1の出力端電圧を発生させ、かつリレー制御回路6により、リレーRY1〜RY3を付勢消勢を行ってその接点K1〜K3を閉成、開成させたときのドライバ1の出力端の電圧の変化をコンパレータ2に入力し、コンパレータ2の出力を波形制御回路4を駆動するストローブ信号のタイミングをリレー駆動タイミング信号に対応させてタイミング発生器12から発生するストローブ信号のタイミングを変えて、CPU14で論理判定する。

概要

背景

IC試験装置に使用されているリレー故障は、接点摩耗による乖離不良が多く、この乖離不良が生じることにより、被測定ICの誤判断や、IC試験装置を停止させなけばならなくなり、IC試験装置の稼働率が低下する。

図3はリレーの接点の摩耗が発生し始めていることの検出が不可能な従来のIC試験装置の構成を示すブロック図である。この図3において中央演算処理装置14(以下、CPUという)はレジスタ8〜11と接続され、レジスタ8にはCPU14からのドライバ1を駆動するための信号が保持されるようになっている。

レジスタ8は、CPU14からデータ・バスを通して送られてくるドライバ1を駆動するための波形のデータを保持し、かつ波形制御部4に接続され、この波形制御部4はレジスタ8に保持されている信号の波形により駆動されて、ドライバ1の駆動制御を行うとともに、コンパレータ2でドライバ1の出力信号期待信号とを比較した結果の良否信号(ドライバ1の出力端における信号から得られるリレーRYI〜RY3の良否信号)の波形制御を行ってレジスタ8に保持するうようになっている。レジスタ8に保持された良否信号はCPU14により読み出されるようになっている。

上記ドライバ1の出力端には、リレーRYIの接点K1が接続されている。リレーRY1〜RY3はリレー制御回路6により駆動されるようになっており、リレーRY2の接点K2はドライバ1の出力端と定電流負荷回路3の出力端との間に接続されている。

リレーRY3の接点K3は前記接点K1の一端(出力側の一端)と直流特性測定器7の出力端との間に接続されている。

前記定電流負荷回路5を駆動するために、CPU14によりデータ・バスを通してレジスタ9に定電流負荷回路5の電流値が送られ、そこで保持し、レジスタ9に保持された電流値を定電流設定回路5に導入することにより、定電流設定回路5で設定された定電流により、定電流付加回路3でリレーRY2の接点K2を通してドライバ1の出力端側に定電流が供給されるようになっている。

また、CPU14からデータ・バスを通してレジスタ10にリレーRY1〜RY3の接点K1〜K3の接、断を設定するデータが保持されており、このレジスタ10に保持されたデータが上記のリレー制御回路6に入力されるようになっており、このデータによりリレー制御回路6が駆動されて、各リレーRY1〜RY3を駆動するようになっている。

さらに、CPU14からデータ・バスを通して、レジスタ11に直流特性測定器7を駆動する信号が保持されており、この信号により直流特性測定器7が駆動されて、リレーRY3の接点K3に流れる接点K1が開放のときにおける所定以上のリーク電流が接点K3を通して流れるか否かを測定するようになっている。

この直流特性測定器7はレジスタ11に保持された信号により、定電流を発生し、負荷(図3では、図示を省略しているが、回路15に接続される)に供給したときに発生する電圧を測定するとともに、定電圧を発生し、上記負荷に印加したときに負荷に流れる電流を測定する機能を有し、この2種の測定モードを有する。

また、これらの測定時に直流特性測定器7で負荷に定電圧を印加したときの測定電流値、負荷に定電流を供給したときの測定電圧値を直流特性測定器7でレジスタ11に保持し、レジスタ11で保持したこれらの測定電流値、測定電圧値をCPU14で読み出すようになっている。

次に、この図3のIC試験装置により、リレーRY1〜RY3の故障検出の動作について説明する。

リレーの故障検出は各リレーRY1〜RY3の各接点K1〜K3がオンのときの抵抗値オフのときのリーク電流値が異常であることにより検出する。

まず、リレーRY1の接点K1がオンのときの抵抗値を確認する場合は、CPU14によりレジスタ10に保持されているリレーの接、断を設定するデータがリレー制御回路6に入力され、リレー制御回路6が駆動して、リレー制御回路6により、リレーRY1とRY2とを付勢して、その各接点K1,K2を閉成する。

接点K1が閉成されることにより、ドライバ1の出力端が回路15と接続され、また、接点K2が閉成されることにより、接点K1とK2が直列に接続されることになる。

次いで、レジスタ8に保持されているドライバ1を駆動するためのドライバ波形設定データを波形制御部4に入力させて、この波形制御部4により、ドライバ1を駆動して、ドライバ1の出力端に一定の電圧、例えば、0Vの電圧を出力させる。

この状態で、レジスタ9に保持されている電流値を定電流設定回路5に入力して、定電流設定回路5を駆動し、定電流設定回路5から定電流負荷回路3を経て接点K2に定電流を流す。

この定電流により接点K1,K2に電圧降下が生じ、ドライバ1の出力端において測定電圧0Vに対して、ドライバ1の出力インピーダンスによる電圧降下を加えた値がコンパレータ2の入力端に印加される。

このとき、接点K1が正常に閉成していれば、接点K1はその固有接触抵抗を有するのみであり、接触抵抗は無視するのに等しい程度であるが、接点K1の接触状況が異常、すなわち、接触不良状態であれば、接触抵抗が無視できなくなる。

このように、接点K1の接触状況に応じてコンパレータ2の入力端に印加されるドライバ1の出力インピーダンスによる電圧が変わる。この電圧の変化をコンパレータ2で所定の期待波形と比較し、その比較結果である良否信号を波形制御部4に入力し、波形制御部4で所定の波形に変換し、レジスタ9に保持した後に、CPU14でレジスタの内容から、接点K1の抵抗値の確認を行い、接点K1の良否の判定を行う。

次に、リレーRY1の接点K1がオフのときのリーク電流を確認する場合について説明する。

この場合には、レジスタ10に保持されているリレーRY1〜リレーRY3の接、断を設定するデータによりリレー制御回路6を駆動してリレーRY1,RY2を消勢し、その接点K1,K2をともに開成し、リレーRY3を付勢し、その接点K3を閉じる。

この状態で、レジスタ11に保持されている信号、すなわち、定電圧を直流特性測定器7に入力させることにより、この直流特性測定器7を駆動して、直流特性測定器7から定電圧を接点K3に印加する。

このときの接点K3に流れる測定電流をこの直流特性測定器7で測定する。この場合、接点K1がオフになるようにしており、接点K1が正常にオフになっていれば、接点K1によるリーク電流が接点K3を通して直流特性測定器7に流入されないが、接点K1が正常にオフになっていない場合には、リーク電流が接点K3を通して、直流特性測定器7に流入される。

このときの接点K3を通して流れる測定電流値に相当する信号がレジスタ11に保持され、レジスタ11に保持された信号をCPU14に入力することにより、CPU14でリーク電流が許容されるリーク電流以下か、否かの判断を行い、その判断の結果、リーク電流が許容されるリーク電流以下であれば、接点K1は正常であると判断し、逆に許容されるリーク電流が異常であると判断された場合には、接点K1が不良であると判断する。

概要

リレーの予防交換を可能とし、IC試験装置の歩留りと稼働率の向上を期すIC試験装置の自己診断装置を提供する。

タイミング発生器12から発生するリレー駆動タイミング信号をリレー制御回路6に入力し、ストローブ信号を波形制御部4に入力して、ドライバ1を駆動してドライバ1の出力端に電圧を発生させ、かつリレー制御回路6により、リレーRY1〜RY3を付勢、消勢を行ってその接点K1〜K3を閉成、開成させたときのドライバ1の出力端の電圧の変化をコンパレータ2に入力し、コンパレータ2の出力を波形制御回路4を駆動するストローブ信号のタイミングをリレー駆動タイミング信号に対応させてタイミング発生器12から発生するストローブ信号のタイミングを変えて、CPU14で論理判定する。

目的

効果

実績

技術文献被引用数
0件
牽制数
3件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

タイミング発生器(12)から所定のタイミングを有する出力により駆動されて劣化測定対象となる被測定リレー(RY1)〜(RY3) を付勢消勢をしてドライバ(1) の出力端負荷(R1)に接続あるいは非接続状態にさせるリレー制御回路(6) と、前記被測定リレー(RY1) 〜(RY3) の付勢と消勢に応じて前記ドライバ(1) の出力端における前記被測定リレー(RY1) 〜(RY3) のオン時間、バウンスの時間およびオフの時間に生じる波形期待波形とを比較して出力するコンパレータ(2) と、前記コンパレータ(2) の比較結果から前記被測定リレー(RY1) 〜(RY3) の良否論理判定を行う中央演算処理装置(14)と、を備えることを特徴とするIC試験装置自己診断装置

技術分野

0001

この発明は、IC(集積回路試験装置に使用しているリレー劣化を検出し、リレーの故障による被測定ICの誤判定、IC試験装置の停止を未然に防止できるようにするために、リレー接点の動作による電圧変化コンパレータに入力して、コンパレータの出力を論理判定するようにしたIC試験装置の自己診断装置に関する。

背景技術

0002

IC試験装置に使用されているリレーの故障は、接点摩耗による乖離不良が多く、この乖離不良が生じることにより、被測定ICの誤判断や、IC試験装置を停止させなけばならなくなり、IC試験装置の稼働率が低下する。

0003

図3はリレーの接点の摩耗が発生し始めていることの検出が不可能な従来のIC試験装置の構成を示すブロック図である。この図3において中央演算処理装置14(以下、CPUという)はレジスタ8〜11と接続され、レジスタ8にはCPU14からのドライバ1を駆動するための信号が保持されるようになっている。

0004

レジスタ8は、CPU14からデータ・バスを通して送られてくるドライバ1を駆動するための波形のデータを保持し、かつ波形制御部4に接続され、この波形制御部4はレジスタ8に保持されている信号の波形により駆動されて、ドライバ1の駆動制御を行うとともに、コンパレータ2でドライバ1の出力信号期待信号とを比較した結果の良否信号(ドライバ1の出力端における信号から得られるリレーRYI〜RY3の良否信号)の波形制御を行ってレジスタ8に保持するうようになっている。レジスタ8に保持された良否信号はCPU14により読み出されるようになっている。

0005

上記ドライバ1の出力端には、リレーRYIの接点K1が接続されている。リレーRY1〜RY3はリレー制御回路6により駆動されるようになっており、リレーRY2の接点K2はドライバ1の出力端と定電流負荷回路3の出力端との間に接続されている。

0006

リレーRY3の接点K3は前記接点K1の一端(出力側の一端)と直流特性測定器7の出力端との間に接続されている。

0007

前記定電流負荷回路5を駆動するために、CPU14によりデータ・バスを通してレジスタ9に定電流負荷回路5の電流値が送られ、そこで保持し、レジスタ9に保持された電流値を定電流設定回路5に導入することにより、定電流設定回路5で設定された定電流により、定電流付加回路3でリレーRY2の接点K2を通してドライバ1の出力端側に定電流が供給されるようになっている。

0008

また、CPU14からデータ・バスを通してレジスタ10にリレーRY1〜RY3の接点K1〜K3の接、断を設定するデータが保持されており、このレジスタ10に保持されたデータが上記のリレー制御回路6に入力されるようになっており、このデータによりリレー制御回路6が駆動されて、各リレーRY1〜RY3を駆動するようになっている。

0009

さらに、CPU14からデータ・バスを通して、レジスタ11に直流特性測定器7を駆動する信号が保持されており、この信号により直流特性測定器7が駆動されて、リレーRY3の接点K3に流れる接点K1が開放のときにおける所定以上のリーク電流が接点K3を通して流れるか否かを測定するようになっている。

0010

この直流特性測定器7はレジスタ11に保持された信号により、定電流を発生し、負荷図3では、図示を省略しているが、回路15に接続される)に供給したときに発生する電圧を測定するとともに、定電圧を発生し、上記負荷に印加したときに負荷に流れる電流を測定する機能を有し、この2種の測定モードを有する。

0011

また、これらの測定時に直流特性測定器7で負荷に定電圧を印加したときの測定電流値、負荷に定電流を供給したときの測定電圧値を直流特性測定器7でレジスタ11に保持し、レジスタ11で保持したこれらの測定電流値、測定電圧値をCPU14で読み出すようになっている。

0012

次に、この図3のIC試験装置により、リレーRY1〜RY3の故障検出の動作について説明する。

0013

リレーの故障検出は各リレーRY1〜RY3の各接点K1〜K3がオンのときの抵抗値オフのときのリーク電流値が異常であることにより検出する。

0014

まず、リレーRY1の接点K1がオンのときの抵抗値を確認する場合は、CPU14によりレジスタ10に保持されているリレーの接、断を設定するデータがリレー制御回路6に入力され、リレー制御回路6が駆動して、リレー制御回路6により、リレーRY1とRY2とを付勢して、その各接点K1,K2を閉成する。

0015

接点K1が閉成されることにより、ドライバ1の出力端が回路15と接続され、また、接点K2が閉成されることにより、接点K1とK2が直列に接続されることになる。

0016

次いで、レジスタ8に保持されているドライバ1を駆動するためのドライバ波形設定データを波形制御部4に入力させて、この波形制御部4により、ドライバ1を駆動して、ドライバ1の出力端に一定の電圧、例えば、0Vの電圧を出力させる。

0017

この状態で、レジスタ9に保持されている電流値を定電流設定回路5に入力して、定電流設定回路5を駆動し、定電流設定回路5から定電流負荷回路3を経て接点K2に定電流を流す。

0018

この定電流により接点K1,K2に電圧降下が生じ、ドライバ1の出力端において測定電圧0Vに対して、ドライバ1の出力インピーダンスによる電圧降下を加えた値がコンパレータ2の入力端に印加される。

0019

このとき、接点K1が正常に閉成していれば、接点K1はその固有接触抵抗を有するのみであり、接触抵抗は無視するのに等しい程度であるが、接点K1の接触状況が異常、すなわち、接触不良状態であれば、接触抵抗が無視できなくなる。

0020

このように、接点K1の接触状況に応じてコンパレータ2の入力端に印加されるドライバ1の出力インピーダンスによる電圧が変わる。この電圧の変化をコンパレータ2で所定の期待波形と比較し、その比較結果である良否信号を波形制御部4に入力し、波形制御部4で所定の波形に変換し、レジスタ9に保持した後に、CPU14でレジスタの内容から、接点K1の抵抗値の確認を行い、接点K1の良否の判定を行う。

0021

次に、リレーRY1の接点K1がオフのときのリーク電流を確認する場合について説明する。

0022

この場合には、レジスタ10に保持されているリレーRY1〜リレーRY3の接、断を設定するデータによりリレー制御回路6を駆動してリレーRY1,RY2を消勢し、その接点K1,K2をともに開成し、リレーRY3を付勢し、その接点K3を閉じる。

0023

この状態で、レジスタ11に保持されている信号、すなわち、定電圧を直流特性測定器7に入力させることにより、この直流特性測定器7を駆動して、直流特性測定器7から定電圧を接点K3に印加する。

0024

このときの接点K3に流れる測定電流をこの直流特性測定器7で測定する。この場合、接点K1がオフになるようにしており、接点K1が正常にオフになっていれば、接点K1によるリーク電流が接点K3を通して直流特性測定器7に流入されないが、接点K1が正常にオフになっていない場合には、リーク電流が接点K3を通して、直流特性測定器7に流入される。

0025

このときの接点K3を通して流れる測定電流値に相当する信号がレジスタ11に保持され、レジスタ11に保持された信号をCPU14に入力することにより、CPU14でリーク電流が許容されるリーク電流以下か、否かの判断を行い、その判断の結果、リーク電流が許容されるリーク電流以下であれば、接点K1は正常であると判断し、逆に許容されるリーク電流が異常であると判断された場合には、接点K1が不良であると判断する。

発明が解決しようとする課題

0026

上記従来のIC試験装置に使用しているリレーの故障は、既に述べたように、接点の消耗による乖離不良が多い。従来のIC試験装置では、リレーの接点のオン時の抵抗値の測定、接点のオフ時のリーク電流の測定を行うものであるから、リレーの故障が起きる前に点検でリレーの接点の消耗が発生し始めているような劣化状態を検出することは困難であるという課題があった。

課題を解決するための手段

0027

上記従来の課題を解決するために、この発明のIC試験装置の自己診断装置は、タイミング発生器12から所定のタイミングを有する出力により駆動されて劣化の測定対象となる被測定リレーRY1〜RY3を付勢と消勢をしてドライバ1の出力端を負荷R1に接続あるいは非接続状態にさせるリレー制御回路6と、前記被測定リレーRY1〜RY3の付勢と消勢に応じて前記ドライバ1の出力端における前記被測定リレーRY1〜RY3のオン時間、バウンスの時間およびオフの時間に生じる波形と期待波形とを比較して出力するコンパレータ2と、前記コンパレータ2の比較結果から前記被測定リレーRY1〜RY3の良否の論理判定を行う中央演算処理装置14と、を備えることを特徴とする。

発明を実施するための最良の形態

0028

この発明のIC試験装置の自己診断装置によれば、タイミング発生器12により所定のタイミングでリレー制御回路6を駆動して、リレー制御回路6によりリレーRY1〜RY3をオン、オフさせ、このオン、オフに応じてドライバ1の出力端を負荷R1に接続、あるいは非接続状態にする。

0029

ドライバ1の出力端が負荷R1に接続、あるいは非接続状態かに応じて、非測定リレーRY1〜RY3のオン時、バウンス時、オフ時にそれぞれ生じる波形と期待波形とをコンパレータ2で比較し、コンパレータ2の比較結果を中央演算処理装置14でリレーRY1〜RY3の良否の判定を行う。

0030

次に、この発明のIC試験装置の自己診断装置の実施の形態について図面に基づき説明する。図1はこの発明の一実施の形態の構成を示すブロック図である。この図1において、説明の簡略化のために、図3の従来例と同一部分には、同一符号を付してその重複説明を避け、図3とは異なる部分を主体に説明する。

0031

図1図3と比較しても明らかなように、図1では図3の構成に新たにタイミング発生器12と、レジスタ13と、抵抗などによる負荷R1とが付加されている。

0032

レジスタ13には、タイミング発生器12を駆動するための信号の他に、タイミング発生器12から出力するドライバ1を駆動するためのドライバ波形の前縁後縁タイミング信号時刻信号)およびコンパレータ2の出力と期待波形とを比較するタイミング(時刻)とを決定するストローブ信号の設定データがCPU14からデータ・バスを通して送られるようになっており、この設定データがレジスタ13に保持されるようになっている。

0033

タイミング発生器12がレジスタ13に保持されている信号により駆動されると、リレー駆動タイミング信号がタイミング発生器12からリレー制御回路6に入力し、ストローブ信号が波形制御回路4に出力されるようになっている。このストローブ信号の発生タイミングを変化させることにより、リレー制御回路6で付勢、消勢されるリレーRY1〜RY3の接点K1〜K3の動作により負荷R1に発生する波形を測定する。

0034

前記ドライバ1の出力端はリレーRY1の接点K1を介して負荷R1の一端に接続されており、この負荷R1の他端は接地あるいは所定の回路に接続されるようになっている。

0035

リレーRY1〜RY3はそれぞれ接点K1〜K3を有し、このうち、接点K3は前記接点K1と負荷R1との接続点と直流特性測定器7の出力端との間に接続されている。その他の構成は図3と同じである。

0036

次に、以上のように構成されたこの実施の形態の動作について説明する。リレーの劣化の検出は、CPU14によりレジスタ13に保持されている信号により、タイミング発生器12が駆動され、タイミング発生器12からストローブ信号が波形制御部4に出力される。

0037

このタイミング信号が波形制御部4に入力されることにより、CPU14によりレジスタ8に保持されているドライバ1を駆動するための波形のデータが波形制御部4に入力される。これにより、波形制御部4がドライバ1を駆動し、ドライバ1の出力端に例えば、0Vの出力電圧を発生させる。

0038

次いで、タイミング発生器12からリレー駆動タイミング信号がリレー制御回路6に出力され、このリレー駆動タイミング信号の発生タイミング、すなわち、レジスタ10に保持されている図2(A)に示す駆動信号、すなわち、リレーの接点の接、断を設定するデータがリレー制御回路6に取り込まれ、リレー制御回路6が駆動され、リレー制御回路6により、リレーRY1が励磁され、図2(B)に示すようにリレーRY1の接点K1が閉成される{図2(B)の波形のオン時に閉成}。

0039

接点K1が閉成されるされることにより、ドライバ1の出力端が接点K1を通して負荷R1に接続される。

0040

ドライバ1の出力端が負荷R1に接続されることにより、負荷R1による電圧降下が生じ、その電圧降下分、ドライバ1の出力端の電圧が降下する。

0041

ドライバ1の出力端の電圧はコンパレータ2の入力端にも印加される。コンパレータ2はこの入力端において、接点K1が閉じたときと、開いたときと、バウンスしたときの電圧を比較する。

0042

この比較時のコンパレータ2の出力波形図2(B)に示すようになり、図2は前記接点K1のオン、オフ時の波形の表示に加えて、このコンパレータ2の出力波形も兼ねて表示しており、図2(B)のコンパレータ2の出力波形における時間T1は接点K1のオン時間、時間T2は接点K2のバウンス時間、時間T3は接点K1のオフ時間である。

0043

タイミング発生器12からリレー制御回路6に出力するストローブ信号の発生タイミングをこのオン時間T1、バウンス時間T2、オフ時間T3に対して順次変化させるとともに、このストローブ信号の発生タイミングの変化に対応してタイミング発生器12から波形制御回路4に出力するストローブ信号の発生タイミングを順次変化させて、オン時間T1、バウンス時間T2、オフ時間T3をコンパレータ2の出力側で期待信号の波形に対応する論理「1」、非期待信号の波形に対応する論理「0」の判定を行うタイミングを順次変化させる。

0044

このようにして、期待信号の波形に対応する論理「1」と比較して、良否が変化する点t1{図2(B)参照}をCPU14で測定し、同様にしてストローブ信号の発生タイミングの変化に対応して良否が変化する点t2,t3をCPU14で測定する。

0045

この測定の結果、上記リレーオン時間T1、バウンス時間T2,オフ時間T3の値がリレーの規格の範囲外の場合には、リレーが劣化していると、CPU14が判定する。同様の手順でリレーRY2,RY3の測定を行う。

発明の効果

0046

以上のように、この発明によれば、タイミング発生器から出力されるストローブ信号の発生タイミングを変えてリレー制御回路を駆動して被測定リレーの付勢、消勢を行い、この付勢、消勢時に変えたタイミングに対応して付勢、消勢時におけるドライバの出力端の電圧の変化をコンパレータに入力し、コンパレータの出力の論理判定をCPUで行うようにして、リレーが故障する前に劣化を検出するようにしたので、リレーの予防交換ができ、リレーの故障による被測定ICの誤判定、IC測定装置の停止を未然に防止でき、IC試験装置における歩留まりの向上、装置の稼働率が向上するという効果がある。

図面の簡単な説明

0047

図1この発明のIC試験装置の自己診断装置の一実施の形態の構成を示すブロック図である。
図2この発明のIC試験装置の自己診断装置の動作を説明するためのコンパレータの出力波形図である。
図3従来のIC試験装置の構成を示すブロック図である。

--

0048

1ドライバ
2コンパレータ
3定電流負荷回路
4波形制御部
5 定電流設定回路
6リレー制御回路
7直流特性測定器
12タイミング発生器
RY1〜RY3リレー
K1〜K3 リレーの接点
R1 負荷

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ