図面 (/)

技術 電荷シンク又は電位ウェルとして設けられた絶縁層の下の基板内に電気的に結合され別に形成されたドープされた領域を有するSOIウエーハ上に設けられた集積回路(IC)装置

出願人 エイマー-フィブインコーポレイテッド
発明者 ミン-ホワンマイケルリューペイチンリン
出願日 1994年10月28日 (25年8ヶ月経過) 出願番号 1994-265863
公開日 1998年1月27日 (22年5ヶ月経過) 公開番号 1998-027893
状態 拒絶査定
技術分野 半導体集積回路 三次元集積回路 SOI,アクティブマトリクス、SOS
主要キーワード 装置区域 注入区域 ボディ接触 絶縁区域 接触プラグ 浮動電圧 接触帯 装置層
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(1998年1月27日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (11)

課題

SOI構造における静電気放電電気超過ストレスに対する感受性の高さなどの問題を改善する。

解決手段

SOI構造のウエーハ絶縁層120の下に十分な体積で高度にドープされた領域140を設け、この領域に表面側から絶縁層の開口を通して基板接触をするようにする。製造の際は、シリコン基板に対して表面付近に高度にドープされた層を形成し、酸化物層を形成し、これに表面に酸化物層がある別のウエーハを結合する(BESOI)か、あるいは、シリコン基板に注入により酸化物層を形成してから酸化物層の下に高度にドープされた層を形成する(SIMOX)。

概要

背景

絶縁材上のシリコンSOIウエーハを作る技術は近年高速集積回路(IC)装置がより複雑でないプロセスによりその上に製造しうるような顕著な進歩を示してきた。しかしながらこの技術の広く普及した応用は幾つかの技術的困難によりまだ限定されている。SOIウエーハ上に作られたIC装置に対する主要な関心は静電気放電ESD)又は電気超過ストレス(EOS)により引き起こされる損傷への感受性である。IC装置製造に用いられるウエーハは一般に種々のIC回路の処理及び製造のためにウエーハの表面上の薄い層からなる。それでこの薄い装置層はより厚いバルク領域を形成する誘電材料でほとんどが形成される基板により支えられる。絶縁材上のシリコン(SOI)ウエーハは例えば二酸化シリコン(SiO2 )層である絶縁層を供し、これは基板のバルク領域を装置領域から絶縁し分離する。図1にシリコン又はエピタキシ層10、絶縁層20及びバルクシリコン領域30を含む従来技術のSOIウエーハの断面図を示す。一般的にシリコン又はエピタキシ層10は約500から200000オングストロームレンジの厚さを有する装置領域である。例えばSiO2 層である絶縁層は約1、000から10、000オングストロームの厚さを有する。バルク領域30は製造のコストを低いレベルに維持するためにポリシリコンでありうる全体の構造を支持する。

バルク基板上に作られた一般的なIC装置上でSOIウエーハ上にIC装置を製造する技術によりもたらされる幾つかの利点がある。第一に装置と基板間の寄生効果、特に寄生容量は除去されうる。この寄生容量は基板のドーピングに伴って増加し、ドーピング濃度現代サブミクロン装置では非常に増加されているので、このSOIの利点は現代のサブミクロン装置に対してより重要になってきている。第二に他の寄生問題、即ちIC装置の寸法がより小さくなるに従ってしばしばより厳密になるラッチアップはまたSOIウエーハ上にIC装置を製造することにより回避されうる。故にSOIウエーハは改善された集積密度及び高速性能を有するより小さい寸法のIC装置を製造するより好ましい支持構造を提供する。

しかしながらSOIウエーハのバルク材料は絶縁層により装置領域から分離されているため基板のバルク材料は電気的にはもはや集積回路の一部ではない。一定の電位を決めるための基板の使用又はIC装置に対するチャンネル閾値電圧VT)を安定させる基板との電気的な接続においてウェルタップをもちいることはもはや実行可能ではない。更にまたESD又はEOSの発生を防ぐための突然の高い密度電流に対する電流シンクとしてバルク領域内のウェルの大きな体積を用いる従来技術の設計はまたSOIウエーハ上では達成されえない。SOIウエーハ上のIC装置はESD又はEOS損傷に対して非常に感受性が高くなる。この関係はIC回路がより小さな寸法で製造され、高密度電流のスパイクにより敏感及び感受的になるに従ってより決定的になる。故にこの技術問題がSOIウエーハプロセスでなされた顕著な利点及び最近の技術的進歩により解決されることなしにIC装置製造に対するSOIウエーハの応用はまだ非常に制限される。

ESD及びEOS問題の他に、SOIウエーハ上のIC装置はトランジスタ区域チャンネル領域内の電位が下にある絶縁フィルムによりバルク基板から絶縁されているために浮動することにより他の困難を有する。従来技術のバルクトランジスタでは電気的接続は基板を介してボディノードへ容易になされえ、ボディノードの相対的に固定されたバイアスドレインからソースへの電圧に関して安定な閾値電圧を供給する。しかしながら殆どのSOIトランジスタゲート電極の下のボディ領域の消耗しない体積はボディノードとして機能する。ボディノードの電位はIC装置の閾値電圧の決定に対して重要である。しかしながらチャンネル領域の下のボディノードに近接する体積は典型的には二酸化シリコン層である下にある絶縁層により基板から絶縁されるために電気的に浮動するようになる。トランジスタの効果的な閾値は反対に影響し、それはSOIウエーハ上に製造されたトランジスタ装置動作特性を設計及び制御する場合における大きな不確実性を引き起こす。

SOI構造上に製造されたトランジスタは寄生「黒チャンネル」効果として一般に認識されている他の問題に更に遭遇する。これは「黒チャンネルトランジスタ」構造により引き起こされ、ここで基板はゲートとして機能し、トランジスタの下にある絶縁フィルムはゲート誘電材料として機能する。この黒チャンネルは絶縁フィルムに近接した境界ゲートチャンネルの下にあるボディノードに沿ったドレインからソースへの漏洩パスを生ずる。更にまた容量性結合誘電的に絶縁されたボディノード上のドレインとソース間に形成され、該ボディノードは斯くして閾値電圧に同様に影響するボディノードの電位をしばしばバイアスする。上記要因の全ては電圧シフトを引き起こし、SOIウエーハ上で装置層上に製造されるIC装置に対するゲート閾値電圧を設計及び安定させる上でより大きな不確実性を加える。

幾つかの技術がこの困難を克服するために提案されている。Houston等により開示されたアメリカ特許明細書第5、185、280号「Methodof fabrication aSOItransistor withPockt Inplant and Body−to−Source(BTS) Contact」にはBTS接触又は一般的なボディ接触を有する又は有さないドレイン及びソースの延長されたドレイン及びソース部分の1つ又は両方の下のボディとして同じ導電性の型の注入された領域を有するSOIMOSトランジスタが開示されている。この目的はバックゲート電流を減少することによりゲート閾値電圧を増強するよう「ポケット注入」を用いることである。それでソースとボディ間のオーミック接続珪素化(silicidation)によりなされる。

Houston等により提案されたトランジスタは増強された閾値電圧を有するが、ボディノードの浮動電位により引き起こされた困難は完全に解決されてはいない。ポケット注入の使用によりボディノードでの電圧変動は減少するが、ゲートチャンネル下の「ボディノード」の小さな体積はなお絶縁されているので、それの電圧はなお浮動する。浮動電圧は簡単に安定化されえず故に「黒チャンネル」トランジスタ効果による基板電圧により容易にバイアスされるようになり、他の全ての電圧はトランジスタの近くで変化する。故に閾値電圧は開示された構成では完全には制御されえない。加えてHouston等により開示された技術は非常に薄い装置層内で実施されねばならず、装置のコストは著しく増加するより複雑な設計及び製造プロセスで実施されねばならない。

アメリカ特許明細書第4、899、202号「High Performance Silicon−on−insulator Transistor with Body Node to Source Node Connection」(Blake等により1990年2月6日発行)、アメリカ特許明細書第4、906、587号「Making A Silicon−on−insulator Transistor with Selectable Body Node to Source Node Connection」(Blake等により1990年3月6日発行)、アメリカ特許明細書第4、946、799号「Process for Making A High Performance Silicon−on−insulator Transistor with Body Node to Source Node Connection」(Blake等により1990年8月7日発行)、アメリカ特許明細書第5、079、605号「Silicon−on−insulatorTransistor with Selectable Body Node to Source Node Connection」(Blake等により1992年1月7日発行)を含む幾つかのアメリカ特許には両側からボディノードに潜在的に接触をなしうるゲート電極のソース及びドレイン側の両方の上に注入された接触領域を有するSOIMOSトランジスタが開示されている。これらの特許に開示されたトランジスタの主な目的は2つある。第一にはSOIウエーハ上に製造されたトランジスタに対してソースノードとボディノードとの間の接続が設けられる。そして第二にはソースからボディへの接続はマスクの必要性が減少した製造がなされえ、ドレイン又はソースの選択が装置の製造のより後の段階でなされうるという装置設計でのより大きな柔軟性を有する。

再びこれらの特許により開示されたトランジスタは減少された漏れ電流、増加された閾値電圧、減少されたチャンネル幅、又は減少されたマスクの必要性において幾つかの改善を有するが、浮動チャンネル電位の基本的問題はまだ解決されていない。Houston等により提案された装置について記載されたトランジスタが遭遇するのと同じ困難及び制限はSOI技術のIC製造への応用をなお制限する。

最も決定的にはSOI装置、即ちこれらの装置のESD及びEOS感受性に対する主要な技術的関心はこれらの従来技術の構造及び製造方法により達成しえない。従来技術のSOIウエーハ上の装置の製造に対する薄い層により設けられた小さな体積はESD及びEOSの困難を克服する実現可能な解決を提供するには本質的に不充分である。

故にIC装置の製造の技術、特にSOIウエーハ上にこれらの制限を解決する構造及び製造プロセスを提供することに対する要求がいまだにある。

概要

SOI構造における静電気放電や電気的超過ストレスに対する感受性の高さなどの問題を改善する。

SOI構造のウエーハの絶縁層120の下に十分な体積で高度にドープされた領域140を設け、この領域に表面側から絶縁層の開口を通して基板接触をするようにする。製造の際は、シリコン基板に対して表面付近に高度にドープされた層を形成し、酸化物層を形成し、これに表面に酸化物層がある別のウエーハを結合する(BESOI)か、あるいは、シリコン基板に注入により酸化物層を形成してから酸化物層の下に高度にドープされた層を形成する(SIMOX)。

目的

故に本発明の目的は従来技術が遭遇する上記困難を克服するSOIウエーハの構造及び製造プロセスを提供することにある。特に本発明の目的はESD及びEOS問題の技術的困難により制限されないSOIウエーハの好ましい特性を有する、その上にIC装置を製造するためのSOIウエーハ構造及び製造プロセスを提供することにある。

本発明の他の目的はIC装置へのESD又はEOS損傷に対する入力回路保護の一部と同様に装置集積を供する絶縁層の下の真性(intrinsic)の高度にドープされた領域を提供するSOIウエーハ構造及び製造方法を提供することにある。本発明の他の目的は安定化のための突き合わせ(butting)接触又はより良い安定化された電位及びトランジスタ性能を達成するための抵抗として装置領域と接続するよう柔軟に用いられうる絶縁層の下の真性の高度にドープされた領域を提供するSOIウエーハ構造及び製造方法を提供することにある。

本発明の他の目的は従来技術のシリコン又はエピタキシプロセスのほとんどが容易に応用されうるような装置領域と絶縁層の下の真性の高度にドープされた領域との間に電気的接触を設けるSOIウエーハ構造及び製造方法を提供することにある。本発明の他の目的は装置集積に対するより大きな寸法が用いられうるような装置領域と絶縁層の下の真性の高度にドープされた領域との間に電気的接触を設けるSOIウエーハ構造及び製造方法を提供することにある。

効果

実績

技術文献被引用数
0件
牽制数
1件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

表面を有する半導体基板と;その中に集積回路(IC)装置を製造する該表面付近に配置された装置層と;その中に製造されるべき該IC装置を有する該装置層を絶縁するための該装置層の下の絶縁層と;該絶縁層の下の該基板内のドープされた領域とからなり、該ドープされた領域は該IC装置の特定の設計の前に実質的に別に形成されるウエーハ

請求項2

該ドープされた領域は該IC装置に対して電位ウェル又は電荷シンクを設けるために該IC装置に電気的に接続される請求項1記載のウエーハ。

請求項3

該ドープされた領域は該IC装置に対する適切な電気的接続を設ける該絶縁層の直下のドープされた層である請求項2記載のウエーハ。

請求項4

該ドープされた領域は該ドープされた領域が該装置層上に製造された該IC装置を静電気放電ESD)及び電気的超過ストレス(EOS)による損傷から保護する電荷シンクを設けた充分な体積の領域である請求項1記載のウエーハ。

請求項5

該ドープされた領域は、該ドープされた領域が該ICの集積の一部になるように、該ドープされた領域が該装置層内に製造された該IC装置に対する電気的接続手段を設ける充分なドープ剤の濃度の領域である請求項1記載のウエーハ。

請求項6

該ドープされた領域が各副領域が異なる導電性の型及びドープ剤の濃度のドープ剤でドープされる複数の副領域にパターン化される請求項2記載のウエーハ。

請求項7

該半導体基板はシリコン基板である請求項6記載のウエーハ。

請求項8

該半導体基板はポリシリコン基板である請求項6記載のウエーハ。

請求項9

該絶縁層は二酸化シリコン層である請求項7記載のウエーハ。

請求項10

表面を有するシリコン半導体基板と;その中に集積回路(IC)装置を製造する該表面付近に配置された装置層と;その中に製造される該ICを有する該装置層を絶縁するための該装置層の下の二酸化シリコンからなる絶縁層と;該基板内の該絶縁層の下のドープされた領域とからなり、該ドープされた領域は該IC装置の特定の設計の前に実質的に別に形成され、該ドープされた領域が該ICの集積の一部になるように該装置層内に製造された該IC装置に対する電気的接続手段を設ける充分なドープ剤の濃度の領域であるウエーハ。

請求項11

表面を有する半導体基板と;その中に集積回路(IC)装置を製造する該表面付近に配置された装置層と;その中に製造される該ICを有する該装置層を絶縁するための該装置層の下の絶縁層と;該基板内の保護及び接続手段とからなるウエーハであって、該基板は該IC装置の特定の設計の前に実質的に別に形成され、該保護及び接続手段は該装置層上に製造された該IC装置を静電気放電(ESD)及び電気的超過ストレス(EOS)による損傷から保護し、該保護及び接続手段はそれがIC装置の一部になるように該絶縁層の下の該基板内の該IC装置中に電気的に接続をなすよう該IC装置に更に接続されるウエーハ。

請求項12

(a)第一のシリコン基板の上に第一の酸化層を形成し;(b)第二のシリコン基板の上にドープされた層を形成し;(c)該ドープされた層の上に第二の酸化層を形成し;(d)該第一の酸化層を該第二の酸化層にボンディングし;(e)薄いシリコン層を形成するために該第一のシリコン基板の一部を研削して除く各段階からなるウェルを有する絶縁材上のボンド及びエッチングシリコン(BESOIW)ウエーハを製造する方法。

請求項13

該段階(a)が該第一の酸化層を形成する前に該第一のシリコン基板の上にエピタキシ層を形成する段階を更に有し;該段階(e)が該エピタキシ層を露出するために該第一のシリコン基板を研削して除く段階を更に有する請求項12記載のBESOIWウエーハを製造する方法。

請求項14

(a)シリコン基板の下に注入により酸化層を形成し、それにより該基板の該表面の近くにシリコンの薄い層を形成し;(b)該酸化物層の下のシリコン基板内にドープされた層を形成する各段階からなる絶縁材上のシリコン(SOI)ウエーハに注入された酸化物を有するシリコン(SIMOX)を製造する方法。

請求項15

表面を有する半導体基板と;その中に集積回路(IC)装置を製造する該表面付近に配置された装置層と;その中に製造される該IC装置を有する該装置層を絶縁するための該装置層の下の絶縁層と;該IC装置の特定の設計の前に及び実質的に別に形成され、該基板内の該絶縁層の下のドープされた層と;該絶縁層を介して該装置層から該ドープされた層まで貫通する開口である、該ドープされた層と電気的な接触を確立する基板接触アクセス手段とからなるSOIウエーハ

請求項16

該開口に向かって露出し、該開口に近接する該装置層の区域は接触アクセス絶縁手段により絶縁される請求項15記載のSOIウエーハ。

請求項17

該開口に向かって露出し、該開口に近接する該ドープされた層の領域はオーミック接触を更に有する請求項16記載のSOIウエーハ。

請求項18

表面を有する半導体基板と;その中に集積回路(IC)装置を製造する該表面付近に配置された装置層と;その中に製造される該IC装置を有する該装置層を絶縁するための該装置層の下の絶縁層と;該ICの特定の設計の前に実質的に別に形成され、該基板内の該絶縁層の下のドープされた層と;該絶縁層を介して該装置層から該ドープされた層まで貫通する開口である、該ドープされた層と該装置層上のダウンタップ接触区域間の電気的な接触を確立するダウンタップ接触アクセス手段と;からなり:該ダウンタップ接触区域は該開口へ向かって露出され、そのうえに形成されたオーミック接触を含む該装置層上の区域であるSOIウエーハ。

請求項19

該開口に向かって露出し、該開口に近接する該装置層の区域は該ダウンタップ接触区域を除いて接触アクセス絶縁手段により絶縁され;該開口に向かって露出し、該開口に近接する該ドープされた層の領域はその上に形成されたオーミック接触を更に含む請求項18記載のSOIウエーハ。

請求項20

トランジスタの特定の設計の前に実質的に別に形成され、該基板内の該絶縁層の下に形成されたドープされた領域と;該絶縁層上に形成され、ドレイン領域ソース領域と突き合わせ接触領域とを含み、該各領域がそれぞれ対応する注入領域を含む能動トランジスタ領域と;該ドレイン領域と該ソース領域該はゲートの下のチャンネル領域と異なる導電性の型にドープされ、一方で該突き合わせ接触領域は該ゲートの下の該チャンネル領域と同じ導電性の型にドープされ該ゲートに関して該ソース領域と同じ側に配置された該ドレイン領域と該ソース領域を分離するゲートと;該ドレイン領域及び該ソース領域の中に形成された複数のソース及びドレイン接触と;該絶縁層を介して該突き合わせ接触領域から該ドープされた層まで貫通する開口である、該トランジスタと該絶縁層の下の該ドープされた領域との間に電気的接触を確立する該突き合わせ接触領域内に形成された少なくとも一つの突き合わせ接触アクセス手段と;その上に形成されたオーミック接触を含むことにより突き合わせ接触を更に有する該突き合わせ接触領域内の該ダウンタップ接触アクセス手段と;周囲の絶縁領域の底面と該絶縁層の表面との間にラッチ層の余地がある該絶縁層及び周囲の絶縁領域により絶縁された該能動トランジスタ領域と;からなる基板内の絶縁層を設けられたSOIウエーハ上に形成されたトランジスタ。

請求項21

トランジスタの特定の設計の前に実質的に別に形成され、該基板内の該絶縁層の下に形成されたドープされた領域と;該絶縁層上に形成され、ドレイン領域とソース領域と突き合わせ接触領域とを含み、該各領域がそれぞれ対応する注入領域を含み、該絶縁層及び絶縁領域の周辺により絶縁される能動トランジスタ領域と;該ドレイン領域と該ソース領域該はゲートの下のチャンネル領域と異なる導電性の型にドープされ、一方で該突き合わせ接触領域は該ゲートの下の該チャンネル領域と同じ導電性の型にドープされ該ゲートに関して該ソース領域と同じ側に配置された該ドレイン領域と該ソース領域を分離するゲートと;該ゲートに近接した該ソース注入領域を限定することにより形成されるラッチ領域と、該能動トランジスタ区域の縁に沿って開口領域の余地を設けるようより小さくされた該突き合わせ接触区域と;該ドレイン領域及び該ソース領域の中に形成された複数のソース及びドレイン接触と;該絶縁層を介して該突き合わせ接触領域から該ドープされた層まで貫通する開口である、該トランジスタと該絶縁層の下の該ドープされた領域との間に電気的接触を確立する該突き合わせ接触領域内に形成された少なくとも一つの突き合わせ接触アクセス手段と;その上に形成されたオーミック接触を含むことにより突き合わせ接触を更に有する該突き合わせ接触領域内の該ダウンタップ接触アクセス手段と;からなる基板内の絶縁層を設けられたSOIウエーハ上に形成されたトランジスタ。

請求項22

その中に複数の集積回路(IC)装置を含み、該半導体基板の表面付近に配置された装置層と;該IC装置を該基板から絶縁する該装置層の下に形成された絶縁層と;該IC装置に対して電位ウェル又は電荷シンクを設けるために該IC装置に電気的に接続され、該ICの特定の設計の前に実質的に別に形成され、該絶縁層の下の該基板内のドープされた領域とからなる半導体基板上に形成された電子回路装置

技術分野

0001

本発明は概略その上に集積回路(IC)を作る絶縁材上のシリコンSOIウエーハの構造及び製造プロセスに関する。更に詳しくは本発明は電流シンクのための大きな体積を有し、静電気放電ESD)及び電気超過ストレス(EOS)への感受性を減少させたその上にICを作るSOIウエーハの構造及び製造プロセスに関する。

背景技術

0002

絶縁材上のシリコン(SOI)ウエーハを作る技術は近年高速の集積回路(IC)装置がより複雑でないプロセスによりその上に製造しうるような顕著な進歩を示してきた。しかしながらこの技術の広く普及した応用は幾つかの技術的困難によりまだ限定されている。SOIウエーハ上に作られたIC装置に対する主要な関心は静電気放電(ESD)又は電気的超過ストレス(EOS)により引き起こされる損傷への感受性である。IC装置製造に用いられるウエーハは一般に種々のIC回路の処理及び製造のためにウエーハの表面上の薄い層からなる。それでこの薄い装置層はより厚いバルク領域を形成する誘電材料でほとんどが形成される基板により支えられる。絶縁材上のシリコン(SOI)ウエーハは例えば二酸化シリコン(SiO2 )層である絶縁層を供し、これは基板のバルク領域を装置領域から絶縁し分離する。図1にシリコン又はエピタキシ層10、絶縁層20及びバルクシリコン領域30を含む従来技術のSOIウエーハの断面図を示す。一般的にシリコン又はエピタキシ層10は約500から200000オングストロームレンジの厚さを有する装置領域である。例えばSiO2 層である絶縁層は約1、000から10、000オングストロームの厚さを有する。バルク領域30は製造のコストを低いレベルに維持するためにポリシリコンでありうる全体の構造を支持する。

0003

バルク基板上に作られた一般的なIC装置上でSOIウエーハ上にIC装置を製造する技術によりもたらされる幾つかの利点がある。第一に装置と基板間の寄生効果、特に寄生容量は除去されうる。この寄生容量は基板のドーピングに伴って増加し、ドーピング濃度現代サブミクロン装置では非常に増加されているので、このSOIの利点は現代のサブミクロン装置に対してより重要になってきている。第二に他の寄生問題、即ちIC装置の寸法がより小さくなるに従ってしばしばより厳密になるラッチアップはまたSOIウエーハ上にIC装置を製造することにより回避されうる。故にSOIウエーハは改善された集積密度及び高速性能を有するより小さい寸法のIC装置を製造するより好ましい支持構造を提供する。

0004

しかしながらSOIウエーハのバルク材料は絶縁層により装置領域から分離されているため基板のバルク材料は電気的にはもはや集積回路の一部ではない。一定の電位を決めるための基板の使用又はIC装置に対するチャンネル閾値電圧VT)を安定させる基板との電気的な接続においてウェルタップをもちいることはもはや実行可能ではない。更にまたESD又はEOSの発生を防ぐための突然の高い密度電流に対する電流シンクとしてバルク領域内のウェルの大きな体積を用いる従来技術の設計はまたSOIウエーハ上では達成されえない。SOIウエーハ上のIC装置はESD又はEOS損傷に対して非常に感受性が高くなる。この関係はIC回路がより小さな寸法で製造され、高密度電流のスパイクにより敏感及び感受的になるに従ってより決定的になる。故にこの技術問題がSOIウエーハプロセスでなされた顕著な利点及び最近の技術的進歩により解決されることなしにIC装置製造に対するSOIウエーハの応用はまだ非常に制限される。

0005

ESD及びEOS問題の他に、SOIウエーハ上のIC装置はトランジスタ区域チャンネル領域内の電位が下にある絶縁フィルムによりバルク基板から絶縁されているために浮動することにより他の困難を有する。従来技術のバルクトランジスタでは電気的接続は基板を介してボディノードへ容易になされえ、ボディノードの相対的に固定されたバイアスドレインからソースへの電圧に関して安定な閾値電圧を供給する。しかしながら殆どのSOIトランジスタゲート電極の下のボディ領域の消耗しない体積はボディノードとして機能する。ボディノードの電位はIC装置の閾値電圧の決定に対して重要である。しかしながらチャンネル領域の下のボディノードに近接する体積は典型的には二酸化シリコン層である下にある絶縁層により基板から絶縁されるために電気的に浮動するようになる。トランジスタの効果的な閾値は反対に影響し、それはSOIウエーハ上に製造されたトランジスタ装置動作特性を設計及び制御する場合における大きな不確実性を引き起こす。

0006

SOI構造上に製造されたトランジスタは寄生「黒チャンネル」効果として一般に認識されている他の問題に更に遭遇する。これは「黒チャンネルトランジスタ」構造により引き起こされ、ここで基板はゲートとして機能し、トランジスタの下にある絶縁フィルムはゲート誘電材料として機能する。この黒チャンネルは絶縁フィルムに近接した境界ゲートチャンネルの下にあるボディノードに沿ったドレインからソースへの漏洩パスを生ずる。更にまた容量性結合誘電的に絶縁されたボディノード上のドレインとソース間に形成され、該ボディノードは斯くして閾値電圧に同様に影響するボディノードの電位をしばしばバイアスする。上記要因の全ては電圧シフトを引き起こし、SOIウエーハ上で装置層上に製造されるIC装置に対するゲート閾値電圧を設計及び安定させる上でより大きな不確実性を加える。

0007

幾つかの技術がこの困難を克服するために提案されている。Houston等により開示されたアメリカ特許明細書第5、185、280号「Methodof fabrication aSOItransistor withPockt Inplant and Body−to−Source(BTS) Contact」にはBTS接触又は一般的なボディ接触を有する又は有さないドレイン及びソースの延長されたドレイン及びソース部分の1つ又は両方の下のボディとして同じ導電性の型の注入された領域を有するSOIMOSトランジスタが開示されている。この目的はバックゲート電流を減少することによりゲート閾値電圧を増強するよう「ポケット注入」を用いることである。それでソースとボディ間のオーミック接続珪素化(silicidation)によりなされる。

0008

Houston等により提案されたトランジスタは増強された閾値電圧を有するが、ボディノードの浮動電位により引き起こされた困難は完全に解決されてはいない。ポケット注入の使用によりボディノードでの電圧変動は減少するが、ゲートチャンネル下の「ボディノード」の小さな体積はなお絶縁されているので、それの電圧はなお浮動する。浮動電圧は簡単に安定化されえず故に「黒チャンネル」トランジスタ効果による基板電圧により容易にバイアスされるようになり、他の全ての電圧はトランジスタの近くで変化する。故に閾値電圧は開示された構成では完全には制御されえない。加えてHouston等により開示された技術は非常に薄い装置層内で実施されねばならず、装置のコストは著しく増加するより複雑な設計及び製造プロセスで実施されねばならない。

0009

アメリカ特許明細書第4、899、202号「High Performance Silicon−on−insulator Transistor with Body Node to Source Node Connection」(Blake等により1990年2月6日発行)、アメリカ特許明細書第4、906、587号「Making A Silicon−on−insulator Transistor with Selectable Body Node to Source Node Connection」(Blake等により1990年3月6日発行)、アメリカ特許明細書第4、946、799号「Process for Making A High Performance Silicon−on−insulator Transistor with Body Node to Source Node Connection」(Blake等により1990年8月7日発行)、アメリカ特許明細書第5、079、605号「Silicon−on−insulatorTransistor with Selectable Body Node to Source Node Connection」(Blake等により1992年1月7日発行)を含む幾つかのアメリカ特許には両側からボディノードに潜在的に接触をなしうるゲート電極のソース及びドレイン側の両方の上に注入された接触領域を有するSOIMOSトランジスタが開示されている。これらの特許に開示されたトランジスタの主な目的は2つある。第一にはSOIウエーハ上に製造されたトランジスタに対してソースノードとボディノードとの間の接続が設けられる。そして第二にはソースからボディへの接続はマスクの必要性が減少した製造がなされえ、ドレイン又はソースの選択が装置の製造のより後の段階でなされうるという装置設計でのより大きな柔軟性を有する。

0010

再びこれらの特許により開示されたトランジスタは減少された漏れ電流、増加された閾値電圧、減少されたチャンネル幅、又は減少されたマスクの必要性において幾つかの改善を有するが、浮動チャンネル電位の基本的問題はまだ解決されていない。Houston等により提案された装置について記載されたトランジスタが遭遇するのと同じ困難及び制限はSOI技術のIC製造への応用をなお制限する。

0011

最も決定的にはSOI装置、即ちこれらの装置のESD及びEOS感受性に対する主要な技術的関心はこれらの従来技術の構造及び製造方法により達成しえない。従来技術のSOIウエーハ上の装置の製造に対する薄い層により設けられた小さな体積はESD及びEOSの困難を克服する実現可能な解決を提供するには本質的に不充分である。

0012

故にIC装置の製造の技術、特にSOIウエーハ上にこれらの制限を解決する構造及び製造プロセスを提供することに対する要求がいまだにある。

発明が解決しようとする課題

0013

故に本発明の目的は従来技術が遭遇する上記困難を克服するSOIウエーハの構造及び製造プロセスを提供することにある。特に本発明の目的はESD及びEOS問題の技術的困難により制限されないSOIウエーハの好ましい特性を有する、その上にIC装置を製造するためのSOIウエーハ構造及び製造プロセスを提供することにある。

0014

本発明の他の目的はIC装置へのESD又はEOS損傷に対する入力回路保護の一部と同様に装置集積を供する絶縁層の下の真性(intrinsic)の高度にドープされた領域を提供するSOIウエーハ構造及び製造方法を提供することにある。本発明の他の目的は安定化のための突き合わせ(butting)接触又はより良い安定化された電位及びトランジスタ性能を達成するための抵抗として装置領域と接続するよう柔軟に用いられうる絶縁層の下の真性の高度にドープされた領域を提供するSOIウエーハ構造及び製造方法を提供することにある。

0015

本発明の他の目的は従来技術のシリコン又はエピタキシプロセスのほとんどが容易に応用されうるような装置領域と絶縁層の下の真性の高度にドープされた領域との間に電気的接触を設けるSOIウエーハ構造及び製造方法を提供することにある。本発明の他の目的は装置集積に対するより大きな寸法が用いられうるような装置領域と絶縁層の下の真性の高度にドープされた領域との間に電気的接触を設けるSOIウエーハ構造及び製造方法を提供することにある。

課題を解決するための手段

0016

簡単に言えば好ましい実施例では本発明は表面を有する半導体基板と、その中に集積回路(IC)装置を製造する該表面付近に配置された装置層とを含むウエーハからなる。ウエーハはまたその中に製造される該ICを有する該装置層を絶縁するための該装置層の下の絶縁層を含む。ウエーハは該基板内のドープされた領域を更に含む。該ドープされた領域は絶縁層の下の層である。該ドープされた領域はまた該ドープされた領域が該装置層上に製造された該IC装置を静電気放電(ESD)及び電気的超過ストレス(EOS)による損傷から保護する電荷シンクとして用いられるのに充分な体積の領域である。更にまた該ドープされた領域はそれにより該ドープされた領域が該ICの集積の一部になるように該ドープされた領域が該装置層内に製造された該IC装置に対する電気的接続手段として用いられるのに充分なドープ剤の濃度の領域である。

0017

本発明の利点はESD及びEOS問題の技術的困難により制限されないSOIウエーハの好ましい特性を有する、その上にIC装置を製造するためのSOIウエーハ構造及び製造プロセスを提供することにある。本発明の他の利点はIC装置へのESD又はEOS損傷に対する入力回路保護の一部と同様に装置集積を供する絶縁層の下の真性の高度にドープされた領域を提供するSOIウエーハ構造及び製造方法を提供することにある。

0018

本発明の他の利点は安定化のための突き合わせ接触又はより良い安定化された電位及びトランジスタ性能を達成するための抵抗として装置領域と接続するよう柔軟に用いられうる絶縁層の下の真性の高度にドープされた領域を提供するSOIウエーハ構造及び製造方法を提供することにある。本発明の他の利点は従来技術のシリコン又はエピタキシプロセスのほとんどが容易に応用されうるような装置領域と絶縁層の下の真性の高度にドープされた領域との間に電気的接触を設けるSOIウエーハ構造及び製造方法を提供することにある。

0019

本発明の他の利点は装置集積に対するより大きな寸法が用いられうるような装置領域と絶縁層の下の真性の高度にドープされた領域との間に電気的接触を設けるSOIウエーハ構造及び製造方法を提供することにある。以下に図を参照して本発明の好ましい実施例を詳細に説明し、それにより本発明のこれらの及び他の目的及び利点は当業者に明らかとなる。

0020

図2に本発明の原理及び製造プロセスによるSOIウエーハ100からなる好ましい実施例の断面図を示す。シリコン基板130はその上のこのSOIウエーハ100の製造に用いられる。従来技術のSOIウエーハのようにウエーハ100は装置層110、絶縁層120、及びバルク基板領域130を有する。絶縁層120の下に付加された高度にドープされた層140がある。高度にドープされた層140の厚さは約5000から各50000オングストロームまでの範囲である。装置層110、高度にドープされた層140、及びバルク帯130は特定の装置プロセス及び応用に対してN又はPのどちらか又はそれらの任意の組み合わせであり得る。

0021

故に図2は表面を有する半導体基板130及びその中に集積回路(IC)の製造のために表面付近に配置された装置層110を含むウエーハ100からなる本発明の好ましい実施例を示す。ウエーハ100は装置層110をその中で製造されるICと共に絶縁する装置層の下の絶縁層120をまた含む。ウエーハは該基板130内のドープされた領域140を更に含む。該ドープされた領域140はまた該ドープされた領域が該装置層110上に製造された該IC装置を静電気放電(ESD)及び電気的超過ストレス(EOS)による損傷から保護する電荷シンクとして用いられるのに充分な体積の領域である。該ドープされた領域140はそれにより該ドープされた領域が該ICの集積の一部になるように該ドープされた領域が該装置層110内に製造された該IC装置に対する電気的接続手段として用いられるのに充分なドープ剤の濃度の領域である。ウエーハ100を用いて製造されるIC装置に依存して、ドープされた領域140は各副領域が装置層110内に製造されるIC装置に適切な異なる導電性の型及びドープ剤の濃度のドープ剤でドープされる複数の副領域に製造され、パターン化される。

0022

図2に示すようにSOIウエーハの層構造は絶縁層上のボンド及びエッチングシリコン(BESOI)又は酸化物を有する注入されたシリコン(SIMOX)ウエーハのどちらかにより処理される。BESOIウエーハはプロセスが絶縁層の両側の導電性型、材料及びドープ剤の濃度の選択においてより柔軟性を有するという利点を有する。他方でSIMOXウエーハは単純なウエーハの製造段階を要し、より経済的である。以下に説明するように本発明により開示されたSOI層構造の利点は両方のウエーハの型で実現されうる。

0023

この高度にドープされた層140において基板接触又はダウンタップ接触を供することにより装置集積に対する他の寸法は設計者が利用しうる。直接接続ラインに加えて高度にドープされた層140は非常に安定な基板電圧がIC製造のウエーハの従来技術のバルク型とちょうど同じように確立されうるような共通電圧接続手段を供する。

0024

図2に示すようなSOIウエーハ100は図3の(A)から(D)内の図の1つに順次に示すような各段階を有する以下に説明されるような処理段階により製造されうる。図3の(A)を参照するに製造プロセスは半絶縁でドープされない又は軽度にP型又はN型にドープされたエピタキシ層220が形成されるシリコン基板210から開始するよう始められる。このようにして1つの酸化物層230は標準酸化プロセスの使用によりエピタキシ層の上に形成される。最終的なBESOIウエーハの意図された応用に依存して、エピタキシ層220はウエーハ構造に対する付加的な層でありうる。図3(B)にシリコンウエーハ240の表面付近の高度にドープされた層260を形成するよう高い濃度のドープ剤250を有する注入された他のシリコンウエーハ240を示す。

0025

図3の(C)に高度にドープされた層260の上の酸化物層270を形成するシリコンウエーハ240に対して酸化段階を適用することによる続いての処理段階を示す。図3の(D)に図3の(B)に示すウエーハ及び図3の(C)に示すウエーハを結合したウエーハを示し、ここでこれら2つのウエーハは層(30+70)を固める相互に隣接する酸化物層230及び酸化物層270と共に相互に酸化物接着剤接着される。エピタキシ層220を有するBESOIに対して酸化物層210はエピタキシ層220の一部が特定の層の厚さになるように研削されて除かれる。

0026

故に本発明は、(a)第一のシリコン基板の上に第一の酸化層を形成し、(b)第二のシリコン基板の上にドープされた層を形成し、(c)該ドープされた層の上に第二の酸化層を形成し、(d)該第一の酸化層を該第二に酸化層をボンディングし、(e)薄いシリコン層を形成するために該第一のシリコン基板の一部を研削して除く各段階からなるウェルを有する絶縁材上のボンド及びエッチングシリコン(BESOIW)ウエーハを製造する方法を教示する。

0027

図4の(A)から(B)を参照するにSOI300の注入された酸化物(SIMOX)型を有するシリコンに対する製造プロセスを示す。シリコン基板310は燐又は硼素のような高エネルギードープ剤320の注入に対して用いられ、酸化物注入ドープ剤330はまた酸化物層を形成するのに用いられる。酸化物ドープ剤330の注入深さは高エネルギードープ剤320に比べてより浅い。好ましい実施例では高エネルギードープ剤320により生成されたピーク濃度は酸化物ドープ剤330の注入により生成されたピーク濃度よりも約5000から10000オングストローム深い。図4の(B)に図4の(A)で示された注入の結果として形成された層構造を示す。より浅い酸化物層350はシリコン基板310内のより深いドープ剤層340の上に形成され、一方で装置層360は酸化物層350上及び基板310の表面の下に直接形成される。

0028

本発明はまた(a)シリコン基板の下に注入により酸化層を形成し、それにより該基板の該表面の近くにシリコンの薄い層を形成し、(b)該酸化物層の下のシリコン基板内にドープされた層を形成する各段階からなる絶縁材上のシリコン(SOI)ウエーハに注入された酸化物を有するシリコン(SIMOX)を製造する方法を教示する。

0029

図5の(A)から(C)及び図6の(A)から(C)に本発明によるSOIウエーハ400上のIC装置に対する基板接触を生成する処理段階を示す。図5の(A)にSOIウエーハ400が基板バルク領域440上に支持されているのを示し、ここで高度にドープされた層430、二酸化シリコンからなる絶縁層420、シリコン又はエピタキシ層410が順次に一方が他方の上に形成される。図5の(B)では最上層、即ちシリコン又はエピタキシ層410の1部分410ー1は酸化物層420の表面にパターン化され、エッチングされて除去される。次に図5の(C)ではウエーハの除去された領域410及び全体の表面領域は酸化物層410ー2に覆われる。図6の(A)では接触開口410ー3は高度にドープされた層430の表面に向かって開口410ー3を下方へパターン化し、エッチングして除去することにより生成される。次に図6の(B)ではオーミック接触が接触開口410ー3の下の高度にドープされた層430の上の注入接触帯430ー1を形成するよう接触開口430ー3内に金属イオン450を注入することにより形成される。図6の(C)では金属接触460が接触開口410ー3内に金属を堆積することにより形成される。基板接触は金属接触460を介して形成され、該接触は必要なら基板を注入帯430ー1を介して外部の回路(図示せず)に接続する。

0030

上記プロセスの使用により、表面を有する半導体基板440からなり、基板接触に対するアクセスを設けたSOIウエーハ400が製造される。装置層410はその中に集積回路(IC)を製造する該表面付近に配置される。絶縁層420はその中に製造される該IC装置を有する該装置層を絶縁するための該装置層410の下にある。高度にドープされた層430は該基板440内の該絶縁層420の下に形成される。該高度にドープされた層430と電気的な接触を確立する基板接触アクセス手段410ー3はアクセス手段410ー3が該絶縁層420を介して該装置層410から該高度にドープされた層430まで貫通する開口であるよう設けられる。該開口410ー3向かって露出し、該開口に近接する該装置層410の区域は接触アクセス絶縁手段により絶縁される。該開口410ー3に向かって露出し、該開口に近接する該高度にドープされた層430の領域はオーミック接触注入を有するよう注入される。

0031

図7の(A)から(D)及び図8の(A)から(C)に本発明によるSOIウエーハ500に対するダウンタップ接触を生成する処理段階を示す。図7の(A)にバルク領域540上に支持されたSOIウエーハ500を示し、ここで高度にドープされた層530、二酸化シリコン520からなる絶縁層、シリコン又はエピタキシ層510が順次に一方が他方の上に形成される。図7の(B)では最上層、即ちシリコン又はエピタキシ層510の1部分510ー1は酸化物層520の表面にパターン化され、エッチングされて除去される。次に図7の(C)ではウエーハの除去された領域510及び全体の表面領域は酸化物層510ー2に覆われる。図7の(D)では接触開口510ー3は高度にドープされた層530の表面に向かって開口510ー3を下方へパターン化し、エッチングして除去することにより生成される。シリコン又はエピタキシ層510の1部は接触開口510ー3に向かって露出する。次に図8の(A)ではオーミック接触が接触開口510ー3内に金属イオン550を注入することにより形成される。金属イオン550の注入は2つの注入接触帯510ー4及び530ー1を形成するために金属イオン550がシリコン又はエピタキシ層510の表面領域及び高度にドープされた層530内に注入されるようにシリコン又はエピタキシ層の露出された開口に向かって傾いた角度で注入されるように実施される。注入接触帯510ー4はシリコン又はエピタキシ層510の露出された縁で表面領域上に形成され、注入接触帯530ー1は接触開口510ー3の下の高度にドープされた層530の上に形成される。次に図8の(B)で金属接触560は接触開口510ー3内に金属を堆積することにより及び接触プラグのみが露出するよう堆積された金属がエッチングで除去されることにより形成される。ダウンタップ接触は金属接触560を介して形成され、該金属接触は必要なら基板及びシリコン又はエピタキシ層510を注入接触帯530ー1及び510ー4を介して外部の回路(図示せず)に接続する。次に図8の(C)では全体のウエーハ500の表面はウエーハ500上の次の処理段階が行われる前に酸化物層570で覆われる。

0032

上記プロセスの使用により、表面を有する半導体基板540からなり、ダウンタップ接触に対するアクセスを設けたSOIウエーハ500が製造され、装置層510はその中に集積回路(IC)を製造する該表面付近に配置される。絶縁層520はその中に製造される該IC装置を有する該装置層を絶縁するための該装置層510の下に形成される。高度にドープされた層530は該基板530内の該絶縁層520の下に形成される。 ダウンタップ接触アクセス手段510ー3は該絶縁層520を介して該装置層510から該高度にドープされた層530まで貫通する開口である、該高度にドープされた層530と該装置層510上のダウンタップ接触区域510ー4間の電気的な接触を確立する。該ダウンタップ接触区域510ー4は該開口510ー3へ向かって露出され、オーミック接触注入を有するよう注入された該装置層510上の区域である。該開口510ー3に向かって露出し、該開口510ー3に近接する該装置層510の区域は該ダウンタップ接触区域510ー4を除いて接触アクセス絶縁手段により絶縁される。該開口510ー3に向かって露出し、該開口510ー3に近接する該高度にドープされた層530の領域530ー1はオーミック接触注入を有するよう注入される。

0033

図9の(A)に標準のソース/ドレイン接続、及び本発明で開示されたウエーハ及びダウンタップ構造を用いたダウンタップ接続の両方を用いる典型的なトランジスタ600の配置の構成を示す。図示された能動(active)トランジスタ領域680はポリゲート610で覆われたチャンネル領域を含む実線内の囲まれた区域である。ドレイン領域620及びソース領域630はゲート610のどちらの側上にも配置されうる。能動区域680内及びゲート610の下がチャンネル領域である。図示したソース及びドレイン注入領域660はソース領域630から右に延在する右下端で外側に延在された突き合わせ接触注入領域670を除いてソース630及びドレイン620を囲む全体の区域を覆う。ソース及びドレイン注入領域660はゲート610の下のチャンネル領域の導電性の型と反対の導電性の型で注入される。複数のソース及びドレイン接触640はソース及びドレイン注入領域660内に形成される。少なくとも1つの突き合わせ接触650はソース及びドレイン注入領域660の隣の突き合わせ接触注入領域670内に形成される。突き合わせ接触注入領域670はソース領域630と接続する突き合わせ領域を形成するためにチャンネル領域に対する導電性の型と同じ導電性の型で注入される。突き合わせ接触650は図7の(A)から(D)及び図8の(A)から(C)に示されるようなプロセスにより製造されるダウンタップ接触でありうる。

0034

図9の(B)にSOIウエーハ601上に製造された図9の(A)のトランジスタ600の線AーA’に沿った断面図を示す。該トランジスタは本発明によるドープされた層604を有する基板602及び好ましくは能動トランジスタ区域680を絶縁する酸化物層である絶縁層606、即ち図9の(A)のSOIウエーハ601の表面付近の実線で囲まれた区域により支持される。能動トランジスタ区域680はまた図9の(A)及び(B)に示されるように基板602の表面付近に形成されるソース及びドレイン注入区域660で囲まれる。それで能動トランジスタ区域680は他の装置区域(図示せず)から絶縁領域608により絶縁される。図示されるように能動トランジスタ区域680を絶縁する絶縁領域608はSOIウエーハ601の表面近くに形成される。絶縁領域608は絶縁層606上に絶縁領域608の底面の下の狭い能動層607及び絶縁区域606の表面を残して形成される。この能動層、即ちラッチ層607は突き合わせ接触注入領域670及び突き合わせ接触650がゲート610の下のチャンネル領域と共にラッチ出来るようにする。該ラッチはドープされた層604の電位を有するチャンネル電位をラッチすることによりチャンネル電位を接続及び安定させる手段であるダウンタップ接触である突き合わせ接触650を供する。

0035

図10の(A)に標準のソース/ドレイン接続、及び本発明で開示されたウエーハ及びダウンタップ構造を用いたダウンタップ接続の両方を用いる他のトランジスタ700の配置の構成を示す。図示された能動(active)トランジスタ領域780はポリゲート710で覆われたチャンネル領域を含む実線内の囲まれた区域である。ドレイン領域720及びソース領域730はゲート710のどちらの側上にも配置されうる。能動区域780内及びゲート710の下がチャンネル領域である。図示したソース及びドレイン注入領域760はソース領域730から右に延在する右下端で外側に延在された突き合わせ接触注入領域770を除いてソース730及びドレイン720を囲む全体の区域を覆う。ソース及びドレイン注入領域760はゲート710の下のチャンネル領域の導電性の型と反対の導電性の型で注入される。複数のソース及びドレイン接触740はソース及びドレイン注入領域760内に形成される。少なくとも1つの突き合わせ接触750はソース及びドレイン注入領域760の隣の突き合わせ接触注入領域770内に形成される。突き合わせ接触注入領域770はゲート710に関してソース領域730と典型的には同じ側の突き合わせ領域を形成するためにチャンネル領域に対する導電性の型と同じ導電性の型で注入される。小さな能動領域765は突き合わせ接触領域770付近のソース及びドレイン注入領域760間に配置されることにまた注意すべきである。斯くしてこの小さな能動領域765は突き合わせ接触領域770がゲート710の下のチャンネルと共にラッチするのを可能にする。突き合わせ接触750は図7の(A)から(D)及び図8の(A)から(C)に示されるようなプロセスにより製造されるダウンタップ接触でありうる。突き合わせ接触領域770と小さな能動領域765により供されるチャンネルとの間のラッチは突き合わせ接触750を可能にし、これはドープされた層704(以下の図10の(B)に示す)の電位を有するチャンネル電位をラッチすることによりチャンネル電位を接続及び安定させる手段であるダウンタップ接触である。

0036

図10の(B)にSOIウエーハ701上に製造された図10の(A)のトランジスタ700の線BーB’に沿った断面図を示す。該トランジスタは本発明によるドープされた層704を有する基板702及び好ましくは能動トランジスタ区域780を絶縁する酸化物層である絶縁層706、即ち図9の(A)のSOIウエーハ701の表面付近の実線で囲まれた区域により支持される。能動トランジスタ区域780はまた図10の(A)及び(B)に示されるようにSOIウエーハ701の表面付近に形成されるソース及びドレイン注入区域760で囲まれる。それで能動トランジスタ区域780は他の装置区域(図示せず)から絶縁領域708により絶縁される。図示されるように能動トランジスタ区域780を絶縁する絶縁領域708はSOIウエーハ701の表面近くに形成される。絶縁領域708は絶縁層706に到達するように形成され、斯くして能動トランジスタ区域780を全体的に絶縁する。上記で指摘したように突き合わせ接触領域770とゲート710の下のチャンネルとの間のラッチは小さな能動区域765により供される。小さな能動区域765はラッチを供するので、図9の(B)に示されるような断面はまたこのトランジスタに対して実施されうる。

0037

このように本発明は基板内の絶縁層の下に少なくともドープされた領域を設けられたSOIウエーハ上に形成されたトランジスタ600に対する構成を開示する。トランジスタ600はドレイン領域620とソース領域630と突き合わせ接触領域670とを含み、該各領域がそれぞれ対応する注入領域を含む能動トランジスタ領域680を含む。トランジスタ600は該ドレイン領域620と該ソース領域630はゲート610の下のチャンネルと異なる導電性の型にドープされ、一方で該突き合わせ接触領域670は該ゲート610と同じ導電性の型にドープされ該ゲート610に関して該ソース領域630と同じ側に配置された該ドレイン領域620と該ソース領域630を分離するゲート610を更に含む。複数のソース及びドレイン接触640は該ドレイン領域620及び該ソース領域630の中に形成される。少なくとも一つの突き合わせ接触アクセス手段は該絶縁層の下の該ドープされた領域を有する該トランジスタ600間に電気的接触を確立する該突き合わせ接触領域670内に(突き合わせ接触650の下に)形成される。該アクセス手段は該絶縁層を介して該突き合わせ接触領域670から該ドープされた層まで貫通する開口である。該突き合わせ接触領域670内の該ダウンタップ接触アクセス手段はその上に形成されたオーミック接触を含むことにより突き合わせ接触650を更に有する。該能動トランジスタ領域680は該絶縁層606及び周囲の絶縁領域608により絶縁され、この内に該周囲の絶縁領域608の底面と該絶縁層606の表面との間でラッチ層607の余地がある。

0038

本発明はまた基板内の絶縁層の下に少なくともドープされた領域を設けられたSOIウエーハ上に形成されたトランジスタ700に対する構成を開示する。トランジスタ700はドレイン領域720とソース領域730と突き合わせ接触領域770とを含み、該各領域がそれぞれ対応する注入領域を含む能動トランジスタ領域780を含む。トランジスタ700は該ドレイン領域720と該ソース領域730はゲート710の下のチャンネルと異なる導電性の型にドープされ、一方で該突き合わせ接触領域770は該ゲート710の下のチャンネルと同じ導電性の型にドープされ該ゲート710に関して該ソース領域730と同じ側に配置された該ドレイン領域720と該ソース領域730を分離するゲート710を更に含む。ラッチ領域765はゲート710の付近のソース注入領域720及び突き合わせ接触区域770をより小さくして能動トランジスタ区域780の縁に沿った開口領域775を可能にするよう制限することにより形成される。複数のソース及びドレイン接触740は該ドレイン領域720及び該ソース領域730の中に形成される。少なくとも一つの突き合わせ接触アクセス手段は該絶縁層の下の該ドープされた領域を有する該トランジスタ700間に電気的接触を確立する該突き合わせ接触領域770内に(突き合わせ接触750の下に)形成される。該アクセス手段は該絶縁層706を介して該突き合わせ接触領域770から該ドープされた層704まで貫通する開口である。該突き合わせ接触領域770内の該ダウンタップ接触アクセス手段はその上に形成されたオーミック接触を含むことにより突き合わせ接触750を更に有する。

0039

これらの構成を用いることによりSOIウエーハ上に形成されたトランジスタ600及び700は突き合わせ接触650及び750を介して絶縁層の下のドープされた領域と電気的な接触を確立することを可能にする。本発明の利点はドープされた領域はESD及びEOS保護を提供する電気的電荷シンクとして用いられえ、ドープされた領域は回路設計の柔軟性を増加し、より安定なチャンネル電位を提供し、簡単に実現させうる故にダウンタップ接触の使用によりICチップ区域を節約するための回路集積の部分として用いられうる。特に上記トランジスタ内に設けられたラッチはダウンタップ接触がチャンネル電位を安定させるのを可能にする。故に浮動電位を有するゲートの下の全体に絶縁されたチャンネル領域の従来技術が遭遇した問題は解決された。

0040

本発明は現在の好ましい実施例に関して記載されているがその様な開示は制限として解釈されるべきではない。上記開示を読んだ後に種々の代替及び変更は当業者にとって疑いなく明らかになるであろう。従って請求項は本発明の精神及び範囲内に含まれる全ての代替及び変更を網羅するよう解釈されることを意図している。

図面の簡単な説明

0041

図1一般的なSOIウエーハの従来技術の構造の断面図を示す。
図2本発明によるSOIウエーハの層構造の断面図を示す。
図3(D)のBESOIウエーハを作る本発明による処理段階を表す順次の断面図を示す。
図4SIMOXSOIウエーハを作る本発明による処理段階を表す順次の断面図を示す。
図5SOIウエーハに対する基板接触を作る本発明による処理段階を表す順次の断面図を示す。
図6SOIウエーハに対する基板接触を作る本発明による処理段階を表す順次の断面図を示す。
図7SOIウエーハ内のダウンタップを作る本発明による処理段階を表す順次の断面図を示す。
図8SOIウエーハ内のダウンタップを作る本発明による処理段階を表す順次の断面図を示す。
図9(A)に標準のソースドレイン接触と本発明によるダウンタップ接触の両方を有する1のトランジスタの概略の正面図を、(B)に(A)のトランジスタの断面図を示す。
図10(A)に標準のソースドレイン接触と本発明によるダウンタップ接触の両方を有する他のトランジスタの概略の正面図を、(B)に(A)のトランジスタの断面図を示す。

--

0042

100、300、400、500、601、701SOIウエーハ
110装置層
120絶縁層
130半導体基板
140 高度にドープされた層
220エピタキシ層
230酸化物層
240シリコンウエーハ
250 高い濃度のドープ剤
260 高度にドープされた層
270 酸化物層
310シリコン基板
320高エネルギードープ剤
330酸化物注入ドープ剤
340 ドープ剤層
350 酸化物層
360 装置層
410、510シリコン又はエピタキシ層
410ー1、510ー1 シリコン又はエピタキシ層の一部
410ー2、510ー2 酸化物層
410ー3、510ー3接触開口
420、520、570 酸化物層
430、530 高度にドープされた層
430ー1、530ー1、510ー4 注入接触帯
440、540基板バルク領域
460、560金属接触
600、700トランジスタ
602、702 基板
604、704 ドープされた層
606、706 絶縁層
607、707能動層
608、708絶縁領域
610、710ポリゲート
620、720ドレイン領域
630、730ソース領域
640、740 ソース及びドレイン接触
650、750 突き合わせ接触
765 能動領域

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ