図面 (/)

技術 半導体集積回路装置及びその検査容易化設計方法

出願人 パナソニック株式会社
発明者 細川利典
出願日 1996年3月11日 (24年9ヶ月経過) 出願番号 1996-053105
公開日 1997年9月19日 (23年3ヶ月経過) 公開番号 1997-243710
状態 未査定
技術分野 電子回路の試験 電子回路の試験 デジタル計算機の試験診断
主要キーワード 観測箇所 通常信号線 故障記憶 最大段数 ORツリー 可観測 存在箇所 モードピン
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(1997年9月19日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (5)

課題

テストパターンの1レートで2回プローブすることにより、可観測性の悪い箇所の故障検出率を向上させる。

解決手段

被検査回路中の任意の信号線をその信号線に伝搬している故障の影響を観測するための故障観測箇所とし、この故障観測箇所としての信号線102〜105を入力とするEXORツリー回路106を設ける。EXORツリー回路106の出力を入力とし外部入力ピン110を選択入力とするセレクタ108を被検査回路と外部出力ピンとの間に介設する。これにより、被検査回路である順序回路中に仮定された縮退故障について、当該故障の影響を外部出力ピン107で容易に観測できる。

概要

背景

従来、半導体集積回路装置検査容易化設計方法は、コンピューターサイエンスプレス(COMPUTERCIENCE PRESS)発行の「デジタルステムテスティングアンドテスタブルデザイン(DIGITA SYSTEMS TESTING and TESTABLEDESIGN」のChapter9の「デザインフォテスタビリティ(DESIGNFOR TESTABILITY)」及びこれらの参考文献に記載されている。

概要

テストパターンの1レートで2回プローブすることにより、可観測性の悪い箇所の故障検出率を向上させる。

被検査回路中の任意の信号線をその信号線に伝搬している故障の影響を観測するための故障観測箇所とし、この故障観測箇所としての信号線102〜105を入力とするEXORツリー回路106を設ける。EXORツリー回路106の出力を入力とし外部入力ピン110を選択入力とするセレクタ108を被検査回路と外部出力ピンとの間に介設する。これにより、被検査回路である順序回路中に仮定された縮退故障について、当該故障の影響を外部出力ピン107で容易に観測できる。

目的

本発明はかかる点に鑑みてなされたものであり、可観測性を大幅に改善し、故障検出率を向上させることができる半導体集積回路装置及びその検査容易化設計方法を提供することを目的とする。

効果

実績

技術文献被引用数
0件
牽制数
1件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

被検査回路である順序回路中に仮定された縮退故障について、当該故障の影響を外部出力ピンで容易に観測できるように設計した半導体集積回路装置であって、被検査回路中の任意の信号線をその信号線に伝搬している故障の影響を観測するための故障観測箇所とし、この故障観測箇所としての信号線を入力とするEXORツリー回路と、前記被検査回路と外部出力ピンとの間に介設され、前記EXORツリー回路の出力を入力とし外部入力ピン選択入力とするセレクタとを備えたことを特徴とする半導体集積回路装置。

請求項2

被検査回路である順序回路中に仮定された縮退故障について、当該故障の影響を外部出力ピンで容易に観測できるように設計した半導体集積回路装置であって、被検査回路中のクロック入力同相の任意の記憶素子をその記憶素子に伝搬している故障の影響を観測するための故障観測箇所とし、この故障観測箇所としての記憶素子を入力とするEXORツリー回路と、前記被検査回路と外部出力ピンとの間に介設され、前記EXORツリー回路の出力を入力とし前記故障観測記憶素子を駆動するクロック入力ピンを選択入力とするセレクタとを備えたことを特徴とする半導体集積回路装置。

請求項3

被検査回路である順序回路中に仮定された縮退故障について、当該故障の影響を外部出力ピンで容易に観測できるように半導体集積回路装置を設計する検査容易化設計方法であって、検査回路として付加するEXORツリー回路の入力から出力までの伝搬時間が前記被検査回路のテストパターン周期の半分の時刻内である前記EXORツリー回路の最大段数を計算し、当該EXORツリー回路の最大段数と前記外部出力ピンの数とから故障観測箇所として選択可能な信号線の最大数を計算する第1の処理と、故障観測箇所としての信号線を決定し、前記第1の処理で計算したEXORツリー回路の最大段数を越えないように、同じ外部出力ピンで観測する故障観測信号線グループを決定し、前記故障観測信号線のグループ毎にEXORツリー回路を生成し、前記故障観測信号線と前記生成したEXORツリー回路の入力を接続する第2の処理と、前記故障観測信号線のグループ毎に故障観測信号線に伝搬した故障の影響を観測する外部出力ピンを決定し、前記被検査回路と外部出力ピンとの間に介設されたセレクタを外部入力ピンの選択入力によって切換え動作し、前記故障観測信号線のグループ毎に前記EXORツリー回路の出力を前記外部出力ピンに接続する第3の処理と、前記第3の処理で前記故障観測信号線に伝搬した故障の影響を観測すると決定した外部出力ピンに対して、すでにテストパターンの周期のどの時刻でプローブすると指定されている相対時刻がクロック入力の立ち上がり又は立ち下がりエッジの相対時刻よりも小さければ、クロック入力の立ち上がり又は立ち下がりエッジよりも大きな相対時刻で前記故障箇所に伝搬した故障の影響を観測するために前記外部出力ピンの2回目プローブ位置を決定する一方、前記第3の処理で前記故障観測信号線に伝搬した故障の影響を観測すると決定した外部出力ピンに対して、すでにテストパターンの周期のどの時刻でプローブすると指定されている相対時刻がクロック入力の立ち上がり又は立ち下がりエッジの相対時刻よりも大きければ、クロック入力の立ち上がり又は立ち下がりエッジよりも小さな相対時刻で前記故障観測信号線に伝搬した故障の影響を観測するために前記外部出力ピンの2回目のプローブ位置を決定する第4の処理とを備えたことを特徴とする半導体集積回路装置の検査容易化設計方法。

請求項4

前記故障観測箇所の決定は、故障観測箇所として仮定した信号線を外部出力ピンと見なして前記被検査回路の可観測費を計算し、被検査回路の可観測費が最小となるように故障観測信号線を選択することを特徴とする請求項3記載の半導体集積回路装置の検査容易化設計方法。

請求項5

前記故障観測箇所の決定は、各外部出力ピン及び各記憶素子の入力から前記被検査回路の入力側に向かって外部入力ピン又は記憶素子に到達するまで探索を行ない、最初に探索した未検出故障を持つ信号線を故障観測箇所として選択することを特徴とする請求項3記載の半導体集積回路装置の検査容易化設計方法。

請求項6

被検査回路である順序回路中に仮定された縮退故障について、当該故障の影響を外部出力ピンで容易に観測できるように半導体集積回路装置を設計する検査容易化設計方法であって、検査回路として付加するEXORツリー回路の入力から出力までの伝搬時間が前記被検査回路のテストパターンの周期の半分の時刻内である前記EXORツリー回路の最大段数を計算し、当該EXORツリー回路の最大段数と前記外部出力ピンの数とから故障観測箇所として選択可能な記憶素子の最大数を計算する第1の処理と、故障観測箇所としての記憶素子を決定し、前記第1の処理で計算したEXORツリー回路の最大段数を越えないように、同じ外部出力ピンで観測するクロック入力が同相の故障観測記憶素子のグループを決定し、前記故障観測記憶素子のグループ毎にEXORツリー回路を生成し、前記故障観測記憶素子と前記生成したEXORツリー回路の入力を接続する第2の処理と、前記故障観測記憶素子のグループ毎に故障観測記憶素子に伝搬した故障の影響を観測する外部出力ピンを決定し、前記被検査回路と外部出力ピンとの間に介設されたセレクタを前記故障観測記憶素子のグループを駆動するクロック入力ピンの選択入力によって切換え動作し、前記故障観測記憶素子のグループ毎に前記EXORツリー回路の出力を前記外部出力ピンに接続する第3の処理と、前記第3の処理で前記故障観測記憶素子に伝搬した故障の影響を観測すると決定した外部出力ピンに対して、すでにテストパターンの周期のどの時刻でプローブすると指定されている相対時刻がクロック入力の立ち上がり又は立ち下がりエッジの相対時刻よりも小さければ、クロック入力の立ち上がり又は立ち下がりエッジよりも大きな相対時刻で前記故障観測記憶素子に伝搬した故障の影響を観測するために前記外部出力ピンの2回目のプローブ位置を決定する一方、前記第3の処理で前記故障観測記憶素子に伝搬した故障の影響を観測すると決定した外部出力ピンに対して、すでにテストパターンの周期のどの時刻でプローブすると指定されている相対時刻がクロック入力の立ち上がり又は立ち下がりエッジの相対時刻よりも大きければ、クロック入力の立ち上がり又は立ち下がりエッジよりも小さな相対時刻で前記故障観測記憶素子に伝搬した故障の影響を観測するために前記外部出力ピンの2回目のプローブ位置を決定する第4の処理とを備えたことを特徴とする半導体集積回路装置の検査容易化設計方法。

請求項7

前記故障観測箇所の決定は、故障観測箇所として仮定した記憶素子を外部出力ピンと見なして前記被検査回路の可観測費を計算し、被検査回路の可観測費が最小となるようにクロック入力が同相の故障観測記憶素子を選択することを特徴とする請求項6記載の半導体集積回路装置の検査容易化設計方法。

請求項8

前記故障観測箇所の決定は、各記憶素子について前記被検査回路の入力側に向かってクロック入力ピン又は記憶素子に到達するまで探索を行ない、探索した全ての未検出故障を持つ信号線の数が最も多い記憶素子を故障観測記憶素子として選択することを特徴とする請求項6記載の半導体集積回路装置の検査容易化設計方法。

技術分野

0001

本発明は、半導体集積回路装置及びその検査容易化設計方法に関するものである。

背景技術

0002

従来、半導体集積回路装置の検査容易化設計方法は、コンピューターサイエンスプレス(COMPUTERCIENCE PRESS)発行の「デジタルステムテスティングアンドテスタブルデザイン(DIGITA SYSTEMS TESTING and TESTABLEDESIGN」のChapter9の「デザインフォテスタビリティ(DESIGNFOR TESTABILITY)」及びこれらの参考文献に記載されている。

発明が解決しようとする課題

0003

しかしながら、前記のような検査容易化設計方法では、LSI内部の信号線伝搬する故障の影響を観測するために外部出力ピンを余分に必要とするという問題点を有してきた。

0004

本発明はかかる点に鑑みてなされたものであり、可観測性を大幅に改善し、故障検出率を向上させることができる半導体集積回路装置及びその検査容易化設計方法を提供することを目的とする。

課題を解決するための手段

0005

上記の目的を達成するため、本発明は、可観測性の悪いLSI内部の信号線や記憶素子を観測するための検査回路を付加し、テストパターンの1周期中に外部出力ピンを2回プローブするようにしたことを特徴とする。

0006

具体的には、本発明は、被検査回路である順序回路中に仮定された縮退故障について、当該故障の影響を外部出力ピンで容易に観測できるように設計した半導体集積回路装置及びその検査容易化設計方法を対象とし、次のような解決手段を講じた。

0007

すなわち、本発明の第1及び第2の解決手段は、前者の半導体集積回路装置に関するものであり、第1の解決手段は、被検査回路中の任意の信号線をその信号線に伝搬している故障の影響を観測するための故障観測箇所とし、この故障観測箇所としての信号線を入力とするEXORツリー回路を設ける。さらに、前記EXORツリー回路の出力を入力とし外部入力ピン選択入力とするセレクタを前記被検査回路と外部出力ピンとの間に介設したことを特徴とする。

0008

第2の解決手段は、被検査回路中のクロック入力同相の任意の記憶素子をその記憶素子に伝搬している故障の影響を観測するための故障観測箇所とし、この故障観測箇所としての記憶素子を入力とするEXORツリー回路を設ける。さらに、前記EXORツリー回路の出力を入力としクロック入力ピンを選択入力とするセレクタを前記被検査回路と外部出力ピンとの間に介設したことを特徴とする。

0009

本発明の第3〜8の解決手段は、後者の検査容易化設計方法に関するものであり、第3の解決手段は、次の第1〜4の処理を経ることを特徴とする。

0010

「第1の処理」:検査回路として付加するEXORツリー回路の入力から出力までの伝搬時間が前記被検査回路のテストパターンの周期の半分の時刻内である前記EXORツリー回路の最大段数を計算し、当該EXORツリー回路の最大段数と前記外部出力ピンの数とから故障観測箇所として選択可能な信号線の最大数を計算する。

0011

「第2の処理」:故障観測箇所としての信号線を決定し、前記第1の処理で計算したEXORツリー回路の最大段数を越えないように、同じ外部出力ピンで観測する故障観測信号線グループを決定し、前記故障観測信号線のグループ毎にEXORツリー回路を生成し、前記故障観測信号線と前記生成したEXORツリー回路の入力を接続する。

0012

「第3の処理」:前記故障観測信号線のグループ毎に故障観測信号線に伝搬した故障の影響を観測する外部出力ピンを決定し、前記被検査回路と外部出力ピンとの間に介設させたセレクタを外部入力ピンの選択入力によって切換え動作し、前記故障観測信号線のグループ毎に前記EXORツリー回路の出力を前記外部出力ピンに接続する。

0013

「第4の処理」:前記第3の処理で前記故障観測信号線に伝搬した故障の影響を観測すると決定した外部出力ピンに対して、すでにテストパターンの周期のどの時刻でプローブすると指定されている相対時刻がクロック入力の立ち上がり又は立ち下がりエッジの相対時刻よりも小さければ、クロック入力の立ち上がり又は立ち下がりエッジよりも大きな相対時刻で前記故障箇所に伝搬した故障の影響を観測するために前記外部出力ピンの2回目プローブ位置を決定する。

0014

一方、前記第3の処理で前記故障観測信号線に伝搬した故障の影響を観測すると決定した外部出力ピンに対して、すでにテストパターンの周期のどの時刻でプローブすると指定されている相対時刻がクロック入力の立ち上がり又は立ち下がりエッジの相対時刻よりも大きければ、クロック入力の立ち上がり又は立ち下がりエッジよりも小さな相対時刻で前記故障観測信号線に伝搬した故障の影響を観測するために前記外部出力ピンの2回目のプローブ位置を決定する。

0015

第4の解決手段は、第3の解決手段において、前記故障観測箇所の決定は、故障観測箇所として仮定した信号線を外部出力ピンと見なして前記被検査回路の可観測費を計算し、被検査回路の可観測費が最小となるように故障観測信号線を選択することを特徴とする。

0016

第5の解決手段は、第3の解決手段において、前記故障観測箇所の決定は、各外部出力ピン及び各記憶素子の入力から前記被検査回路の入力側に向かって外部入力ピン又は記憶素子に到達するまで探索を行ない、最初に探索した未検出故障を持つ信号線を故障観測箇所として選択することを特徴とする。

0017

第6の解決手段は、次の第1〜4の処理を経ることを特徴とする。

0018

「第1の処理」:検査回路として付加するEXORツリー回路の入力から出力までの伝搬時間が前記被検査回路のテストパターンの周期の半分の時刻内である前記EXORツリー回路の最大段数を計算し、当該EXORツリー回路の最大段数と前記外部出力ピンの数とから故障観測箇所として選択可能な記憶素子の最大数を計算する。

0019

「第2の処理」:故障観測箇所としての記憶素子を決定し、前記第1の処理で計算したEXORツリー回路の最大段数を越えないように、同じ外部出力ピンで観測するクロック入力が同相の故障観測記憶素子のグループを決定し、前記故障観測記憶素子のグループ毎にEXORツリー回路を生成し、前記故障観測記憶素子と前記生成したEXORツリー回路の入力を接続する。

0020

「第3の処理」:前記故障観測記憶素子のグループ毎に故障観測記憶素子に伝搬した故障の影響を観測する外部出力ピンを決定し、前記被検査回路と外部出力ピンとの間に介設されたセレクタを前記故障観測記憶素子のグループを駆動するクロック入力ピンの選択入力によって切換え動作し、前記故障観測記憶素子のグループ毎に前記EXORツリー回路の出力を前記外部出力ピンに接続する。

0021

「第4の処理」:前記第3の処理で前記故障観測記憶素子に伝搬した故障の影響を観測すると決定した外部出力ピンに対して、すでにテストパターンの周期のどの時刻でプローブすると指定されている相対時刻がクロック入力の立ち上がり又は立ち下がりエッジの相対時刻よりも小さければ、クロック入力の立ち上がり又は立ち下がりエッジよりも大きな相対時刻で前記故障観測記憶素子に伝搬した故障の影響を観測するために前記外部出力ピンの2回目のプローブ位置を決定する。

0022

一方、前記第3の処理で前記故障観測記憶素子に伝搬した故障の影響を観測すると決定した外部出力ピンに対して、すでにテストパターンの周期のどの時刻でプローブすると指定されている相対時刻がクロック入力の立ち上がり又は立ち下がりエッジの相対時刻よりも大きければ、クロック入力の立ち上がり又は立ち下がりエッジよりも小さな相対時刻で前記故障観測記憶素子に伝搬した故障の影響を観測するために前記外部出力ピンの2回目のプローブ位置を決定する。

0023

第7の解決手段は、第6の解決手段において、前記故障観測箇所の決定は、故障観測箇所として仮定した記憶素子を外部出力ピンと見なして前記被検査回路の可観測費を計算し、被検査回路の可観測費が最小となるようにクロック入力が同相の故障観測記憶素子を選択することを特徴とする。

0024

第8の解決手段は、第6の解決手段において、前記故障観測箇所の決定は、各記憶素子について前記被検査回路の入力側に向かってクロック入力ピン又は記憶素子に到達するまで探索を行ない、探索した全ての未検出故障を持つ信号線の数が最も多い記憶素子を故障観測記憶素子として選択することを特徴とする。

0025

上記の構成により、本発明の第1,3〜5の解決手段では、LSI内部の可観測性の悪い信号線を観測するための検査回路を付加し、観測する外部出力ピンを通常のものと兼用し、テストパターンの1周期中に2回プローブ(通常のプローブと可観測性の悪い箇所を観測するためのプローブ)を行なうことにより、可観測性の悪い場所が改善され、観測のための余分な外部出力ピンを必要としなくなる。

0026

本発明の第2,6〜8の解決手段では、LSI内部の可観測性の悪い記憶素子を観測するための検査回路を付加し、観測する外部出力ピンを通常のものと兼用し、その切換えクロック信号によって行ない、テストパターンの1周期中に2回プローブ(通常のプローブと可観測性の悪い箇所を観測するためのプローブ)を行なうことにより、可観測性の悪い場所が改善され、観測のための余分な外部入力ピンと外部出力ピンとを必要としなくなる。

発明を実施するための最良の形態

0027

以下、本発明の実施の形態について図面に基づいて説明する。

0028

(実施の形態1)図2は本発明の実施の形態1に係る半導体集積回路装置を示す。

0029

図2中、101は検査容易化設計の対象となる論理回路、102〜105は被検査回路中の任意の信号線であり、この信号線102〜105をその信号線102〜105に伝搬している故障の影響を観測するための故障観測箇所(故障観測信号線)としている。107は外部出力ピン、109は前記論理回路101を外部出力ピン107に接続する通常出力信号線であり、この通常出力信号線109には前記セレクタ108が介設されている。106は前記故障観測信号線102〜105を入力とするEXORツリー回路である。また、前記セレクタ108はEXORツリー回路106の出力に接続され該出力を入力としている。110は新たにテストモードピンとして使用する外部入力ピンであり、前記セレクタ108はこの外部入力ピン110を選択入力として切換え動作し、前記外部出力ピン107の接続を通常出力信号線109とEXORツリー回路106(故障観測信号線102〜105)とに切り換えるようになっている。

0030

このように設計された半導体集積回路装置では、被検査回路である順序回路中に仮定された縮退故障について、当該故障の影響を外部出力ピン107で容易に観測できる。

0031

次に、その検査容易化設計方法を図1に基づき具体的に説明する。

0032

テップ1は検査容易化設計処理の開始を示す。ここで、検査回路として付加するEXORツリー回路106の入力から出力までの伝搬時間は、テストパターンの周期の半分の時刻内でなければならないという条件が設定されている。

0033

まず、ステップ2で、その条件を満たすEXORツリー回路106の最大段数を計算する。そのEXORツリー回路106の最大段数と外部出力ピン107の数とから故障観測箇所として選択可能な信号線の最大数を計算する。例えば、図3(a)のクロック入力ピンの波形から半周期10nで、EXORツリー回路106の1段の伝搬時間を0.65nと仮定すると、最大15段のEXORツリー回路106が故障観測箇所の検査回路として生成可能である。

0034

次いで、ステップ3に進み、各信号線を故障観測箇所として仮定して、仮定した信号線を外部出力ピンと見なして被検査回路の可観測費を計算し、被検査回路の可観測費が最小となるように故障観測箇所を選択する。または、各外部出力ピン及び各記憶素子の入力から被検査回路の入力側に向かって外部入力ピン又は記憶素子に到達するまで探索を行ない、最初に探索した未検出故障を持つ信号線を故障観測箇所として選択する。ステップ2で計算した故障観測箇所の最大数を越えないように全故障観測箇所を決定した後、ステップ2で計算したEXORツリー回路106の最大段数を越えないように、同じ外部出力ピンで観測する故障観測箇所をグループ化する。故障観測箇所のグループ毎にそのグループの全故障観測箇所を入力としたEXORツリー回路106を生成する。図2に示すように、可観測費又は未検出故障の存在箇所に従って故障観測箇所を決定した結果、信号線102〜105が故障観測箇所となった。図2では、故障観測箇所(故障観測信号線102〜105)は4箇所なので4入力の2段のEXORツリー回路106を生成する。そして、前記故障観測信号線102〜105と前記生成したEXORツリー回路106の入力を接続する。

0035

その後、ステップ4で、故障観測信号線102〜105のグループ毎に、故障観測信号線102〜105に伝搬した故障の影響を観測する外部出力ピン107を決定し、前記被検査回路と外部出力ピン107との間に介設されたセレクタ108を外部入力ピン110の選択入力によって切換え動作し、前記故障観測信号線102〜105のグループ毎に前記EXORツリー回路106の出力を外部出力ピン107に接続するとともに、通常出力信号線109と外部出力ピン107との接続を切る。図2では外部入力ピン110の論理値が1の時、故障観測信号線102〜105に伝搬した故障の影響を外部出力ピン307で観測し、外部入力ピン110の論理値が0の時、通常出力信号線109に伝搬した故障の影響を観測する。

0036

しかる後、ステップ5に進み、ステップ4で故障観測信号線102〜105に伝搬した故障の影響を観測すると決定した全外部出力ピン107に対して、故障観測信号線102〜105に伝搬した故障の影響を観測するためのプローブ位置を指定する。そのプローブ位置はすでにテストパターンの周期のどの時刻でプローブすると指定されている相対時刻がクロック入力の立ち上がり又は立ち下がりエッジの相対時刻よりも小さければ、クロック入力の立ち上がり又は立ち下がりエッジよりも大きな相対時刻で故障観測箇所に伝搬した故障の影響を観測するために外部出力ピンの2回目のプローブ位置を決定する(図3(d)参照)。

0037

一方、故障観測箇所に伝搬した故障の影響を観測すると決定した外部出力ピンに対して、すでにテストパターンの周期のどの時刻でプローブすると指定されている相対時刻がクロック入力の立ち上がり又は立ち下がりエッジの相対時刻よりも大きければ、クロック入力の立ち上がり又は立ち下がりエッジよりも小さな相対時刻で故障観測箇所に伝搬した故障の影響を観測するために外部出力ピンの2回目のプローブ位置を決定する(図3(c)参照)。なお、外部入力ピン110の波形は常にクロック波形反転となる(図3(b)参照)。

0038

ステップ6は検査容易化設計の終了を示す。

0039

以上のように、本例では、LSI内部の可観測性の悪い信号線102〜105を観測するためのEXORツリー回路106及びセレクタ108を付加し、観測する外部出力ピン107を通常のものと兼用し、テストパターンの1周期中に2回プローブ(通常のプローブと可観測性の悪い箇所を観測するためのプローブ)を行なうので、可観測性の悪い場所を改善し、観測のための余分な外部出力ピンを設けなくて済む。

0040

(実施の形態2)図4は本発明の実施の形態2に係る半導体集積回路装置を示す。

0041

図4中、101は検査容易化設計の対象となる論理回路、112〜115は被検査回路中のクロック入力が同相の任意の記憶素子であり、この記憶素子112〜115をその記憶素子112〜115に伝搬している故障の影響を観測するための故障観測箇所(故障観測記憶素子)としている。107は外部出力ピン、109は前記論理回路101を前記外部出力ピン107に接続する通常信号線であり、この通常出力信号線109にはセレクタ108が介設されている。106は前記故障観測記憶素子112〜115を入力とするEXORツリー回路である。また、前記セレクタ108はEXORツリー回路106の出力に接続され該出力を入力としている。111は故障観測記憶素子112〜115のグループを駆動するクロック入力ピンであり、前記セレクタ108はこのクロック入力ピン111を選択入力として切換え動作し、前記外部出力ピン107の接続を通常出力信号線109とEXORツリー回路106(故障観測記憶素子112〜115)とに切り換えるようになっている。

0042

このように設計された半導体集積回路装置では、被検査回路である順序回路中に仮定された縮退故障について、当該故障の影響を外部出力ピン107で容易に観測できる。

0043

次に、その検査容易化設計方法を図1に基づき具体的に説明する。

0044

ステップ1は検査容易化設計処理の開始を示す。ここで、検査回路として付加するEXORツリー回路106の入力から出力までの伝搬時間は、テストパターンの周期の半分の時刻内でなければならないという条件が設定されている。

0045

まず、ステップ2で、その条件を満たすEXORツリー回路106の最大段数を計算する。そのEXORツリー回路106の最大段数と外部出力ピン107の数とから故障観測記憶素子として選択可能な記憶素子の最大数を計算する。例えば、図3(a)のクロック入力ピンの波形から半周期10nで、EXORツリー回路106の1段の伝搬時間を0.65nと仮定すると、最大15段のEXORツリー回路106が故障観測箇所の検査回路として生成可能である。

0046

次いで、ステップ3に進み、各記憶素子を故障観測箇所として仮定して、仮定した記憶素子を外部出力ピンと見なして被検査回路の可観測費を計算し、被検査回路の可観測費が最小となるようにクロック入力が同相の故障観測記憶素子を選択する。または、各記憶素子について被検査回路の入力側に向かってクロック入力ピン又は記憶素子に到達するまで探索を行ない、探索した全ての未検出故障を持つ信号線の数が最も多い記憶素子を故障観測記憶素子として選択する。ステップ2で計算した故障観測箇所の最大数を越えないように全故障観測箇所を決定した後、ステップ2で計算したEXORツリー回路106の最大段数を越えないように、同じ外部出力ピンで観測する故障観測箇所をグループ化する。故障観測箇所のグループ毎にそのグループの全故障観測箇所を入力としたEXORツリー回路106を生成する。図4に示すように、可観測費又は未検出故障の存在箇所に従って故障観測箇所を決定した結果、記憶素子112〜115が故障観測箇所となった。図4では、故障観測箇所(故障観測記憶素子112〜115)は4箇所なので4入力の2段のEXORツリー回路106を生成する。そして、前記故障観測記憶素子112〜115と前記生成したEXORツリー回路106の入力を接続する。

0047

その後、ステップ4で、故障観測記憶素子112〜115のグループ毎に、故障観測記憶素子112〜115に伝搬した故障の影響を観測する外部出力ピン107を決定し、前記被検査回路と外部出力ピン107との間に介設されたセレクタ108をクロック入力ピン111の選択入力によって切換え動作し、前記故障観測記憶素子112〜115のグループ毎に前記EXORツリー回路106の出力を外部出力ピン107に接続するとともに、通常出力信号線109と外部出力ピン107との接続を切る。図4ではクロック入力ピン111の論理値が0の時、故障観測記憶素子112〜115に伝搬した故障の影響を外部出力ピン107で観測し、クロック入力ピン111の論理値が1の時、通常出力信号線109に伝搬した故障の影響を観測する。

0048

しかる後、ステップ5に進み、ステップ4で故障観測記憶素子112〜115に伝搬した故障の影響を観測すると決定した全外部出力ピン107に対して、故障観測記憶素子112〜115に伝搬した故障の影響を観測するためのプローブ位置を指定する。そのプローブ位置はすでにテストパターンの周期のどの時刻でプローブすると指定されている相対時刻がクロック入力の立ち上がり又は立ち下がりエッジの相対時刻よりも小さければ、クロック入力の立ち上がり又は立ち下がりエッジよりも大きな相対時刻で故障記憶素子に伝搬した故障の影響を観測するために外部出力ピンの2回目のプローブ位置を決定する(図3(d)参照)。

0049

一方、故障観測記憶素子に伝搬した故障の影響を観測すると決定した外部出力ピンに対して、すでにテストパターンの周期のどの時刻でプローブすると指定されている相対時刻がクロック入力の立ち上がり又は立ち下がりエッジの相対時刻よりも大きければ、クロック入力の立ち上がり又は立ち下がりエッジよりも小さな相対時刻で故障観測記憶素子に伝搬した故障の影響を観測するために外部出力ピンの2回目のプローブ位置を決定する(図3(c)参照)。

0050

ステップ6は検査容易化設計の終了を示す。

0051

以上のように、本例では、LSI内部の可観測性の悪い記憶素子112〜115を観測するためのEXORツリー回路106及びセレクタ108を付加し、観測する外部出力ピン107を通常のものと兼用し、その切換えをクロック信号によって行ない、テストパターンの1周期中に2回プローブ(通常のプローブと可観測性の悪い箇所を観測するためのプローブ)を行なうので、可観測性の悪い場所を改善し、観測のための余分な外部入力ピン及び外部出力ピンを設けなくて済む。

発明の効果

0052

以上説明したように、本発明によれば、可観測性の悪い箇所を観測できるようにEXORツリー回路及びセレクタを付加して外部出力ピンに接続し、テストパターンの1レートで2回プローブすることにより故障検出率を向上させることができる。しかも、観測のために外部出力ピンを余分に必要としない。

図面の簡単な説明

0053

図1本発明の実施の形態1,2に係る半導体集積回路装置の検査容易化設計方法のフローチャートである。
図2本発明に係る実施の形態1に係る半導体集積回路装置のブロック図である。
図3クロック入力ピン、テストモードピン及び外部出力ピンのパルス波形とプローブ位置との関係を示す図である。
図4本発明に係る実施の形態2に係る半導体集積回路装置のブロック図である。

--

0054

102〜105故障観測信号線(故障観測箇所)
106 EXORツリー回路
107外部出力ピン
108セレクタ
110外部入力ピン
111クロック入力ピン
112〜115 故障観測記憶素子(故障観測箇所)

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • アズビル株式会社の「 診断装置、二重化システム及び診断方法」が 公開されました。( 2020/10/29)

    【課題】フラッシュメモリの寿命となる時期が想定よりも早いか否かを診断する。【解決手段】 診断装置10は、フラッシュメモリ22における後天性不良ブロック数を取得する取得部32と、取得部32で取得された... 詳細

  • ローム株式会社の「 監視装置」が 公開されました。( 2020/10/29)

    【課題】故障検出率の高い監視装置を提供する。【解決手段】監視装置100は、監視対象(例えばDIN1〜DIN4)の異常検出を行う監視部(例えばコンパレータ152〜159)と、監視部が正常であるか否かを診... 詳細

  • 中華精測科技股ふん有限公司の「 ウェハ検出組立体及びその電気接続モジュール」が 公開されました。( 2020/10/29)

    【課題】本発明は、ウェハ検出組立体及びその電気接続モジュールを提供する。【解決手段】電気接続モジュール3,5は2つのプレートを電気的に接続するために2つのプレートに挟まれる。電気接続モジュール3,5は... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ