図面 (/)

技術 薄膜キャパシタおよびその製造方法

出願人 株式会社日立製作所
発明者 松井裕一三木浩史鳥居和功櫛田恵子茂庭昌弘
出願日 1996年2月16日 (24年10ヶ月経過) 出願番号 1996-028929
公開日 1997年8月26日 (23年4ヶ月経過) 公開番号 1997-223778
状態 未査定
技術分野 半導体集積回路 半導体メモリ
主要キーワード 基板温度差 非接触抵抗 Ir酸化物 Pt原料 強誘電体絶縁膜 PF3 Pd酸化物 垂直加工
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(1997年8月26日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (5)

課題

誘電体の第二の下部電極4を、第一の下部電極3上に選択的に形成し、第二の下部電極4の加工余裕を省略し、メモリ高集積化を図る。

解決手段

層間絶縁膜2上で第一の下部電極3を加工後、第二の下部電極4を反応律速条件下の赤外線輻射加熱方式化学的気相成長法で形成する。赤外線輻射加熱方式では、メタル絶縁膜では赤外線吸収係数が異なるため、基板温度に数十度の差が生じる。そのため、第一の下部電極3上に選択的に第二の下部電極4を形成できる。

概要

背景

ダイナミックランダムアクセスメモリDRAM)はおよそ3年で4倍の高集積化が行われている。セル面積縮小化しても必要な蓄積電荷量を確保するために、キャパシタ絶縁膜薄膜化や立体構造電極によるキャパシタ面積の増大等が行われてきた。現在までに量産化されたDRAMのキャパシタ絶縁膜は比誘電率3.82のシリコン酸化膜(SiO2)や比誘電率7〜8のシリコン窒化膜(Si3N4)が用いられてきた。

しかし、64メガビット以降のDRAMを考えると、厚膜型,フィン型円筒型等の立体構造電極を採用してもキャパシタ絶縁膜を実効膜厚4nm以下に薄膜化する必要があり、薄膜化に伴って増大するリーク電流許容限界を越える。そこで、比誘電率22〜25のタンタル酸化膜(Ta2O5)の採用が検討されているが、それでも実効膜厚1.5nm が限界である。

256メガビットおよびギガビットスケールのDRAMを実現するためには、比誘電率が100を越える高誘電体材料であるSrTiO3,(Ba,Sr)TiO3,PbTiO3,Pb(Ti,Zr)O3 ,Bi系層強誘電体に代表されるようなペロブスカイト系絶縁膜の採用が必要である。その場合、下部電極はPt,RuO2,IrO2,PbO2等が用いられる。また、DRAMだけではなく、自発分極を利用した強誘電体不揮発性メモリのための強誘電体絶縁膜として採用する場合も同様である。

概要

誘電体の第二の下部電極4を、第一の下部電極3上に選択的に形成し、第二の下部電極4の加工余裕を省略し、メモリの高集積化を図る。

層間絶縁膜2上で第一の下部電極3を加工後、第二の下部電極4を反応律速条件下の赤外線輻射加熱方式化学的気相成長法で形成する。赤外線輻射加熱方式では、メタルと絶縁膜では赤外線吸収係数が異なるため、基板温度に数十度の差が生じる。そのため、第一の下部電極3上に選択的に第二の下部電極4を形成できる。

目的

効果

実績

技術文献被引用数
1件
牽制数
10件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

層間絶縁膜およびコンタクト上に第一および第二の下部電極誘電体膜,上部電極が順次積層されたキャパシタにおいて、所望の大きさに加工された前記第一の下部電極の上面および側面のみに前記第二の下部電極が形成されており、さらに前記第二の下部電極が高誘電体膜および前記上部電極で覆われていることを特徴とする薄膜キャパシタ

請求項2

前記層間絶縁膜および前記コンタクト上に所望の大きさに前記第一の下部電極を形成する工程と、反応律速条件下の赤外線輻射加熱方式化学的気相成長法によって前記第一の下部電極の上面および側面部に形成される第二の下部電極の膜厚が前記第一の下部電極が存在しない部分の膜厚よりも厚くなるように形成する工程と、その後のエッチバックによって前記第一の下部電極の上面および側面上以外の前記第二の下部電極を除去する工程からなる請求項1に記載の薄膜キャパシタの製造方法。

請求項3

前記層間絶縁膜および前記コンタクト上に所望の大きさに前記第一の下部電極を形成する工程と、前記第二の下部電極を反応律速条件下の赤外線輻射加熱方式化学的気相成長法によって前記第一の下部電極の上面および側面部のみに選択的に形成する工程からなる請求項1に記載の薄膜キャパシタの製造方法。

請求項4

請求項2または3に記載の前記赤外線輻射加熱方式化学的気相成長法は、赤外線ランプ加熱または、非接触抵抗加熱によって行われる薄膜キャパシタの製造方法。

請求項5

請求項2または3に記載の前記第一の下部電極はTiNまたはWであり、前記第二の下部電極はPt,Ru,Ru酸化物、Ir,Ir酸化物、Pd,Pd酸化物のうち少なくとも1種以上からなる薄膜キャパシタの製造方法。

請求項6

請求項2または3に記載のキャパシタ形成方法を用いて形成された請求項1に記載のキャパシタ構造を有する強誘電体不揮発性メモリ

技術分野

0001

本発明は半導体集積回路、特にDRAMまたは強誘電体不揮発性メモリに用いられるキャパシタ構造およびその製造方法に関する。

背景技術

0002

ダイナミックランダムアクセスメモリ(DRAM)はおよそ3年で4倍の高集積化が行われている。セル面積縮小化しても必要な蓄積電荷量を確保するために、キャパシタ絶縁膜薄膜化や立体構造電極によるキャパシタ面積の増大等が行われてきた。現在までに量産化されたDRAMのキャパシタ絶縁膜は比誘電率3.82のシリコン酸化膜(SiO2)や比誘電率7〜8のシリコン窒化膜(Si3N4)が用いられてきた。

0003

しかし、64メガビット以降のDRAMを考えると、厚膜型,フィン型円筒型等の立体構造電極を採用してもキャパシタ絶縁膜を実効膜厚4nm以下に薄膜化する必要があり、薄膜化に伴って増大するリーク電流許容限界を越える。そこで、比誘電率22〜25のタンタル酸化膜(Ta2O5)の採用が検討されているが、それでも実効膜厚1.5nm が限界である。

0004

256メガビットおよびギガビットスケールのDRAMを実現するためには、比誘電率が100を越える高誘電体材料であるSrTiO3,(Ba,Sr)TiO3,PbTiO3,Pb(Ti,Zr)O3 ,Bi系層強誘電体に代表されるようなペロブスカイト系絶縁膜の採用が必要である。その場合、下部電極はPt,RuO2,IrO2,PbO2等が用いられる。また、DRAMだけではなく、自発分極を利用した強誘電体不揮発性メモリのための強誘電体絶縁膜として採用する場合も同様である。

発明が解決しようとする課題

0005

上記の下部電極材料は、蒸気圧の高いハロゲン化合物が不安定であるため、化学反応を利用したドライエッチング加工が困難である。物理的なエッチングでは垂直加工ができないため、キャパシタ間余裕を大きく取らざるを得ない。しかし、次世代のDRAM,強誘電体不揮発性メモリでは、キャパシタ間隔は0.5μm以下、特にギガスケールでは0.1μm 程度にまで小さくなる。そのため、下部電極の加工の余裕がなく、上記の下部電極材料を用いると高集積化は困難とされている。そのため、下部電極材料の加工を行わずに、選択的に形成できるプロセスが求められていた。

課題を解決するための手段

0006

上記の課題を解決するためには、下部電極を所望の材料上に選択的に形成する必要がある。それによって、加工の余裕をとる必要がなくなるため、微細化,高集積化が可能になる。さらに、工程数の削減によるコスト低減も実現できる。

0007

一般的に、メタル材料(例えばTiNやW、以下第一の下部電極)は絶縁膜材料(例えばSiO2 、以下層間絶縁膜)に比べて赤外線吸収係数が大きいため、赤外線輻射加熱を行うとウェハ内の第一の下部電極部分と層間絶縁膜部分で温度差が生じる。ここで第二の下部電極として、例えば、Ptを反応律速条件下の化学的気相成長法CVD)で形成すれば、第一の下部電極部分と層間絶縁膜部分で膜厚差を生じさせることができる。これをエッチバックによって層間絶縁膜部分に形成された第二の下部電極を除去すれば、自己整合的に第一の下部電極部分上面および側面のみに第二の下部電極を形成することができる。このプロセスならば、加工の余裕をとる必要がない。また、成長速度は遅くなるが、層間絶縁膜部分の温度をCVD原料分解温度以下に設定すれば、第一の下部電極部分に選択的に第二の下部電極を形成することも可能である。この場合、エッチバック工程も省略できる。

発明を実施するための最良の形態

0008

図1に本発明を用いたキャパシタ製造方法の実施例を示す。層間絶縁膜であるSiO2 膜2に200nm角コンタクト孔1を開口し、リンドープ多結晶シリコンCVD法によって形成してコンタクト孔1を埋め、エッチバックによってコンタクトプラグを形成する。次に第一の下部電極3としてTiN膜スパッタ法によって約400nm形成し、層間絶縁膜上で、幅400nm,長さ800nm,高さ400nmの直方体に加工した。そのウェハをCVD装置搬入し、超高真空排気し、赤外線ランプ加熱によってシリコン基板裏面温度が350℃になるように昇温した。その後、恒温槽内で125℃に昇温されたPtのMOCVD原料であるPt(PF3)4を100sccmのArでバブリングすることによって成膜室輸送し、第二の下部電極4としてPtを第一の下部電極3上で100nmになるように形成した。ここで、成膜室の圧力は0.2Torr ,形成時間は10分とした。

0009

SiO2 膜上とTiN膜上のPtの成長速度の基板温度依存性を図2に示す。基板温度は、シリコン基板の裏面を放射温度計で測定した値を示している。層間絶縁膜上に比べて、TiN上のCVD−Ptの成長速度は約40倍早くなる。成長速度が基板温度に依存しなくなる部分が供給律速条件下,依存している部分が反応律速条件下である。ただし、その閾値となる基板温度は一定ではなく、MOCVD原料の供給量によって変化する。また、赤外線輻射加熱を行う方法としては、赤外線ランプ加熱に限らず、例えば基板サセプタヒータを接触させずに、抵抗加熱からの赤外線輻射で基板加熱を行う非接触抵抗加熱方式でも同様の効果が確認できる。

0010

このように、Ptを反応律速条件下の赤外線輻射加熱方式化学的気相成長法で形成すれば、TiN上にPt膜を選択的に形成することができる。TiN上に比べて1/40の膜厚になっている層間絶縁膜上のPt(実施例では膜厚約2.5nm)はエッチバックによって除去すればよい。100%オーバーのエッチバックをかけても、TiN上のPtは約5nm程度しか除去されないため問題とならない。

0011

また、Ptの成長速度は遅くなるが、層間絶縁膜2上の基板温度をPt原料の分解温度以下になるように基板温度を設定すれば、層間絶縁膜2上にPt膜4が形成されることなく、TiN膜3上に選択的にPtを形成できる。この実施例を図3に示す。この場合、エッチバック工程も省略できる。PtのCVD原料としてPt(PF3)4を用いる場合、基板温度を250℃以下にすれば選択成長が実現できる。

0012

ここで、比較のために従来方法によるキャパシタ形成プロセスを図4に示す。コンタクトプラグおよび第一の下部電極3の形成方法図1で説明した方法と同様である。第二の下部電極4としてPtをサセプタがヒータに接触している抵抗加熱によるMOCVD法によって形成する。この場合、第一の下部電極3部分および層間絶縁膜上で基板温度差が生じないため、第二の下部電極4の膜厚差が生じない。そのため、公知のリソグラフィ法によって、層間絶縁膜上のPtを除去する必要がある。その際、通常リソグラフィの合わせ余裕として、最小加工寸法の0.5倍から1倍程度の余裕をおかなければならないため、セル面積が1.6倍から2.3 倍程度に増大してしまう。さらにPtは蒸気圧の高いハロゲン化合物が不安定のため、化学的ドライエッチングが困難であり、特に微細化が進むと合わせ余裕を大きく取らざるを得ない。そのため、DRAMまたは強誘電体不揮発性メモリの高集積化は困難であった。

0013

第一の下部電極3として、ここではTiNを用いたが、他のメタル材料例えばW,Ti,WN,Ta,TaNを用いても同様の効果が確認された。ただし、Ptとの密着性耐酸化性を考えると、特にTiN,W,WNを用いるのが望ましい。もちろん上記のメタル材料の積層膜でも同様の効果が得られる。

0014

第二の下部電極4の材料として、ここではPtを用いたが、他にRu,Ir,Pd、およびその酸化物を用いても、反応律速条件下の赤外線輻射加熱方式によるCVD法によって形成すれば、同様の効果が確認できる。また、原料としてはPt(PF3)4に限らず、PtおよびRu,Ir,Pdのハロゲン化物塩化物有機金属原料を用いても同様の効果が期待できる。

0015

第二の下部電極4の形成後、容量絶縁膜としてMOCVDによってPbTiO3を100nm形成した。PbTiO3 は、アルゴンキャリアガスとして、140℃に加熱したPb(DPM)2 および30℃に加熱したTi(i−OC3H7)4 を反応容器内に導入するとともに、酸素を1000cc/分の流量で供給し、原料を酸化した。基板温度は550℃とした。その後、上部電極としてPtをMOCVD法によって100nm形成して、図1(c)および図3(b)に示す半導体装置を形成した。このPbTiO3 の比誘電率は150程度であり、容量の電圧依存性は、非線形特性ヒステリシス特性を示した。

0016

誘電体として、ここではPbTiO3 を用いたが、他にSrTiO3,(Ba,Sr)TiO3,Pb(Ti,Zr)O3 ,Bi系層状強誘電体を用いることができる。

0017

さらにDRAMおよび強誘電体不揮発性メモリに本発明を用いたキャパシタ形成プロセスを適用し、それぞれのメモリ動作が確認された。

発明の効果

0018

本発明によれば、Pt等の電極を選択的に形成することができ、キャパシタの微細化と工程数の削減を同時に実現できる。さらに、DRAMや不揮発性強誘電体メモリの高集積化が可能となった。

図面の簡単な説明

0019

図1本発明の一実施例の工程の説明図。
図2本発明の効果を示すPt成長速度の基板温度依存性の特性図。
図3本発明の第二実施例の工程の説明図。
図4従来方法を示す工程の説明図。

--

0020

1…コンタクト、2…層間絶縁膜、3…第一の下部電極、4…第二の下部電極、5…誘電体膜、6…上部電極。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ