図面 (/)

この項目の情報は公開日時点(1997年1月10日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (11)

目的

電流電圧特性が単一のピークを持ち、印加電圧がヴァレイ電圧より大きいときの電流の増大が十分に抑制された半導体機能素子を提案し、設計余裕製作余裕の大きな半導体機能素子電子回路の実現に資する。

構成

半絶縁性半導体基板上のn型のコレクタ層の一部の上に、二重障壁構造を含む多層構造層と、その上にn型のエミッタ層エミッタ電極を形成し、かつ上記コレクタ層の上にコレクタ電極を形成した共鳴トンネル構造を有する半導体機能素子において、半絶縁性半導体基板とコレクタ層との間にアンドープ半導体バリヤ層を設けた構造を備えるとともに、エミッタ電極の幅に対応するコレクタ層の厚さおよび不純物濃度を、エミッタ電極からエミッタ層と上記多層構造層およびコレクタ層を介してコレクタ電極との間に生ずる電位差がヴァレイ電圧に同等のとき、コレクタ層がピンチオフするよう選択する。

概要

背景

本発明に近い第一の従来技術例として、InGaAs/AlAs系の共鳴トンネル素子がある。この素子断面構造を図6に示す。この素子の半導体多層構造を表1に示す。

概要

電流電圧特性が単一のピークを持ち、印加電圧がヴァレイ電圧より大きいときの電流の増大が十分に抑制された半導体機能素子を提案し、設計余裕製作余裕の大きな半導体機能素子電子回路の実現に資する。

半絶縁性半導体基板上のn型のコレクタ層の一部の上に、二重障壁構造を含む多層構造層と、その上にn型のエミッタ層エミッタ電極を形成し、かつ上記コレクタ層の上にコレクタ電極を形成した共鳴トンネル構造を有する半導体機能素子において、半絶縁性半導体基板とコレクタ層との間にアンドープ半導体バリヤ層を設けた構造を備えるとともに、エミッタ電極の幅に対応するコレクタ層の厚さおよび不純物濃度を、エミッタ電極からエミッタ層と上記多層構造層およびコレクタ層を介してコレクタ電極との間に生ずる電位差がヴァレイ電圧に同等のとき、コレクタ層がピンチオフするよう選択する。

目的

本発明の目的は、電流電圧特性が単一のピークを持ち、印加電圧がヴァレイ電圧より大きいときの電流の増大が十分に抑制された半導体機能素子を提案し、設計余裕と製作余裕の大きな半導体機能素子電子回路の実現に資することである。

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

半絶縁性半導体基板上のn型のコレクタ層の一部の上に、ウエル層を挟む複数のバリヤ層からなる二重障壁構造を含む多層構造層と、またその上にn型のエミッタ層を形成し、かつ上記コレクタ層とエミッタ層の上にそれぞれコレクタ電極エミッタ電極を形成した共鳴トンネル構造を有する半導体機能素子において、上記半絶縁性半導体基板と上記コレクタ層との間に不純物元素を添加しないアンドープ半導体のバリヤ層を設けた構造を備えるとともに、上記エミッタ電極の幅に対応し、上記コレクタ層の厚さおよび不純物濃度は、エミッタ電極から流入する電子がエミッタ層と上記多層構造層およびコレクタ層を介してコレクタ電極に到達する過程で、上記エミッタ層とコレクタ層との間に生ずる電位差が、上記エミッタ層とコレクタ層間の共鳴トンネル構造の電流電圧特性のヴァレイ電圧に同等となるとき、上記コレクタ層がピンチオフするよう選択するものであることを特徴とする半導体機能素子。

請求項2

半絶縁性半導体基板上に形成した第1の半導体層の一部の上に、ウエル層を挟む複数のバリヤ層からなる二重障壁構造を含む多層構造層と、またその上にn型のエミッタ層を形成し、かつ上記第1の半導体層とエミッタ層の上にそれぞれコレクタ電極とエミッタ電極を形成した共鳴トンネル構造を有する半導体機能素子において、上記第1の半導体層として、不純物元素を添加しないアンドープ半導体のバリヤ層と、該バリヤ層の上に、n型半導体のバリヤ層およびアンドープ半導体のバリヤ層とアンドープ半導体層からなる逆ヘムトHEMT)構造を備えるとともに、上記エミッタ電極の幅に対応し、上記逆ヘムト構造内のn型半導体のバリヤ層の厚さおよび不純物濃度は、エミッタ電極から流入する電子がエミッタ層と上記多層構造層および逆ヘムト構造内のアンドープ半導体層中の2次元電子ガス層を介してコレクタ電極に到達する過程で、上記エミッタ層と逆ヘムト構造内のアンドープ半導体層中の2次元電子ガス層との間に生ずる電位差が、上記エミッタ層と逆ヘムト構造内のアンドープ半導体層中の2次元電子ガス層の間の共鳴トンネル構造の電流電圧特性のヴァレイ電圧に同等となるとき、上記逆ヘムト構造内のアンドープ半導体層中の2次元電子ガス層がピンチオフするよう選択するものであることを特徴とする半導体機能素子。

請求項3

請求項1または請求項2記載の半導体機能素子において、上記コレクタ層または上記逆ヘムト構造内のn型半導体層の膜厚と不純物濃度の設定値は、3ミクロン以下のエミッタ電極幅に対して、膜厚は300ナノメータ以下、不純物濃度は5×1018cm~3以下の大きさを有するものであることを特徴とする半導体機能素子。

請求項4

請求項1から請求項3の何れかに記載の半導体機能素子において、上記半絶縁性半導体基板上に形成したアンドープ半導体のバリヤ層、その上の順次、コレクタ層、二重障壁構造としての複数の同じ材料のバリヤ層とこれに挟まれたウエル層、ならびにエミッタ層はそれぞれInAlAs、InGaAs、AlAs、InGaAs、InGaAsであり、また上記逆ヘムト構造内のn型半導体のバリヤ層はInAlAsおよびアンドープ半導体のバリヤ層、アンドープ半導体層は各々InAlAs、InGaAsからなることを特徴とする半導体機能素子。

請求項5

請求項1から請求項3の何れかに記載の半導体機能素子において、上記半絶縁性半導体基板上に形成したアンドープ半導体のバリヤ層、その上の順次、コレクタ層、二重障壁構造としての複数の同じ材料のバリヤ層とこれに挟まれたウエル層、ならびにエミッタ層はそれぞれAlGaAs、GaAs、AlAs、GaAs、GaAsであり、また上記逆ヘムト構造内のn型半導体のバリヤ層はAlGaAsおよびアンドープ半導体のバリヤ層、アンドープ半導体層は各々AlGaAs、GaAsからなることを特徴とする半導体機能素子。

請求項6

請求項1から請求項5の何れかに記載の半導体機能素子において、上記二重障壁構造を含む多層構造層を、上記エミッタ電極の直下の領域のみならず、上記エミッタ電極と上記コレクタ電極との間隙の一部にまで伸ばした領域に設けることを特徴とする半導体機能素子。

請求項7

請求項1から請求項5の何れかに記載の半導体機能素子において、上記二重障壁構造を含む多層構造層の領域の両側に間隙を介して上記コレクタ電極を備えるとともに、上記多層構造層を上記エミッタ電極直下の領域に、または、該領域のみならず、上記エミッタ電極とコレクタ電極との間隙の一部にまで伸ばした領域に設けることを特徴とする半導体機能素子。

技術分野

0001

本発明は、特に特異の電流電圧特性を有する高機能の半導体素子に関する。

背景技術

0002

本発明に近い第一の従来技術例として、InGaAs/AlAs系の共鳴トンネル素子がある。この素子断面構造図6に示す。この素子の半導体多層構造を表1に示す。

0003

0004

エミッタ電極11、およびコレクタ電極12は、各々、n型InGaAs層10、およびn型InGaAs層3にオーミック接触している。該n型InGaAs層3の厚さは十分に厚く、不純物濃度は十分に大きく選んであるため、該エミッタ電極11を接地し、該コレクタ電極12に正の電圧印加したときに、該エミッタ電極11から流れ込んだ電子が、層10、9、8、7、6、5、4を介して該n型InGaAs層3に流れ込み、さらに、該n型InGaAs層3中を横方向に流れて該コレクタ電極12に達する過程において、該エミッタ電極11の直下の該n型InGaAs層3の内部での横方向の電圧降下は実質的にゼロと見做せる。このとき、本従来素子に流れる電流印加電圧の関係は、層10、9、8、7、6、5、4、3よりなる共鳴トンネル構造の電流電圧特性を直接反映して、図7に示すようになる。すなわち、印加電圧がピーク電圧Vpより小さいとき、電流は単調に増加し、印加電圧がピーク電圧Vpより大きくヴァレイ電圧Vvより小さいとき、電流は単調に減少して負性微分抵抗を示し、印加電圧がヴァレイ電圧Vvより大きいとき電流は単調に増大する。これは、電子が、層7、6、5からなる二重障壁構造を透過する際の透過率が、二重障壁における共鳴散乱効果により、印加電圧に依存して図7に相当する形で変化するためである。

0005

本従来技術例は、電流電圧特性に上述のようにヴァレイ(谷)を持つため、低消費電力回路への応用が期待されている。しかし、本従来技術例では印加電圧がヴァレイ電圧からずれると電流が増大するため、ヴァレイ電圧を動作点の一つとする電子回路を構成した場合、電源電圧の変動、素子特性バラツキ等の理由により動作点がずれると、電流が急増加し消費電力の増大を招く。したがって、電子回路を製作する場合に、設計余裕や製作余裕が大きくとれないという問題点があった。

0006

本発明に近い第二の従来技術例として、第一の従来技術例で示された共鳴トンネル素子18と飽和型線型抵抗特性を有する抵抗体17を直列に結合した図8に示す回路がある。本第二の従来技術例の動作原理について説明する。本第二の従来技術例の両端に印加電圧Vdを印加したときに流れる電流Iは、図9−1aに示すように第一の従来技術で示された共鳴トンネル素子18の電流電圧特性曲線19が、抵抗体17の電流電圧特性よりなる負荷曲線と交わる点で与えられる。負荷曲線の例として、印加電圧Vdが、各々、0.5、1.0、1.5、2.0ボルトの場合の負荷曲線20、21、22、23を示した。図9−1bに、印加電圧の関数として本従来技術例の電流値計算結果を示す。図中、安定状態を、太線24で、不安定状態細線25で示す。ヴァレイ電圧より大きな印加電圧で電流が顕著に増大し、十分大きな電圧を印加すれば、ピーク電流値Ipより大きい電流が流れるに至ることが判る。この計算例では、飽和型非線型抵抗特性を有する抵抗体17の抵抗値を小さく選んであるため、印加電圧が2ボルト以下では第一の従来技術18の電流電圧特性曲線19と概ね一致する電流電圧特性となっている。図9−2a、図9−2bに飽和型非線型抵抗特性を有する抵抗体17の飽和電流値がより小さい場合についての計算結果を示す。同様に、ヴァレイ電圧より大きな印加電圧で電流が増大し、十分大きな印加電圧でピーク電流値Ipより大きい電流が流れるが、その度合図9−1bと比べてやや小さくなる。また、電流電圧特性に双安定性を示す印加電圧領域が生じる。図9−3a、図9−3bに、飽和型非線型抵抗特性を有する抵抗体17の飽和電流値がさらに小さい場合についての計算結果を示す。双安定性を示す印加電圧領域が顕著に増大している。また、この計算例では明示されていないが、この場合にも、印加電圧が十分に大きいとき、ピーク電流Ipより大きい電流が流れる。 以上に述べたように、本第二の従来技術例によれば、印加電圧がヴァレイ電圧より大きいときの電流の増大は一応は抑制されるが、印加電圧が十分大きいとき、ピーク電流値以上の値まで必ず増大する。しかも、電流の抑制を強めるため、飽和電流値が小さな飽和型非線型抵抗特性を有する抵抗体17を用いると、大きな双安定領域の出現という新たな問題点が生ずる。

0007

もし、印加電圧がヴァレイ電圧より大きいときの電流の増大が十分に抑制された素子が存在すれば、上記の問題点は解消する。しかし、現在のところそのような電流電圧特性を持つ電子素子は知られていない。

発明が解決しようとする課題

0008

以上に述べたように、従来の技術は、第一の従来技術例で示したように印加電圧がヴァレイ電圧より大きいとき電流が急激に増加しピーク電流を越えるか、あるいは、第二の従来技術例で示したように、印加電圧がヴァレイ電圧より大きいときの急激な電流増加を抑制し得ても電流をピーク電流値以下に抑制するのは困難、という問題点があった。

0009

本発明の目的は、電流電圧特性が単一のピークを持ち、印加電圧がヴァレイ電圧より大きいときの電流の増大が十分に抑制された半導体機能素子を提案し、設計余裕と製作余裕の大きな半導体機能素子電子回路の実現に資することである。

課題を解決するための手段

0010

上記の目的を達成するため、本発明では、例えば図1に示すように、半絶縁性半導体基板1の上のn型のコレクタ層3の一部の上に、ウエル層6を挟む複数のバリヤ層5と7からなる二重障壁構造を含む多層構造層図1では4〜8の構造層)と、またその上にn型のエミッタ層9を形成し、かつ上記コレクタ層3とエミッタ層9の上にそれぞれコレクタ電極12とエミッタ電極11を形成した共鳴トンネル構造を有する半導体機能素子において、上記半絶縁性半導体基板1と上記コレクタ層3との間に不純物元素を添加しないアンドープ半導体のバリヤ層2を設けた構造を備えるとともに、上記エミッタ電極11の幅に対応し、上記コレクタ層3の厚さおよび不純物濃度は、エミッタ電極11から流入する電子がエミッタキャップ層10およびエミッタ層9と上記多層構造層8〜4およびコレクタ層3を介してコレクタ電極12に到達する過程で、上記エミッタキャップ層10およびエミッタ層9とコレクタ層3との間に生ずる電位差が、上記エミッタキャップ層10およびエミッタ層9とコレクタ層3間の共鳴トンネル構造の電流電圧特性のヴァレイ電圧に同等となるとき、上記コレクタ層3がピンチオフするよう選択するものである。

0011

あるいは、本発明では、例えば図5に示すように、半絶縁性半導体基板1上に形成した第1の半導体層図5では2、14、15、16を含む半導体層)の一部の上に、ウエル層6を挟む複数のバリヤ層5と7からなる二重障壁構造を含む多層構造層(図5では5〜8の構造層)と、またその上にn型のエミッタ層9を形成し、かつ上記第1の半導体層とエミッタ層9の上にそれぞれコレクタ電極12とエミッタ電極11を形成した共鳴トンネル構造を有する半導体機能素子において、上記第1の半導体層として、不純物元素を添加しないアンドープ半導体のバリヤ層2と、該バリヤ層2の上に、n型半導体のバリヤ層14およびアンドープ半導体のバリヤ層15とアンドープ半導体層16からなる逆ヘムトHEMT)構造を備えるとともに、上記エミッタ電極11の幅に対応し、上記逆ヘムト構造内のn型半導体のバリヤ層14の厚さおよび不純物濃度は、エミッタ電極11から流入する電子がエミッタキャップ層10およびエミッタ層9と上記多層構造層8〜5および逆ヘムト構造内のアンドープ半導体層16中の2次元電子ガス層を介してコレクタ電極12に到達する過程で、上記エミッタキャップ層10およびエミッタ層9と逆ヘムト構造内のアンドープ半導体層16中の2次元電子ガス層との間に生ずる電位差が、上記エミッタキャップ層10およびエミッタ層9と逆ヘムト構造内のアンドープ半導体層16中の2次元電子ガス層の間の共鳴トンネル構造の電流電圧特性のヴァレイ電圧に同等となるとき、上記逆ヘムト構造内のアンドープ半導体層16中の2次元電子ガス層がピンチオフするよう選択するものである。

0012

ここで、上記コレクタ層3または上記逆ヘムト構造14〜16内のn型半導体層14の膜厚と不純物濃度の設定値は、3ミクロン以下のエミッタ電極幅に対して、膜厚は300ナノメータ以下、不純物濃度は5×1018cm~3以下の大きさを有するものである。

0013

この場合に、上記半絶縁性半導体基板1上に形成したアンドープ半導体のバリヤ層2、その上の順次、コレクタ層3、二重障壁構造としての複数の同じ材料のバリヤ層5、7とこれに挟まれたウエル層6、ならびにエミッタ層9はそれぞれInAlAs、InGaAs、AlAs、InGaAs、InGaAsとし、また上記逆ヘムト構造14〜16内のn型半導体のバリヤ層14はInAlAs、およびアンドープ半導体のバリヤ層15、アンドープ半導体層16は各々InAlAs、InGaAsからなるとすればよい。

0014

あるいは、この場合に、上記半絶縁性半導体基板1上に形成したアンドープ半導体のバリヤ層2、その上の順次、コレクタ層3、二重障壁構造としての複数の同じ材料のバリヤ層5、7とこれに挟まれたウエル層6、ならびにエミッタ層9はそれぞれAlGaAs、GaAs、AlAs、GaAs、GaAsとし、また上記逆ヘムト構造14〜16内のn型半導体のバリヤ層14はAlGaAsおよびアンドープ半導体のバリヤ層15、アンドープ半導体16は各々AlGaAs、GaAsからなるとすることもできる。

0015

さらに、このような場合に、上記二重障壁構造を含む多層構造層を、例えば図2に示すように、エミッタ電極11の直下の領域のみならず、エミッタ電極11とコレクタ電極12との間隙の一部にまで伸ばした領域に設ける構造とすれば、エミッタコレクタ電極間距離を実質的に短くできることとなり、電極間抵抗を小さくできる利点がある。

0016

あるいはまた、上記二重障壁構造を含む多層構造層の領域の両側に間隙を介してコレクタ電極12を備えるとともに、上記多層構造層をエミッタ電極11の直下の領域に、または、該領域のみならず、エミッタ電極11とコレクタ電極12との間隙の一部にまで伸ばした領域に設けることとすれば、エミッタ電極幅が実質的に小さくなり、単一ピーク電流特性が得やすくなり、あるいはさらに電極間抵抗を低減できる利点がある。

0017

以下、本発明の第一の実施例の断面図の図1引用して作用を説明する。本発明で、基板と該n型InGaAs層3の間に、アンドープInAlAs層2を挿入することは、電子が基板側に洩れることを防止する障壁を設けることとなり、電子をn型InGaAs層3内に確実に閉じこめることにより、n型InGaAs層3中を横方向に流れる電子に対するピンチオフ効果を強めることが可能になる。つまり、これにより、後述で詳述するピンチオフ電圧以上の電圧を印加した場合の電流増大を十分に抑制することができ、単一のピーク電流特性を持つ電流電圧特性を実現しやすくすることになる。

0018

次に、エミッタ電極の大きさに対応する、n型InGaAs層3の厚さ、不純物濃度に関する条件について以下に概念的に述べる。なお、本発明の作用を説明する上で重要なのは、エミッタ電極11の直下の部分であるので、以下では、その部分についてのみ説明する。例えば層3はエミッタ電極の直下だけでなくコレクタ電極12の下まで伸びているが、以下の説明ではエミッタ電極11の直下の部分についてのみ説明する。層3の他の部分では抵抗値が十分小さいため電圧降下がゼロ、すなわち、電位が一定とみなして大きな間違いはない。本発明では、第一の従来技術と異なり、n型InGaAs層3の抵抗を無制限に小さく選ぶことはしない。このため、エミッタ電極11を接地しコレクタ電極12に正の電圧を印加すると、n型InGaAs層3の内部に横方向の電界、すなわち、電位分布が発生する。該n型InGaAs層3中を横方向に流れる電流に対するチャネル開口は、該層3の横方向の各位置において、その位置の該n型InGaAs層3の電位によって定まる。ここで電位とは、接地したエミッタ電極に対する電位をいう。チャネル開口は、該電位が増大すると単調に減少する。該電位は、エミッタ電極からコレクタ電極に向かう方向に単調に増大するため、チャネル開口はエミッタ電極直下のコレクタ電極に近い端で最小となる。

0019

以下では、エミッタ電極の大きさを所与としたときに、該n型InGaAs層3の膜厚、および不純物濃度が電流電圧特性に与える影響を、三つの場合、「場合A」、「場合B」、「場合C」に分類して述べる。第一に、該n型InGaAs層3の膜厚、および不純物濃度が十分小さい場合について述べる「場合A」。エミッタ電極を接地した状態で、コレクタ電極に印加する電圧を零ボルトから徐々に正方向に増大すると、電圧が十分小さい間は、エミッタ電極とコレクタ電極間に流れる電流は、印加電圧とともに単調に増大する。印加電圧をさらに大きくして行くと、ある印加電圧を境に印加電圧をそれ以上増大しても電流は変化しなくなる。これは、エミッタ電極直下のn型InGaAs層3のコレクタ電極に近い端で、チャネル開口が限界まで縮小する(ピンチオフする)ためである。この境となる電圧をピンチオフ電圧という。n型InGaAs層3の膜厚、および不純物濃度は十分小さいので、この時の電流値は十分小さい。従って、該層10、と該層3の間に生ずる電位差は、該層10、9、8、7、6、5、4、3よりなる共鳴トンネル構造のピーク電圧Vpより小さい。よって、この場合、共鳴トンネル構造の負性微分抵抗は、電流電圧特性に実質上は反映しない。すなわち、電流電圧特性は、電流が、印加電圧とともに最初は単調に増大するものの、ある印加電圧を境に印加電圧によらない一定の値をとるという、電流飽和型の非線型抵抗体のものとなる。

0020

第二に、n型InGaAs層3の膜厚、および不純物濃度が十分大きい場合について述べる「場合B」。この場合は、第一の従来例と近い。従って、電流電圧特性は概ね図7と同様になる。すなわち、印加電圧を増大してゆくと、電流は極大値極小値を順に経たのち単調に増大してゆく。n型InGaAs層3の膜厚、および不純物濃度が十分大きいため、層10と層3の間に生ずる電位差が、層10、9、8、7、6、5、4、3よりなる共鳴トンネル構造のヴァレイ電圧より大きくなっても、n型InGaAs層3がピンチオフしないためである。しかし、該n型InGaAs層3は、結局はある印加電圧でピンチオフし、電流値はこの印加電圧以上の電圧を印加してもほとんど増大しなくなる。従って、電流電圧特性は、電流が印加電圧とともに最初は単調に増大し、極大値をとった後に単調に減少し、極小値をとった後に再び単調に増大し、結局はある一定値をとるというものになる。

0021

第三に、n型InGaAs層3の膜厚、および不純物濃度が第一の場合ほどには小さくなく、かつ、第二の場合ほどには大きくない場合について述べる「場合C」。この場合には、電流電圧特性は、電流が印加電圧とともに最初は単調に増大し、極大値を経た後、単調に減少し、極小値を経た後、やや増加はするものの、実質上極小値と見做せる値に留まるというものになる。すなわち、単一ピーク型の電流電圧特性が実現できる。

0022

以上から、エミッタ電極の大きさを所与とした時、n型InGaAs層3の厚さ、および不純物濃度が、第三の場合「場合C」の条件を満たすとき、単一ピーク型の電流電圧特性が得られることがわかる。エミッタ電極の大きさが異なれば、上記条件を満たす、n型InGaAs層3の厚さ、および不純物濃度の具体的な値は異なるが、基本的な考え方は変化しない。

0023

単一ピーク型の電流電圧特性が得られるための、n型InGaAs層3の厚さ、および不純物濃度の具体的な値は、詳細な計算により求められる。以下に、本発明の電流電圧特性の計算例を示す。計算は、共鳴トンネル構造中を縦方向に流れる共鳴トンネル電流とn型InGaAs層3中を横方向に流れる電流の双方を考慮した一次元分布定数解析により行なった。用いたパラメータは表2のとおりである。なお、同表中のP/V比とは、ピーク電流とヴァレイ電流との比をいう。

0024

0025

エミッタ電極の幅を0.28μmに固定し、n型InGaAs層のコレクタ層3の不純物濃度を1×1018個/cm3に固定した場合の、本発明の電流電圧特性を図10aに示す。n型InGaAs層3の厚さが40nmから44nmの間の場合には、良好な単一ピーク型の特性が得られることがわかる。コレクタ層の厚さが44nm以上のときには、上述の「場合B」に相当し、単一ピーク型の良好な特性は得られず、また、コレクタ層の厚さが40nm以下のときには、上述の「場合A」に相当して、単一ピーク型の特性は得られず、電流電圧特性は、飽和型の非線型抵抗と同様の特性となる。n型InGaAs層のコレクタ層3の膜厚を40nmに固定し、不純物濃度を1×1018個/cm3に固定してエミッタ電極の幅をパラメータとした場合の、本発明の電流電圧特性を図10bに示す。エミッタ電極の幅が0.28μm以下の場合には、該電極幅の広い範囲にわたって良好な単一ピーク型の特性が得られることがわかる。該電極幅が0.32μmのときには、上述の「場合A」に相当して、単一ピーク型の特性は得られず、電流電圧特性は、飽和型の非線型抵抗と同様の特性となる。

0026

図10の例では、エミッタ電極の幅が0.28μm以下の大きさに対応して、コレクタ層3の膜厚が40nmで、不純物濃度が1×1018個/cm3である場合は、エミッタ層とコレクタ層との間に生ずる電位差と、エミッタ層とコレクタ層間の共鳴トンネル構造の電流電圧特性のヴァレイ電圧とがほぼ等しい状態でコレクタ層がピンチオフしていることを意味し、これにより、素子の電流電圧特性が単一のピークを持ち、印加電圧がヴァレイ電圧より大きいときの電流の増大を十分抑制することができることになる。そしてこれにより、設計余裕や製作余裕の大きな半導体機能素子電子回路の実現に資することが可能になる。

0027

ここに挙げた計算結果はあくまで一例であって、ここのパラメータの値には絶対的な意味はなく、一つの近似的な結果と考えるべきものである。より詳細かつ厳密な計算を実行すれば細部につき多少異なった結果が得られることは十分にあり得る。しかし、定性的には、ここで述べた結果が変更を受けることはない。

0028

本計算で用いた、n型InGaAs層3の不純物濃度、共鳴トンネル構造のパラメータ(ピーク電流密度、ピーク電圧、ヴァレイ電圧、P/V比)等は、あくまで一例であり、他のパラメータ値でも同様の特性が得られることは勿論言うまでもない。従って、本特許がこれらのパラメータ値に限定されるものでないことは言うまでもない。

0029

本発明の最も典型的な第一の実施例の断面図を図1に示した。本発明の特性上の基本的な特徴は、電流電圧特性が単一のピークを持ち、印加電圧がヴァレイ電圧より大きいときの電流がピーク電流値以下の十分小さな値に抑制可能な点である。この点で、本発明は従来の技術と異なる。また、図1の本発明の構造上の基本的な特徴は、図6の第一の従来技術との比較で述べると、(1)エミッタ電極の幅に対応し、n型InGaAs層のコレクタ層3の厚さ、およびその不純物濃度を、エミッタ層とコレクタ層間の電位差がヴァレイ電圧とほぼ等しい電圧でコレクタ層がピンチオフするよう選択している点、および(2)基板と該n型InGaAs層3の間に、アンドープInAlAs層2が挿入されている点、の二点である。これら以外の点では、図6、および表1に示した第一の従来技術と同じである。

0030

使用する半導体多層構造の一例を表3に示す。この半導体多層構造は例えば分子線エピタキシ法(MBE)で成長可能である。

0031

0032

動作原理については、前項の中で説明した通りである。

0033

本発明では、コレクタ層の膜厚と不純物濃度の設定値は、3ミクロン以下のエミッタ電極幅に対して、膜厚は300ナノメータ以下、不純物濃度は5×1018cm~3以下の大きさを有する。

0034

図2に本発明の第二の実施例の断面図を示す。本実施例は次の一点を除いて第一の実施例と同じである。すなわち、第一の実施例では該層10、9、8、7、6、5、4が該エミッタ電極11の直下の領域にのみ存在するが、第二の実施例では、該層10、9、8、7、6、5、4が該エミッタ電極11の直下の領域のみでなく、該エミッタ電極と該コレクタ電極12の間の領域まで含めた領域に存在する。但し、該層10、9、8、7、6、5、4は、該コレクタ電極の手前で途切れており、該コレクタ電極12と接することはない。本実施例では、エミッタ電極の幅は、実質上、該層10、9、8、7、6、5、4の幅と考えて差し支えない。該層10、9の抵抗率を十分小さく選んであるため、該エミッタ電極の直下でない領域の該層10、9の電位も、該エミッタ電極の直下の領域の該層10、9の電位と等しいと見做せるためである。この実施例の特長は次のとおりである。すなわち、該エミッタ電極と、該コレクタ電極の距離が、実質上、第一の実施例に比べて小さくできるため、該エミッタ電極と該コレクタ電極の間に存在する寄生抵抗を小さくできる。

0035

図3に本発明の第三の実施例の断面図を示す。本実施例は、コレクタ電極が、エミッタ電極の片側だけでなく、両側に設けられている点でのみ、第一の実施例と異なる。本実施例の長所は次のとおりである。すなわち、本実施例は左右対称なため、エミッタ電極から流入する電子は、対称面の右側では右側のコレクタ電極12へ、対称面の左側では左側のコレクタ電極13へ流入する。ところで、対称面の右側の電位/電流分布は、図1の第一の実施例でエミッタ電極の幅を二分の一にしたときの電位/電流分布と同じである。従って、本実施例では、第一の実施例でエミッタ電極幅を二分の一にしたときと同様の電流電圧特性が得られる。ところで、前項の図10の説明で述べたように、本発明で良好な単一ピーク型の電流電圧特性を得るためにはエミッタ電極の幅を十分小さくする必要がある。本実施例は、エミッタ電極の実質的な幅が実質的に小さい素子を容易に作製可能という長所をもつ。

0036

図4に本発明の第四の実施例の断面図を示す。本実施例は、次の一点を除いて第三の実施例と同じである。すなわち、第三の実施例では該層10、9、8、7、6、5、4が該エミッタ電極11の直下の領域にのみ存在するが、本実施例では、該層10、9、8、7、6、5、4が該エミッタ電極11の直下の領域のみでなく、該エミッタ電極11と該コレクタ電極12、または13の間の領域まで含めた領域に存在する。但し、該層10、9、8、7、6、5、4は、該コレクタ電極12、または13の手前で途切れており、該コレクタ電極と接することはない。本実施例では、エミッタ電極の幅は、実質上、該層10、9、8、7、6、5、4の幅と考えて差し支えない。該層10、9の抵抗率を十分小さく選んであるため、該エミッタ電極の直下でない領域の該層10、9の電位も、該エミッタ電極の直下の領域の該層10、9の電位と等しいと見做せるためである。本実施例の長所は、第二の実施例の説明で述べたのと同様に寄生抵抗が低減できることにある。

0037

以上、第一、第二、第三、第四の実施例について説明したが、これらの実施例で層10、8、4は必ずしも必須ではない。これらの層がなくても、本発明は原理的に動作可能である。従って、これらの層の一部または全部を除去したものも、実施例に含まれることは言うまでもない。但し、第一、第二、第三、第四の実施例でこれらの層を設けたのは、層10は、エミッタ電極とのオーミック接触を改善するため、層8、4は、共鳴トンネル構造を再現良く作製する上で有益なためである。

0038

図5に本発明の第五の実施例を示す。本実施例は次の諸点を除いて第一の実施例と同じである。すなわち、層4が除去されており、n型InGaAs層3の代わりにアンドープInGaAs層16が設けられており、該アンドープ層16とアンドープInAlAs層2の間に、n型InAlAs層14と、アンドープInAlAs層のバリヤ層15が挿入されている点を除いて、第一の実施例と同じである。本実施例では、アンドープInAlAs層2上の、n型InAlAs層14、アンドープInAlAs層のバリヤ層15、アンドープInGaAs層16により形成される逆HEMT構造により、アンドープInGaAs層16中に2次元電子ガス蓄積され、これが、アンドープInGaAs層16中の横方向の電流を担う。つまり、第一の実施例における、n型InGaAs層3中の電子と同様の役割を担う。

0039

本実施例の動作原理は第一の実施例と本質的に同じである。但し、本実施例においては、n型InAlAs層14の膜厚と不純物濃度を次のように選択する。すなわち、上記エミッタ電極11の幅に対応し、上記逆ヘムト構造内のn型半導体のバリヤ層14の厚さおよび不純物濃度を、エミッタ電極11から流入する電子がエミッタキャップ層10およびエミッタ層9と上記多層構造層8〜5および逆ヘムト構造内のアンドープ半導体層16中の2次元電子ガス層を介してコレクタ電極12に到達する過程で、上記エミッタキャップ層10およびエミッタ層9と逆ヘムト構造内のアンドープ半導体層16中の2次元電子ガス層との間に生ずる電位差が、上記エミッタキャップ層10およびエミッタ層9と逆ヘムト構造内のアンドープ半導体層16中の2次元電子ガス層の間の共鳴トンネル構造の電流電圧特性のヴァレイ電圧に同等となるとき、上記逆ヘムト構造内のアンドープ半導体層16中の2次元電子ガス層がピンチオフするよう選択する。

0040

n型InAlAs層14、アンドープInAlAs層のバリヤ層15、アンドープInGaAs層16の各々の膜厚の例は20nm、2nm、15nmである。またn型InAlAs層14の不純物濃度の例は2×1018個/cm3である。

0041

本実施例の長所はアンドープInGaAs層16中の2次元電子ガスの移動度が、n型InGaAs層3中の電子の移動度より大きいため、本実施例の方が第一の実施例よりも寄生抵抗が小さい点である。

0042

第一の実施例から、第二、第三、第四の実施例が派生したように、第五の実施例からも相当する実施例が派生する。また、この場合の逆ヘムト構造内のn型半導体層の膜厚と不純物濃度について設定値も、3ミクロン以下のエミッタ電極幅に対して、膜厚は300ナノメータ以下、不純物濃度は5×1018cm~3以下の大きさを有することは前記したところと同様である。これらも、本特許の実施例として含まれることは言うまでもない。

0043

以上では、InGaAs/InAlAs/AlAs系の材料系による実施例を示したが、InGaAsをGaAsに置き換え、InAlAsをAlGaAsに置き換えた、GaAs/AlGaAs/AlAs系の材料系を用いても同様の特性は実現可能である。これらも本特許の実施例に含まれることは勿論である。

0044

さらに以上では、半導体層の導電型についてn型のものを扱ったが、異なる導電型の場合として上述中の「n型」を「p型」に置き換え、説明中の「電子」を「正孔」に置き換えても同様な効果を実現できる。

発明の効果

0045

以上述べたように、本発明では、電流電圧特性が単一のピークを持ち、印加電圧がヴァレイ電圧より大きいときの電流の増大が十分に抑制された半導体機能素子を提案した。本発明を、半導体機能素子電子回路に適用すれば、消費電力が小さく、かつ、設計余裕/製作余裕の大きな回路を実現可能となる。

図面の簡単な説明

0046

図1本発明の典型である、第一の実施例の断面図。
図2第二の実施例の断面図。
図3第三の実施例の断面図。
図4第四の実施例の断面図。
図5第五の実施例の断面図。
図6第一の従来技術例の断面図。
図7第一の従来技術例の特性例。
図8第二の従来技術例の回路図。
図9第二の従来技術例の特性図。
図10本発明の特性の計算結果を示す図。

--

0047

1…半絶縁性InP基板
2…アンドープInAlAs層
3…n型InGaAs層
4…アンドープInGaAs層
5…アンドープAlAs層
6…アンドープInGaAs層
7…アンドープAlAs層
8…アンドープInGaAs層
9…n型InGaAs層
10…高濃度n型InGaAs層
11…エミッタ電極
12…コレクタ電極
13…追加されたコレクタ電極
14…n型InAlAs層
15…アンドープInAlAs層
16…アンドープInGaAs層

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ