図面 (/)

この項目の情報は公開日時点(1996年5月17日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (15)

目的

液晶容量に画素電圧を書き込む駆動装置書込み電圧劣化をなくして、画質改善低消費電力化を達成し、外付部品を低減する。

構成

液晶負荷を構成する液晶容量にアナログ駆動信号を供給する液晶駆動回路において、前記液晶容量に接続する出力端子1本あたり複数の演算増幅器を設け、選択的に動作させることで合成のダイナミックレンジを拡大する。

概要

背景

テレビ受像機パソコン、その他の電子機器は、アナログからデジタル信号処理形態に変遷しつつあり、また小型化と消費電力低減の観点からその表示デバイスとして液晶表示装置を用いる傾向にある。

液晶表示装置は、基本的には2組の電極群の交差部で形成される多数の画素で二次元画面を構成するが、特に上記交差点トランジスタを配置した所謂TFT型として知られるアクティブマトリクス型液晶表示装置は、高速応答速度,高画質および低消費電力の点から多用されている。

この種の液晶表示装置は、表示データに対応する多階調電圧をデジタルデータにより演算あるいは選択により列ごとまたは画面ごとに階調電圧を出力するドライバすなわち駆動回路を備え、この駆動回路から液晶の各画素を構成する液晶容量に電圧印加することで所要の画像を表示する。

また、液晶表示装置の表示の多色化に伴い、ドライバ(駆動回路)は8階調→64階調→256階調とその選択数は増加している。

図11は本発明を適用する液晶表示装置の基本構成を説明する概略ブロック図であって、LCPはTFT液晶表示パネル、DRVドレイン電極画素信号を供給するドレイン駆動回路(以下、ドレインドライバ、単にドライバとも言う)、RVGは基準電圧発生回路DDCはDC/DCコンバータCTRコントローラ、GRVはコモン電極ゲート電極)に駆動電圧を供給するゲート駆動回路、CAVGはゲート電極に駆動電圧を印加するコモン交流化電圧発生回路GDRはゲートドライバBLバックライトである。

同図において、ここでは駆動回路DVRは64階調を出力する。すなわち、ドライバDVRはTFT液晶パネルLCPのドレイン側に接続され基準電圧となる9本の基本階調電V0 〜V8 を基準電圧発生回路RVGより得るその9電圧間の電圧をそれぞれ8分割することで8×8=64階調電圧を発生する。

DC/DCコンバータDDCは電源電圧VCCから所定の駆動電圧を生成し、これを基準電圧発生回路RVGとゲート駆動回路GRVに印加する。

なお、コントローラCTRはゲート駆動回路GRVとドレイン駆動回路DVRを同期させて所定の画素を選択駆動し、またバックライトBLは液晶パネルLP照明するための光源であり、液晶パネルCLPの裏面に設置される。

図12は図11に示した本発明を適用する液晶表示装置のドレイン駆動回路DVRの構成を説明するブロック図であって、BAはバッファアンプSTSは64階調選択回路(×240)、LAT(1),LAT(2)は240ラッチ回路(1),(2)、LADSはラッチアドレスセレクタ、CLCCはクロック制御回路、DRCはデータ反転回路、STGは64階調生成回路である。

同図において、デジタル表示データD00〜D25はデータ反転回路DRCを介して240ラッチ回路(1)と240ラッチ回路(2)LAT(2)に供給される。このデータのラッチは、シフトクロックSHLとクロック制御回路CLCCからのクロック信号とでシフトレジスタからなるラッチアドレスセレクタLADSで実行される。

240ラッチ回路(1)と240ラッチ回路(2)LAT(2)に供給されたデジタル表示データは、64階調生成回路STGからの64階調データにより64階調選択回路STSを介してバッファアンプBAに印加される。

バッファアンプBAは階調データを液晶容量のチャージに必要とする所要レベルアナログ電圧に変換して、その変換信号Y1〜Y240を液晶パネルの1ライン分の各画素に印加する。

また、ドライバの方式はオペアンプ演算増幅器)方式や抵抗分割方式等がある。オペアンプ方式はドライバ内において液晶容量に印加する端子出力端子)1本に1個の演算増幅器(オペアンプ)を有している。特に、スイッチトキャパシタ(SC)よる反転正転アンプはその特長から比較的電力が小さいとされ携帯用を意識した液晶表示装置に使用され始めた。

図13は従来の液晶駆動装置(ドライバ)の一例を説明する回路図であって、画像表示データであるデジタル入力を液晶容量に印加するためのアナログ電圧に変換するD/Aコンバータから構成される。

同図は所謂バイナリウエイト抵抗型液晶ドライバであって、バイナリウエイトR,2R,・・・・2(n-2) ×R,2(n-1) ×Rをもつ複数の抵抗R1 ,R2 ,・・・・Rn-1 ,Rn のアレイと複数のスイッチS1 ,S2 ,・・・・Sn-1 ,Sn を組合せ、デジタル入力に応じてスイッチコントロールSWCでスイッチS1 ,S2 ,・・・・Sn-1 ,Sn を制御し、各デジタル入力に応じたウエイトに対する電圧を演算増幅器OPに入力することで、液晶容量に供給するアナログ出力電圧Vout を得るものである。

このアナログ出力電圧Vout は、Vout =−Vref ×(D0/R+D1/2R +・・・・D(n-1)/2(n-1)× R となる。但し、Dn は0または1。

図14は従来の液晶駆動装置(ドライバ)の他例を説明する回路図であって、図13と同様に画像表示データであるデジタル入力を液晶容量に印加するためのアナログ電圧に変換するD/Aコンバータから構成される。

同図は所謂スイッチドキャパシタ型(または、キャパシタアレイ型)液晶ドライバであって、バイナリ比C,C/2,C/4,・・・・C/2n-1 を持つ複数のキャパシタと複数のスイッチS1 ,S2 ,・・・・SN-1 ,SN を組合せ、デジタル入力に応じてスイッチコントロールSWCでスイッチS1 ,S2 ,・・・・SN-1 ,SN を制御し、各デジタル入力に応じたウエイトに対する電圧を演算増幅器OPに入力することで、液晶容量に供給するアナログ出力電圧Vout を得るものである。

このアナログ出力電圧Vout は、Vout =Vref ×Cset /(Cset +Cb)で与えられる。なお、Cset は入力データに対応して出力電圧Vout を生成するキャパシタで、Cb はCset 以外の設置に接続されるキャパシタである。

ドライバの出力に接続するアンプは液晶容量に目的の電圧を書き込むことが役目である。近年の液晶表示装置は、多色化はもとより高解像度の観点から1ライン表示時間を短くするため、そのドライバは高速で液晶容量に目的の電圧を書き込むことが必要になる。

そのためアンプの出力インピーダンスは出来るだけ小さいこと、すなわち高出力電流のアンプ要求される。高出力電流のアンプを得ようとすればアンプが大きくなり消費電力が増える。SC方式アンプにおいても同様である。

なお、この種の液晶駆動装置に関する従来技術を開示したものとしては、CQ出版社1991年8月10日発行「トランジスタ技術SPECIAL No.16 」第16〜25頁、特開平5−94159号公報を挙げることができる。

概要

液晶容量に画素電圧を書き込む駆動装置書込み電圧劣化をなくして、画質改善低消費電力化を達成し、外付部品を低減する。

液晶負荷を構成する液晶容量にアナログ駆動信号を供給する液晶駆動回路において、前記液晶容量に接続する出力端子1本あたり複数の演算増幅器を設け、選択的に動作させることで合成のダイナミックレンジを拡大する。

目的

本発明の目的は上記従来技術の諸問題を解消し、表示画像の画質改善と消費電力の低減および外付部品を低減した液晶駆動回路を提供することにある。

効果

実績

技術文献被引用数
4件
牽制数
10件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

液晶負荷を構成する液晶容量にアナログ駆動信号を供給する液晶駆動回路において、前記液晶容量に接続する出力端子1本あたり複数の目標電圧にそれぞれ合わせて選択的に動作する複数の演算増幅器を設けたことを特徴とする液晶駆動回路。

請求項2

基本階調電圧を入力して選択された分圧電圧を出力する分圧電圧選択用スイッチと、液晶負荷を構成する液晶容量にアナログ駆動信号を供給するバッファアンプ部と、前記分圧電圧選択用スイッチに選択信号を供給する分圧電圧選択制御回路とを備えた液晶駆動回路において、前記バッファアンプを、前記分圧電圧選択用スイッチの出力電圧に基づいて階調電圧を選択する階調電圧選択用スイッチと、前記階調電圧選択用スイッチの出力電圧を前記液晶負荷のシンク電流に対応する目標電圧レベルに合わせて動作する第1の演算増幅器およびソース電流に対応する目標電圧レベルに合わせて動作する第2の演算増幅器と、前記第1の演算増幅器と前記第2の演算増幅器をプリチャージするためのプリチャージ用スイッチと、前記第1の演算増幅器と前記第2の演算増幅器を前記シンク電流とソース電流に対応するそれぞれの目標電圧レベルで選択的に動作させるための増幅器切換え制御回路とから少なくとも構成したことを特徴とする液晶駆動回路。

請求項3

請求項2において、前記第1の演算増幅器および前記第2の演算増幅器を0dBのボルテージフォロア方式としたことを特徴とする液晶駆動回路。

請求項4

請求項2において、前記プリチャージ用スイッチで電源電圧又は接地電位にプリチャージした後、一旦中間電位を出力し、その後所定の目標電圧レベルを出力することを特徴とする液晶駆動回路。

技術分野

0001

本発明は、テレビ受像機パソコン、その他の画像表示に用いる液晶表示装置にかかり、特に表示画像画質改善消費電力の低減および外付部品を低減した液晶駆動回路に関する。

背景技術

0002

テレビ受像機やパソコン、その他の電子機器は、アナログからデジタル信号処理形態に変遷しつつあり、また小型化と消費電力低減の観点からその表示デバイスとして液晶表示装置を用いる傾向にある。

0003

液晶表示装置は、基本的には2組の電極群の交差部で形成される多数の画素で二次元画面を構成するが、特に上記交差点トランジスタを配置した所謂TFT型として知られるアクティブマトリクス型液晶表示装置は、高速応答速度,高画質および低消費電力の点から多用されている。

0004

この種の液晶表示装置は、表示データに対応する多階調電圧をデジタルデータにより演算あるいは選択により列ごとまたは画面ごとに階調電圧を出力するドライバすなわち駆動回路を備え、この駆動回路から液晶の各画素を構成する液晶容量に電圧印加することで所要の画像を表示する。

0005

また、液晶表示装置の表示の多色化に伴い、ドライバ(駆動回路)は8階調→64階調→256階調とその選択数は増加している。

0006

図11は本発明を適用する液晶表示装置の基本構成を説明する概略ブロック図であって、LCPはTFT液晶表示パネル、DRVドレイン電極画素信号を供給するドレイン駆動回路(以下、ドレインドライバ、単にドライバとも言う)、RVGは基準電圧発生回路DDCはDC/DCコンバータCTRコントローラ、GRVはコモン電極ゲート電極)に駆動電圧を供給するゲート駆動回路、CAVGはゲート電極に駆動電圧を印加するコモン交流化電圧発生回路GDRはゲートドライバBLバックライトである。

0007

同図において、ここでは駆動回路DVRは64階調を出力する。すなわち、ドライバDVRはTFT液晶パネルLCPのドレイン側に接続され基準電圧となる9本の基本階調電V0 〜V8 を基準電圧発生回路RVGより得るその9電圧間の電圧をそれぞれ8分割することで8×8=64階調電圧を発生する。

0008

DC/DCコンバータDDCは電源電圧VCCから所定の駆動電圧を生成し、これを基準電圧発生回路RVGとゲート駆動回路GRVに印加する。

0009

なお、コントローラCTRはゲート駆動回路GRVとドレイン駆動回路DVRを同期させて所定の画素を選択駆動し、またバックライトBLは液晶パネルLP照明するための光源であり、液晶パネルCLPの裏面に設置される。

0010

図12図11に示した本発明を適用する液晶表示装置のドレイン駆動回路DVRの構成を説明するブロック図であって、BAはバッファアンプSTSは64階調選択回路(×240)、LAT(1),LAT(2)は240ラッチ回路(1),(2)、LADSはラッチアドレスセレクタ、CLCCはクロック制御回路、DRCはデータ反転回路、STGは64階調生成回路である。

0011

同図において、デジタル表示データD00〜D25はデータ反転回路DRCを介して240ラッチ回路(1)と240ラッチ回路(2)LAT(2)に供給される。このデータのラッチは、シフトクロックSHLとクロック制御回路CLCCからのクロック信号とでシフトレジスタからなるラッチアドレスセレクタLADSで実行される。

0012

240ラッチ回路(1)と240ラッチ回路(2)LAT(2)に供給されたデジタル表示データは、64階調生成回路STGからの64階調データにより64階調選択回路STSを介してバッファアンプBAに印加される。

0013

バッファアンプBAは階調データを液晶容量のチャージに必要とする所要レベルアナログ電圧に変換して、その変換信号Y1〜Y240を液晶パネルの1ライン分の各画素に印加する。

0014

また、ドライバの方式はオペアンプ演算増幅器)方式や抵抗分割方式等がある。オペアンプ方式はドライバ内において液晶容量に印加する端子出力端子)1本に1個の演算増幅器(オペアンプ)を有している。特に、スイッチトキャパシタ(SC)よる反転正転アンプはその特長から比較的電力が小さいとされ携帯用を意識した液晶表示装置に使用され始めた。

0015

図13は従来の液晶駆動装置(ドライバ)の一例を説明する回路図であって、画像表示データであるデジタル入力を液晶容量に印加するためのアナログ電圧に変換するD/Aコンバータから構成される。

0016

同図は所謂バイナリウエイト抵抗型液晶ドライバであって、バイナリウエイトR,2R,・・・・2(n-2) ×R,2(n-1) ×Rをもつ複数の抵抗R1 ,R2 ,・・・・Rn-1 ,Rn のアレイと複数のスイッチS1 ,S2 ,・・・・Sn-1 ,Sn を組合せ、デジタル入力に応じてスイッチコントロールSWCでスイッチS1 ,S2 ,・・・・Sn-1 ,Sn を制御し、各デジタル入力に応じたウエイトに対する電圧を演算増幅器OPに入力することで、液晶容量に供給するアナログ出力電圧Vout を得るものである。

0017

このアナログ出力電圧Vout は、Vout =−Vref ×(D0/R+D1/2R +・・・・D(n-1)/2(n-1)× R となる。但し、Dn は0または1。

0018

図14は従来の液晶駆動装置(ドライバ)の他例を説明する回路図であって、図13と同様に画像表示データであるデジタル入力を液晶容量に印加するためのアナログ電圧に変換するD/Aコンバータから構成される。

0019

同図は所謂スイッチドキャパシタ型(または、キャパシタアレイ型)液晶ドライバであって、バイナリ比C,C/2,C/4,・・・・C/2n-1 を持つ複数のキャパシタと複数のスイッチS1 ,S2 ,・・・・SN-1 ,SN を組合せ、デジタル入力に応じてスイッチコントロールSWCでスイッチS1 ,S2 ,・・・・SN-1 ,SN を制御し、各デジタル入力に応じたウエイトに対する電圧を演算増幅器OPに入力することで、液晶容量に供給するアナログ出力電圧Vout を得るものである。

0020

このアナログ出力電圧Vout は、Vout =Vref ×Cset /(Cset +Cb)で与えられる。なお、Cset は入力データに対応して出力電圧Vout を生成するキャパシタで、Cb はCset 以外の設置に接続されるキャパシタである。

0021

ドライバの出力に接続するアンプは液晶容量に目的の電圧を書き込むことが役目である。近年の液晶表示装置は、多色化はもとより高解像度の観点から1ライン表示時間を短くするため、そのドライバは高速で液晶容量に目的の電圧を書き込むことが必要になる。

0022

そのためアンプの出力インピーダンスは出来るだけ小さいこと、すなわち高出力電流のアンプ要求される。高出力電流のアンプを得ようとすればアンプが大きくなり消費電力が増える。SC方式アンプにおいても同様である。

0023

なお、この種の液晶駆動装置に関する従来技術を開示したものとしては、CQ出版社1991年8月10日発行「トランジスタ技術SPECIAL No.16 」第16〜25頁、特開平5−94159号公報を挙げることができる。

発明が解決しようとする課題

0024

上記従来の技術において、スイッチドキャパシタ方式のドライバでは、その演算増幅器(オペアンプ)の周囲にコンデンサを付加して表示用の入力データに依存してコンデンサ(キャパシタ)の電荷量を変え、その電荷量から出力電圧を演算する方式である。

0025

この方式のドライバではコンデンサの容量のばらつきが出力電圧に大きく左右されると共に、コンデンサとしてアンプの入力容量を無視できる程度の比較的大きな容量が必要となる。

0026

また、常にコンデンサの電荷量にリセットをかける必要があるため、そのコントロールを行うためのスイッチ素子を多く設ける必要がある。

0027

さらに、オペアンプ回路部では低消費電力を低減する観点から回路構成を簡素化せざるを得ないため、出力部は電流源トランジスタ駆動用トランジスタから構成される。そして、駆動用トランジスタの電流方向に適合出来るようにあらかじめ高電位、又は低電位プリチャージしておく必要がある。

0028

上記プリチャージはコモン電極に交流電圧Vcomを印加する所謂Vcom交流方式では、Vcomの変化時に負荷である液晶容量の電位変動による電流がピーク電流となる。このピーク電流は高電位、又は低電位により補うことが出来る。

0029

しかし、例えばプリチャージが高電位のときにVcom交流プリチャージ電位の妨げになるように働いた場合は、目的のプリチャージ電位に至らず、また目標出力電位がその電位より高い場合はアンプは定電流源トランジスタからの駆動を強いられることになり、目標出力電圧を1ライン内で出せなくなるという問題がある。すなわち、駆動回路を構成するアンプのダイナミックレンジが上記電圧範囲を十分にカバー切れなくなって駆動電圧に歪みが発生し、表示品質劣化するという問題がある。

0030

また、上記従来の駆動装置では、抵抗あるいはコンデンサを切り換えるための複雑なスイッチ群を必要とするため、構成が複雑になるという問題もある。

0031

本発明の目的は上記従来技術の諸問題を解消し、表示画像の画質改善と消費電力の低減および外付部品を低減した液晶駆動回路を提供することにある。

課題を解決するための手段

0032

上記目的を達成するために、本発明は、シンク電流ソース電流専用のアンプ各々を設け目標出力電圧レベルに合わせてどちらか一方を使い、シンク電流、ソース電流専用のアンプ各々をゲイン0dBのボルテージフォロア方式とすることでダイナミックレンジを拡大して表示品質の劣化を防止し、また前記従来技術におけるバイナリウエイト抵抗方式の液晶ドライバあるいはスイッチドキャパシタ方式での切換えスイッチ群やスイッチドキャパシタ方式に必須のコンデンサを不用にし、また、そのコンデンサ群の電荷をリセットするための複雑なスイッチ素子群も不用として、構成を簡素化したものである。

0033

すなわち、請求項1に記載の第1の発明は、液晶負荷を構成する液晶容量にアナログ駆動信号を供給する液晶駆動回路において、前記液晶容量に接続する出力端子1本あたり複数の目標電圧にそれぞれ合わせて選択的に動作する複数の演算増幅器を設けたことを特徴とする。

0034

また、請求項2に記載の第2の発明は、基本階調電圧を入力して選択された分圧電圧を出力する分圧電圧選択用スイッチと、液晶負荷を構成する液晶容量にアナログ駆動信号を供給するバッファアンプ部と、前記分圧電圧選択用スイッチに選択信号を供給する分圧電圧選択制御回路とを備えた液晶駆動回路において、前記バッファアンプを、前記分圧電圧選択用スイッチの出力電圧に基づいて階調電圧を選択する階調電圧選択用スイッチと、前記階調電圧選択用スイッチの出力電圧を前記液晶負荷のシンク電流に対応する目標電圧レベルに合わせて動作する第1の演算増幅器およびソース電流に対応する目標電圧レベルに合わせて動作する第2の演算増幅器と、前記第1の演算増幅器と前記第2の演算増幅器をプリチャージするためのプリチャージ用スイッチと、前記第1の演算増幅器と前記第2の演算増幅器を前記シンク電流とソース電流に対応するそれぞれの目標電圧レベルで選択的に動作させるための増幅器切換え制御回路とから少なくとも構成したことを特徴とする。

0035

さらに、請求項3に記載の第3の発明は、第2の発明において前記第1の演算増幅器および前記第2の演算増幅器を0dBボルテージフォロア方式としたことを特徴とする。

0036

そして、請求項4に記載の第4の発明は、第2の発明において前記プリチャージ用スイッチで電源電圧又は接地電位にプリチャージした後、一旦中間電位を出力し、その後所定の目標電圧レベルを出力することを特徴とする。

0037

上記本発明の構成としたことにより、液晶容量に供給する目標出力電圧を得るためのシンク電流専用アンプ出力電圧範囲はVCC(電源電圧)−1Vからほぼ0V、その反対にソース電流専用アンプの出力電圧範囲は1VからほぼVCCにすることが可能である。すなわち、これら2種類のアンプの特徴を活かしてお互いが出せる出力電圧範囲を入力データにより切り換えることで出力振幅範囲(ダイナッミクレンジ)を広く取ることができる。また、アンプの切り換え時には片側アンプのみ動作状態にしてもう一方は非動作にすることでアンプ部の消費電流も低減し、結果としてドライバの消費電力を低減でき、液晶表示装置の消費電力を大幅に小さくすることが可能となる。

0038

すなわち、前記第1の発明の構成において、前記液晶容量に接続する出力端子1本あたり複数設けた演算増幅器の各々のダイナミックレンジの合成範囲はその目標電圧であるシンク電圧ソース電圧のそれぞれの範囲を余裕を持ってカバーし、出力電圧全体のダイナミックレンジを広く設定する。

0039

また、前記第2の発明の構成において、分圧電圧選択用スイッチは基本階調電圧を入力して選択された分圧電圧を出力し、バッファアンプ部は液晶負荷を構成する液晶容量にアナログ駆動信号を供給する。また、分圧電圧選択制御回路は前記分圧電圧選択用スイッチに選択信号を供給する。

0040

そして、前記バッファアンプを構成する階調電圧選択用スイッチは前記分圧電圧選択用スイッチの出力電圧に基づいて階調電圧を選択し、第1の演算増幅器およびソース電流に対応する目標電圧レベルに合わせて動作する第2の演算増幅器は前記階調電圧選択用スイッチの出力電圧を前記液晶負荷のシンク電流に対応する目標電圧レベルに合わせて動作する。

0041

さらに、プリチャージ用スイッチは前記第1の演算増幅器と前記第2の演算増幅器をプリチャージし、増幅器切換え制御回路は前記第1の演算増幅器と前記第2の演算増幅器を前記シンク電流とソース電流に対応するそれぞれの目標電圧レベルで選択的に動作させる。

0042

さらに、前記第3の発明の構成において、前記第1の演算増幅器および前記第2の演算増幅器を0dBボルテージフォロア方式としたことにより、出力電圧は階調電圧と同電位となる。

0043

そして、前記第4の発明の構成において、前記プリチャージ用スイッチは電源電圧又は接地電位にプリチャージした後、一旦中間電位を出力し、その後所定の目標電圧レベルを出力する。

0044

以下、本発明の実施例につき、図面を参照して詳細に説明する。

0045

図1は本発明による液晶駆動装置の概略構成を説明するブロック図であって、40はバッファアンプ、50は基本階調電圧入力、70は分圧電圧選択用スイッチ、80は階調電圧選択用スイッチ、90は第1の演算増幅器、100は第2の演算増幅器、130はプリチャージ用スイッチ、140は液晶負荷、150は増幅器切換え制御回路、160は分圧電圧選択制御回路である。

0046

同図において、分圧電圧選択用スイッチ70は基本階調電圧50を入力して選択された分圧電圧をバッファアンプ部40の階調電圧選択用スイッチ80に出力する。バッファアンプ部40は液晶負荷140を構成する液晶容量にアナログ駆動信号(電圧)を供給する。

0047

前記バッファアンプ部40を構成する階調電圧選択用スイッチ80は前記分圧電圧選択用スイッチ70の出力電圧に基づいて階調電圧を選択し、増幅器切換え制御回路150の制御の下に第1の演算増幅器90および第2の演算増幅器100に選択的に印加する。

0048

第1の演算増幅器90は前記階調電圧選択用スイッチ80の出力電圧を前記液晶負荷のソース電流に対応する目標電圧レベルに合わせて動作し、第2の演算増幅器100は前記階調電圧選択用スイッチ80の出力電圧を前記液晶負荷のシンク電流に対応する目標電圧レベルに合わせて動作する。

0049

さらに、プリチャージ用スイッチ130は前記第1の演算増幅器90と前記第2の演算増幅器100をプリチャージする。

0050

これにより、前記液晶容量に接続する出力端子1本あたり設けた第1と第2の演算増幅器の各々のダイナミックレンジの合成範囲がそのシンク電圧とソース電圧の範囲を余裕を持ってカバーし、出力電圧全体のダイナミックレンジを広く設定する。また、第1と第2の演算増幅器は選択的に動作するので、消費電力が低減される。

0051

図2は本発明による液晶駆動装置の第1実施例を説明するバッファアンプ部回りの1回路分を示す回路図であって、4はバッファアンプ部、5は基本階調電圧入力端子(Vn 〜V0 )、6は分圧抵抗群、7(S0 〜Sn )は分圧抵抗選択用スイッチ素子群、8A,8Bは中間電圧または階調電圧選択用スイッチ素子(S1 ,S2 )、9は第1の演算増幅器であるシンク電流専用アンプ(S)、10は第2の演算増幅器であるソース電流専用アンプ(S)、11,11Aはシンク電流専用アンプ選択スイッチ素子(SA)、12,12Aはソース電流専用アンプ選択スイッチ素子(SB)、13は電源電圧プリチャージ用スイッチ素子SVCC)、14は液晶負荷であるドライバ負荷、15はアンプ回路スイッチ素子制御回路コントロール回路)、16は分圧電圧回路スイッチ制御回路(コントロール回路)である。また、Isinkはシンク電流、Isourceはソース電流である。

0052

図3図2に示した本発明による液晶駆動装置の第1実施例を説明するバッファアンプ部の動作を説明する要部波形図であって、Yはバッファアンプの出力電圧、VCCは電源電圧、Vcom はコモン電圧、17は目標出力電圧である。

0053

本実施例では基本階調入力端子5(Vn 〜V0 )から入力する端子間の電圧で階調電圧を得るために高抵抗による分圧抵抗群6から構成した分圧電圧発生回路を設け、入力デジタルデータに対応させて階調選択素子制御回路である分圧電圧回路スイッチ制御回路(コントロール回路)16により目的の階調電圧を分圧電圧からスイッチ素子S0 からSn のいずれかのスイッチ素子をオン(ON)させてアンプに入力する。

0054

バッファアンプ部4では1水平期間ごとのコモン電圧Vcom の反転時に、あらかじめ電源電圧プリチャージ用スイッチ素子(SVCC)13をオンすることでVCC電位に出力端子Yの電位をプリチャージする。その後、シンク電流専用アンプ選択スイッチ素子(SA)11,11Aを働かせて中間電位Vmまで電位を下げる。

0055

そのため、中間電圧または階調電圧選択用スイッチ素子(S2 )8Bとシンク電流専用アンプ選択スイッチ素子(SA)11,11Aをオンさせる。

0056

本実施例では、1H目で中間電位Vm以下の電位を、その次の2H目でVm以上の電位を得るようにしてある。そのため、1H目はVm以下であるので中間電圧または階調電圧選択用スイッチ素子(S1 )8Aとシンク電流専用アンプ選択スイッチ素子(SA)11,11Aをオンさせて目標電位を得る。

0057

次の2H目は1H目と同様にVCCプリチャージを行なって中間電位Vmまで電位を下げる。その後、中間電圧または階調電圧選択用スイッチ素子(S1 )8Aとソース電流専用アンプ選択スイッチ素子(SB)12,12Aをオンさせてソース電流専用アンプ(B)10により目標電圧まで上げる。

0058

図4図2に示した本発明による液晶駆動装置の第1実施例を説明するバッファアンプの具体的な構成例を説明する回路図であり、本構成例では目標出力電圧をVaとしている。図5は同じくそのコントロール回路部15の具体的な構成例を説明する回路図、図6電源部の具体的な構成例を説明する回路図であって、図3と同一符号は同一機能部分に相当する。

0059

図4図5図6図3に示す要部波形図を得るための回路構成例であって、トランジスタ構成論理構成が本例にとどまらないことは言うまでもない。

0060

本実施例の構成によって、駆動回路を構成するアンプのダイナミックレンジは必要とする出力電圧範囲を十分にカバーすることができ、駆動電圧に歪みが発生することがないため、高品質の画像表示が可能となる。

0061

上記の実施例では、駆動回路を構成するアンプを電源電圧VCCにプリチャージするように構成したが、本発明はこれに限るものではなく、次の実施例のような構成とすることもできる。

0062

図7は本発明による液晶駆動装置の第2実施例を説明するバッファアンプ部回りの1回路分を示す回路図であって、図2と同一符号は同一部分に相当し、13’は接地電位プリチャージ用スイッチ素子(SGND )である。

0063

図8図7に示した本発明による液晶駆動装置の第2実施例を説明するバッファアンプ部の動作を説明する要部波形図であって、GNDは接地電位、図3と同一符号は同一部分に対応する。

0064

本実施例でも、上記第1実施例と同様に、基本階調入力端子5(Vn 〜V0 )から入力するの端子間の電圧で階調電圧を得るために高抵抗による分圧抵抗群6から構成した分圧電圧発生回路を設け、入力デジタルデータに対応させて階調選択素子制御回路である分圧電圧回路スイッチ制御回路(コントロール回路)16により目的の階調電圧を分圧電圧からスイッチ素子S0 からSn のいずれかのスイッチ素子をオン(ON)させてアンプに入力する。

0065

バッファアンプ部4では1水平期間ごとのコモン電圧Vcom の反転時に、あらかじめ接地電圧プリチャージ用スイッチ素子(SGND)13をオンすることで接地電位GNDに出力端子Yの電位をプリチャージする。その後、ソース電流専用アンプ選択スイッチ素子(SB)12,12Aを働かせて中間電位Vmまで電位を上げる。そのため、中間電圧または階調電圧選択用スイッチ素子(S2 )8Bとソース電流専用アンプ選択スイッチ素子(SB)12,12Aをオンさせる。本実施例では、1H目で中間電位Vm以下の電位を、その次の2H目でVm以上の電位を得るようにしてある。そのため、1H目はVm以下であるので中間電圧または階調電圧選択用スイッチ素子(S1 )8Aとシンク電流専用アンプ選択スイッチ素子(SA)11をオンさせて目標電位まで下げる。

0066

次の2H目は接地電圧プリチャージ用スイッチ素子(SGND)13をオンすることで1H目と同様にGNDプリチャージを行なって中間電位Vmまで電位を上げる。その後、中間電圧または階調電圧選択用スイッチ素子(S1 )8Aとソース電流専用アンプ選択スイッチ素子(SB)12,12Aをオンさせてソース電流専用アンプ(B)10により目標電圧まで上げる。

0067

図9図7に示した本発明による液晶駆動装置の第2実施例を説明するバッファアンプの具体的な構成例を説明する回路図であり、本構成例では目標出力電圧をVaとしている。図10は同じくそのコントロール回路部15の具体的な構成例を説明する回路図であって、図3と同一符号は同一機能部分に相当する。なお、電源部は前記図6と同一構成である。

0068

また、前記と同様に、トランジスタ構成や論理構成が本例にとどまらないことは言うまでもない。

0069

本実施例の構成によっても、駆動回路を構成するアンプのダイナミックレンジは必要とする出力電圧範囲を十分にカバーすることができ、駆動電圧に歪みが発生することがないため、高品質の画像表示が可能となる。

発明の効果

0070

以上説明したように、本発明によれば、駆動回路を構成する演算増幅器(バッファアンプ)のダイナミックレンジは液晶負荷を駆動するために必要とする出力電圧範囲を十分にカバーすることができ、駆動電圧に歪みが発生することがないため、高品質の画像表示が可能となる。

0071

そして、上記バッファアンプとしてボルテージフォロア方式のオペアンプ等とすることにより出力電圧を階調電圧と同電位にすることが可能となる。さらに、1水平期間内で動作させるバッファアンプは1種類のためシンクソース共用で構成するボルテージフォロアに比べて低消費電力となる。

0072

さらに、スイッチドキャパシタ型のバッファアンプのように、回路構成に演算用コンデンサを必要としないためにエージング工程を削減することができ、IC化する際のチップ単価が安くなる等のコストに対する面でも有利である。

0073

また、バッファアンプをMOSトランジスタで構成した場合、その入力インピーダンスは非常に大きいために、基本階調電圧端子抵抗群の抵抗も高抵抗とすることができるため、外付けの基本階調電圧回路の出力インピーダンスも大きくすることができ、その結果として液晶駆動回路の周辺回路低消費電力化も図ることができる。

0074

なお、特に本発明の方式では、VccあるいはGNDプリチャージ後に中間電位まで下げるあるいは上げるので目標電圧が中間電位付近にある場合、速く液晶容量に所要の電圧を書き込むことができる。中間電位は周知の通り液晶表示画面で特に敏感な電圧であるため画質改善にも効果がある。

図面の簡単な説明

0075

図1本発明による液晶駆動装置の概略構成を説明するブロック図である。
図2本発明による液晶駆動装置の第1実施例を説明するバッファアンプ部回りの1回路分を示す回路図である。
図3本発明による液晶駆動装置の第1実施例を説明するバッファアンプ部の動作を説明する要部波形図である。
図4本発明による液晶駆動装置の第1実施例を説明するバッファアンプの具体的な構成例を説明する回路図である。
図5本発明による液晶駆動装置の第1実施例を説明するコントロール回路部の具体的な構成例を説明する回路図である。
図6本発明による液晶駆動装置の第1実施例を説明する電源部の具体的な構成例を説明する回路図である。
図7本発明による液晶駆動装置の第2実施例を説明するバッファアンプ部回りの1回路分を示す回路図である。
図8本発明による液晶駆動装置の第2実施例を説明するバッファアンプ部の動作を説明する要部波形図である。
図9本発明による液晶駆動装置の第2実施例を説明するバッファアンプの具体的な構成例を説明する回路図である。
図10本発明による液晶駆動装置の第2実施例を説明するコントロール回路部の具体的な構成例を説明する回路図である。
図11本発明を適用する液晶表示装置の基本構成を説明する概略ブロック図である。
図12本発明を適用する液晶表示装置のドレイン駆動回路の構成を説明するブロック図である。
図13従来の液晶駆動回路の一例を説明する回路図である。
図14従来の液晶駆動回路の他例を説明する回路図である。

--

0076

4バッファアンプ部
5基本階調電圧入力端子(Vn 〜V0 )
6分圧抵抗群
7 分圧抵抗選択用スイッチ素子群(S0 〜Sn )
8A,8B中間電圧または階調電圧選択用スイッチ素子(S1 ,S2 )
9 第1の演算増幅器であるシンク電流専用アンプ(S)
10 第2の演算増幅器であるソース電流専用アンプ(S)
11 シンク電流専用アンプ選択スイッチ素子(SA)
12 ソース電流専用アンプ選択スイッチ素子(SB)
13電源電圧プリチャージ用スイッチ素子(SVCC)
14液晶負荷であるドライバ負荷
15アンプ回路スイッチ素子制御回路(コントロール回路)
16分圧電圧回路スイッチ制御回路(コントロール回路)
Isink シンク電流
Isource ソース電流
40 バッファアンプ
50 基本階調電圧入力
70 分圧電圧選択用スイッチ
80 階調電圧選択用スイッチ
90 第1の演算増幅器
100 第2の演算増幅器
130 プリチャージ用スイッチ
140 液晶負荷
150増幅器切換え制御回路
160 分圧電圧選択制御回路。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ