図面 (/)

技術 電源制御装置の制御方法

出願人 株式会社京三製作所
発明者 譲原逸男
出願日 1994年8月12日 (26年4ヶ月経過) 出願番号 1994-190715
公開日 1996年2月27日 (24年10ヶ月経過) 公開番号 1996-054939
状態 特許登録済
技術分野 フィードバック制御一般 電気的変量の制御(電圧,電流の制御一般) DC‐DCコンバータ
主要キーワード デカード 各切替位置 サンプル値制御 二次遅れ要素 定格抵抗値 自動制御回路 閉ループ制御回路 デジタルフィードバック信号
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(1996年2月27日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (17)

目的

本発明は、電源出力負荷広範囲に変動して、利得や位相が大幅に変化しても高速応答を可能にする時分割多重デジタル閉ループ制御方法を提供することである。

構成

負荷Ro の広範囲の変動によって、正常モードから異常モード、または異常モードから正常モードへと制御モードが変化する度に、その制御モードに相当した基準入力信号フィードバック信号運転選択機能部8と異常判別機能部9によって高速自動選択し、この選択に対応してアナログ閉ループ回路2が定電流制御系、定電圧制御系あるいは定電力制御系を高速に自動選択し、時分割多重デジタル閉ループ自動制御回路1Bを自動制御する。

概要

背景

時分割多重デジタル閉ループ制御を行うと、多機能で高精度の高性能電源制御装置製作が容易になる。この場合、電源出力負荷インピーダンスの変動が起因して制御ループの利得や位相に大幅な変化が生じた場合でも、前記電源制御装置は乱調せず安定を維持することが必要である。

従来のこの種の時分割多重デジタル閉ループ制御回路で制御される電源制御装置は、制御の乱調を防止するため、アナログ閉ループ制御回路で制御される電源制御装置と比べて制御応答を大幅に遅く選定しなければならない。その要因は、電源出力の負荷インピーダンスが広範囲に変動すると、一巡伝達関数の利得や位相が大幅に変化し、制御応答は高周波数域に移動して位相余裕が無くなるためである。

言い替えると、電源出力を時分割多重デジタル閉ループ自動制御するサンプル値制御体において、制御の安定を維持するための制御応答は必ずサンプリング周波数の半周波数以下の低周波数域に選定しなければならない。さらに電源出力の利得変動を伴う負荷遅れ要素制御動作としての積分動作などが加わると位相遅れが更に加わるので、制御の安定を維持するための制御応答は更に低周波数域で動作するように選定しなければならなくなる。その結果、制御応答の遅い時分割多重デジタル閉ループ制御となってしまう。

従来のこの種の時分割多重デジタル閉ループ自動制御回路を備えた直流電源装置の一例を図9に示して説明する。

図9において、1Aは時分割多重デジタル閉ループ自動制御回路であり、この時分割多重デジタル閉ループ自動制御回路1Aにおいて、3はデジタル信号に変換された基準入力信号、4はデジタル信号に変換された過電圧制限基準入力信号、5はデジタル信号に変換された過電流制限基準入力信号、6はデジタル信号に変換された過電力制限基準入力信号、7は正常モードにおける電圧V,電流Iまたは電力P制御の運転選択機能部、8は過負荷の異常モードにおける電圧V,電流Iまたは電力P制御の運転選択機能部、9は異常判別機能部、10A及び10Bは正常または異常モードの切替器、11A及び11Bは電圧V,電流Iまたは電力Pの制御信号の切替器、12は積分動作を行う時分割デジタル制御動作回路、13はデジタル信号をアナログ信号に変換するD/A変換器、14は出力電圧を検出するアナログ信号をデジタル信号に変換するA/D変換器、15は出力電流を検出するアナログ信号をデジタル信号に変換するA/D変換器、16はデジタル乗算器、17はアナログ信号で動作するトランジスタ駆動回路、20A,20B,21A及び21Bは出力電圧V0 を調整するためのトランジスタスイッチ素子、22は入力電源、23は変圧器、24は整流器、25はインダクタンス、26はキャパシタンス、27は出力電流検出器、28は出力電圧検出器、29は負荷インピーダンスである。

このように構成された自動制御回路1Aにおいて、始めに正常モードについて説明する。

切替器10Aと10Bは正常モード側(図9に示す切替器10Aと10Bは共に正常モード側を選択している)に切り替わっている。また、運転選択機能部7は制御の対象が電圧V,電流Iまたは電力P制御のいずれのモードであるかを選択している。その運転選択機能部7の選択信号は、切替器10Aを経由して切替器11Bを運転機能選択部7の選択に相当したフィードバック信号(電圧V,電流Iまたは電力P)が選択されるように切り替える。

そして、切替器11Bの出力信号であるフィードバック信号(電圧V,電流Iまたは電力P)は、時分割デジタル制御動作回路12に伝送される。また、基準入力信号3は、切替器10Bを経由して時分割デジタル制御動作回路12に伝送される。時分割デジタル制御動作回路12の出力信号は、D/A変換器13でアナログ信号に変換された後、トランジスタ駆動回路17に伝送される。トランジスタ駆動回路17の出力信号は、トランジスタスイッチ素子20A,20B,21A及び21Bを駆動する。入力電源22から供給される直流電力は、トランジスタスイッチ素子20A,20B,21A及び21Bにより出力量可変できる機能を有したインバータ動作交流に変換され、変圧器23と整流器24を経由して直流に変換される。

出力電流検出器27と出力電圧検出器28は、負荷の状態を検出するための検出器であり、各検出器27、28の出力信号であるフィードバック信号は、A/D変換器14,15及び乗算器16を経由して切替器11Bに送られる。

こうして閉ループ自動制御されて図の電源制御装置が正常モードで運転しているとき、電源出力の負荷異常で負荷29が過負荷になると、出力電流検出器27と出力電圧検出器28の各出力信号は、A/D変換器14,15及び乗算器16を経由して運転選択機能部8に伝送され、運転選択機能部8で異常モード選択され、異常判別機能部9で異常判別される。

そして、異常判別機能部9で切替器10Aと切替器10Bを異常モード側に切り替える。また、運転選択機能部8で過電圧、過電流または過電力異常のいずれのモードであるか選択され、その運転選択機能部8の選択信号は、切替器10Aを経由して切替器11Bを運転選択機能部8の選択に相当したフィードバック信号(電圧、電流または電力)の選択をするように切り替える。

そして、切替器11Bの出力信号であるフィードバック信号は、時分割デジタル制御動作回路12に伝送される。また、同時に運転選択機能部8の選択信号は、運転選択機能部8の選択に相当した過電圧制限基準入力信号4,過電流制限基準入力信号5または過電力制限基準入力信号6を選択するよう切替器11Aを切り替える。そして、過電圧制限基準入力信号4,過電流制限基準入力信号5または過電力制限基準入力信号6は、切替器11Aと切替器10Bを経由して時分割デジタル制御動作回路12に伝送される。時分割デジタル制御動作回路12以降の動作は正常モードの動作と同様である。

こうして図9の電源制御装置は、閉ループ自動制御されて異常モードでの運転へと切り替えられる。

次に、上記の正常モードや異常モードにおける閉ループ自動制御系安定判別について説明する。図10〜図12は、上記図9の時分割多重デジタル閉ループ自動制御回路1Aの制御系の一例を示すブロック線図であり、図10〜図12の例では定電流制御系を示している。図9を用いて図10〜図12を説明する。

図10〜図12において、Iref は基準入力信号3または過電流制限基準入力信号5に相当した電流基準入力信号、Ifbは切替器11Bの出力信号に相当した電流フィードバック信号、Gi は時分割デジタル制御動作回路12の伝達関数、Gs はサンプリング周期Ts のむだ時間要素の伝達関数、Gcはトランジスタ駆動回路17の入力信号Vc の変化量と負荷29に印加される出力電圧Vo の変化量との両者の比の利得(遅れ要素を含まない)、Gm はインダクタンス25、キャパシタンス26及び負荷29による二次遅れ要素の伝達関数、Gr は負荷インピーダンスRo の逆数すなわちコンダクタンスの利得、Gifb は負荷29に流れる出力電流Io の変化量と電流検出器27の出力信号である電流フィードバック信号Ifbの変化量との両者の比の利得である。

図10及び図11に示したGi ,Gs ,Gc,Gm ,Gr ,Gifb を以下に示す式(1)〜(4)、(7)、(8)により定義する。

概要

本発明は、電源出力の負荷が広範囲に変動して、利得や位相が大幅に変化しても高速応答を可能にする時分割多重デジタル閉ループ制御方法を提供することである。

負荷Ro の広範囲の変動によって、正常モードから異常モード、または異常モードから正常モードへと制御モードが変化する度に、その制御モードに相当した基準入力信号とフィードバック信号を運転選択機能部8と異常判別機能部9によって高速自動選択し、この選択に対応してアナログ閉ループ回路2が定電流制御系、定電圧制御系あるいは定電力制御系を高速に自動選択し、時分割多重デジタル閉ループ自動制御回路1Bを自動制御する。

目的

〔目的〕本発明は、上記問題点に鑑みてなされたもので、電源出力の負荷が広範囲に変動して、利得や位相が大幅に変化しても高速応答を可能にする時分割多重デジタル閉ループ制御方法を提供することを目的とする。

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

時分割多重デジタル閉ループ制御回路を備えた電源制御装置において、前記時分割多重デジタル閉ループ制御回路の出力の次段アナログ閉ループ回路を接続し、当該アナログ閉ループ回路が当該時分割多重デジタル閉ループ制御回路から入力されるアナログ入力指令信号によって電源の出力を変化させる制御信号を出力する電源制御装置の制御方法であって、前記時分割多重デジタル閉ループ制御回路が前記電源の出力状態に基づいて定電流制御を選択した場合は、前記アナログ閉ループ回路も定電流制御を自動選択し、前記時分割多重デジタル閉ループ制御回路が前記電源の出力状態に基づいて定電圧制御を選択した場合は、前記アナログ閉ループ回路も定電圧制御を自動選択し、前記時分割多重デジタル閉ループ制御回路が前記電源の出力状態に基づいて定電力制御を選択した場合は、前記アナログ閉ループ回路も定電力制御を自動選択して時分割多重デジタル閉ループ自動制御を行うことを特徴とする電源制御装置の制御方法。

請求項2

前記アナログ閉ループ回路は、定電流制御、定電圧制御あるいは定電力制御を自動選択した場合、その定電流制御系、定電圧制御系及び定電力制御系の各自動安定ループを形成して、前記時分割多重デジタル閉ループ自動制御を行うことを特徴とする請求項1記載の電源制御装置の制御方法。

技術分野

背景技術

0002

時分割多重デジタル閉ループ制御を行うと、多機能で高精度の高性能電源制御装置製作が容易になる。この場合、電源出力負荷インピーダンスの変動が起因して制御ループの利得や位相に大幅な変化が生じた場合でも、前記電源制御装置は乱調せず安定を維持することが必要である。

0003

従来のこの種の時分割多重デジタル閉ループ制御回路で制御される電源制御装置は、制御の乱調を防止するため、アナログ閉ループ制御回路で制御される電源制御装置と比べて制御応答を大幅に遅く選定しなければならない。その要因は、電源出力の負荷インピーダンスが広範囲に変動すると、一巡伝達関数の利得や位相が大幅に変化し、制御応答は高周波数域に移動して位相余裕が無くなるためである。

0004

言い替えると、電源出力を時分割多重デジタル閉ループ自動制御するサンプル値制御体において、制御の安定を維持するための制御応答は必ずサンプリング周波数の半周波数以下の低周波数域に選定しなければならない。さらに電源出力の利得変動を伴う負荷遅れ要素制御動作としての積分動作などが加わると位相遅れが更に加わるので、制御の安定を維持するための制御応答は更に低周波数域で動作するように選定しなければならなくなる。その結果、制御応答の遅い時分割多重デジタル閉ループ制御となってしまう。

0005

従来のこの種の時分割多重デジタル閉ループ自動制御回路を備えた直流電源装置の一例を図9に示して説明する。

0006

図9において、1Aは時分割多重デジタル閉ループ自動制御回路であり、この時分割多重デジタル閉ループ自動制御回路1Aにおいて、3はデジタル信号に変換された基準入力信号、4はデジタル信号に変換された過電圧制限基準入力信号、5はデジタル信号に変換された過電流制限基準入力信号、6はデジタル信号に変換された過電力制限基準入力信号、7は正常モードにおける電圧V,電流Iまたは電力P制御の運転選択機能部、8は過負荷の異常モードにおける電圧V,電流Iまたは電力P制御の運転選択機能部、9は異常判別機能部、10A及び10Bは正常または異常モードの切替器、11A及び11Bは電圧V,電流Iまたは電力Pの制御信号の切替器、12は積分動作を行う時分割デジタル制御動作回路、13はデジタル信号をアナログ信号に変換するD/A変換器、14は出力電圧を検出するアナログ信号をデジタル信号に変換するA/D変換器、15は出力電流を検出するアナログ信号をデジタル信号に変換するA/D変換器、16はデジタル乗算器、17はアナログ信号で動作するトランジスタ駆動回路、20A,20B,21A及び21Bは出力電圧V0 を調整するためのトランジスタスイッチ素子、22は入力電源、23は変圧器、24は整流器、25はインダクタンス、26はキャパシタンス、27は出力電流検出器、28は出力電圧検出器、29は負荷インピーダンスである。

0007

このように構成された自動制御回路1Aにおいて、始めに正常モードについて説明する。

0008

切替器10Aと10Bは正常モード側図9に示す切替器10Aと10Bは共に正常モード側を選択している)に切り替わっている。また、運転選択機能部7は制御の対象が電圧V,電流Iまたは電力P制御のいずれのモードであるかを選択している。その運転選択機能部7の選択信号は、切替器10Aを経由して切替器11Bを運転機能選択部7の選択に相当したフィードバック信号(電圧V,電流Iまたは電力P)が選択されるように切り替える。

0009

そして、切替器11Bの出力信号であるフィードバック信号(電圧V,電流Iまたは電力P)は、時分割デジタル制御動作回路12に伝送される。また、基準入力信号3は、切替器10Bを経由して時分割デジタル制御動作回路12に伝送される。時分割デジタル制御動作回路12の出力信号は、D/A変換器13でアナログ信号に変換された後、トランジスタ駆動回路17に伝送される。トランジスタ駆動回路17の出力信号は、トランジスタスイッチ素子20A,20B,21A及び21Bを駆動する。入力電源22から供給される直流電力は、トランジスタスイッチ素子20A,20B,21A及び21Bにより出力量可変できる機能を有したインバータ動作交流に変換され、変圧器23と整流器24を経由して直流に変換される。

0010

出力電流検出器27と出力電圧検出器28は、負荷の状態を検出するための検出器であり、各検出器27、28の出力信号であるフィードバック信号は、A/D変換器14,15及び乗算器16を経由して切替器11Bに送られる。

0011

こうして閉ループ自動制御されて図の電源制御装置が正常モードで運転しているとき、電源出力の負荷異常で負荷29が過負荷になると、出力電流検出器27と出力電圧検出器28の各出力信号は、A/D変換器14,15及び乗算器16を経由して運転選択機能部8に伝送され、運転選択機能部8で異常モード選択され、異常判別機能部9で異常判別される。

0012

そして、異常判別機能部9で切替器10Aと切替器10Bを異常モード側に切り替える。また、運転選択機能部8で過電圧、過電流または過電力異常のいずれのモードであるか選択され、その運転選択機能部8の選択信号は、切替器10Aを経由して切替器11Bを運転選択機能部8の選択に相当したフィードバック信号(電圧、電流または電力)の選択をするように切り替える。

0013

そして、切替器11Bの出力信号であるフィードバック信号は、時分割デジタル制御動作回路12に伝送される。また、同時に運転選択機能部8の選択信号は、運転選択機能部8の選択に相当した過電圧制限基準入力信号4,過電流制限基準入力信号5または過電力制限基準入力信号6を選択するよう切替器11Aを切り替える。そして、過電圧制限基準入力信号4,過電流制限基準入力信号5または過電力制限基準入力信号6は、切替器11Aと切替器10Bを経由して時分割デジタル制御動作回路12に伝送される。時分割デジタル制御動作回路12以降の動作は正常モードの動作と同様である。

0014

こうして図9の電源制御装置は、閉ループ自動制御されて異常モードでの運転へと切り替えられる。

0015

次に、上記の正常モードや異常モードにおける閉ループ自動制御系安定判別について説明する。図10図12は、上記図9の時分割多重デジタル閉ループ自動制御回路1Aの制御系の一例を示すブロック線図であり、図10図12の例では定電流制御系を示している。図9を用いて図10図12を説明する。

0016

図10図12において、Iref は基準入力信号3または過電流制限基準入力信号5に相当した電流基準入力信号、Ifbは切替器11Bの出力信号に相当した電流フィードバック信号、Gi は時分割デジタル制御動作回路12の伝達関数、Gs はサンプリング周期Ts のむだ時間要素の伝達関数、Gcはトランジスタ駆動回路17の入力信号Vc の変化量と負荷29に印加される出力電圧Vo の変化量との両者の比の利得(遅れ要素を含まない)、Gm はインダクタンス25、キャパシタンス26及び負荷29による二次遅れ要素の伝達関数、Gr は負荷インピーダンスRo の逆数すなわちコンダクタンスの利得、Gifb は負荷29に流れる出力電流Io の変化量と電流検出器27の出力信号である電流フィードバック信号Ifbの変化量との両者の比の利得である。

0017

図10及び図11に示したGi ,Gs ,Gc,Gm ,Gr ,Gifb を以下に示す式(1)〜(4)、(7)、(8)により定義する。

0018

0019

0020

0021

0022

ここで、Vc (100%)はVc の定格電圧値
Vo (100%)はVo の定格電圧値
Io (100%)はIo の定格電流値
Ro (100%)はRo の定格抵抗値
Ti は積分定数
S は複素数
であり、式(4)のωn 及びζωn は、次式(5)、(6)により定義される。

0023

0024

0025

0026

0027

ここで、Ifb(100%)はIfbの定格電流値である。また、図11において、Gidc 、Gitを、次式(9)、(10)により定義する。

0028

0029

0030

このように定義すると、式(10)は一巡伝達関数を表す。また、式(9)において、GcGr部分に上記式(3)、(7)を代入すると、次式(11)に示すようになる。

0031

0032

さらに、式(9)において、Gifb 部分に上記式(8)を代入すると、次式(12)に示すようになる。

0033

0034

一般に、Iifb (100%)はIifb (100%)=Vc (100%)と選定する。したがって、式(12)は、次式(13)となり、図11のブロック線図は、図12に示すブロック線図に変換できる。

0035

0036

こうして図12のブロック線図を用いて制御の安定判別を調べる。図13は、図12のブロック線図における一巡伝達関数Gitのボード線図である。図13のボード線図において、定電流制御ループについて制御の安定判別を調べる。

0037

伝達関数Gm は、L0 =0.76mH,C0=3.3μFとする。定格負荷抵抗Ro =Ro (100%)=40Ω,Vo =Vo (100%)=1000V,Io =Io (100%)=25Aの正常モードで運転している時、図13のボード線図の利得|Git1|dB と位相∠Git1 の線図を選定した場合の安定判別を初めに調べる。同線図から、|Git1|dB が0dBを横切る時の位相∠Git1 は−130degで、位相余裕は+50deg有り、制御系は安定で、この時の制御応答は3.2Krad/sが得られる。

0038

この状態から負荷抵抗が正常モードのRo =40Ωから異常モードのRo =0.4Ωに変化すると、上記式(13)に示した利得はGidc =1からGidc =10に増加する。この影響で上記式(10)の一巡伝達関数Gitの利得が10倍増加し、図13に示す|Git1|dB 線図の0dBを横切る角周波数は26Krad/sに移動し、ゲイン余裕は−15dBとなり制御系は不安定状態になる。

0039

この異常モードのRo =4Ω負荷状態でも安定を保つためには、制御応答を更に遅く選定した図13の|Git2|dB と∠Git2 の線図を用いる。この場合の|Git2|dB が0dBを横切る時の位相∠Git2 は−130degで、位相余裕は+50deg、ゲイン余裕は+6dBとなり、制御系は安定で、この時の制御応答は3.2Krad/sが得られる。

0040

こうして、図13の|Git2|dB と∠Git2 の線図を用いれば、正常モードのRo =40Ωから異常モードのRo =4Ωまでの負荷変動に対して安定は維持できる。しかしながら、制御応答は3.2Krad/sから320rad/sの範囲で変動する。すなわち、図13の|Git2|dB と∠Git2 の線図を選定すると、その負荷変動範囲で安定は維持できるが、負荷がRo =40Ωの場合には、制御応答が320rad/sとなる。これは、|Git1|dB と位相∠Git1の線図を選定した(Ro =40Ω)場合の制御応答である3.2Krad/sに対して、1デカード低い320rad/sの制御応答になっている。さらに負荷が正常モードのRo =40Ωから異常モードのRo =4Ωまで変動する場合は、|Git3|dB の線図に示すようにRo =40Ωの負荷状態での制御応答を32rad/sとする必要がある。これは|Git1|dB と位相∠Git1 の線図での制御応答である3.2Krad/sに対して、2デカード低い制御応答になっている。

0041

したがって、正常モードのRo =40Ωから異常モードのRo =4Ωまでの負荷変動に対して、制御系の安定維持を得るには、Ro =40Ωの負荷状態での制御応答を32rad/sにする必要がある。その結果、制御応答の遅い時分割多重デジタル閉ループ制御となってしまう。

0042

次に、定電力制御を選択した場合の安定判別を調べる。図14図16は、定電力制御系のブロック線図であり、図9を用いて図14図16を説明する。

0043

図14図16において、Pref は、基準入力信号3または過電力制限基準入力信号6に相当した電力基準入力信号、Pfbは、切替器11Bの出力信号に相当した電力フィードバック信号、Gi ,Gs ,Gc及びGm は、図10図12に示した名称記号と同一であり、Gp は、負荷29に印加される出力電圧Vo と出力電力Po の両者の変化量の比の利得、Gpfb は、負荷29に印加される出力電力Po の変化量と電流検出器27及び電圧検出器28の出力信号を受信したデジタル乗算器16の出力信号からの電力フィードバック信号Pfbの変化量の両者の比の利得である。

0044

図14及び図15に示したGp ,Gpfb を次式(14)〜(16)により定義する。

0045

0046

制御系安定のため、Vo はVo (100%)を使用する。したがって、Gp は、次式(15)となる。

0047

0048

0049

ここで、Po (100%)はPo の定格電力値である。また、図15において、Gpdc ,Gptを、次式(17)、(18)により定義すると、

0050

0051

0052

式(18)は、一巡伝達関数を表す。また、式(17)において、GcGpの部分に上記式(3)、(15)を代入すると、次式(19)に示すようになる。

0053

0054

したがって、上記式(17)は、次式(20)に示すようになる。

0055

0056

一般に、Pfb(100%)=Vc (100%)/2と選定する。したがって、式(20)は、次式(21)となり、図15のブロック線図は図16に示すブロック線図に変換できる。

0057

0058

こうして、図16のブロック線図を用いて制御の安定判別を調べる。図16は、図12に比べると、一巡伝達関数の式(18)のGptと上記式(10)のGitは、同利得になることが分かる。そのため、前述した図12の定電流制御系の安定判別と同様になる。したがって、正常モードのRo =40Ωから異常モードのRo =0.4Ωまでの負荷変動に対して、定電力制御系の安定維持を得るには、前述した定電流制御系と同様に、制御応答の遅い時分割多重デジタル閉ループ制御系を選定する必要がある。

0059

次に、定電圧制御系を選択した場合の安定判別を調べる。図9に示すインダクタンス25に直流電流が連続して流れる様な出力電流が負荷29に流れている時、出力電圧Vo は、整流器24の出力電圧の平均値で制御される。しかしながら、無負荷になって負荷29に電流が流れず、その結果、インダクタンス25に直流電流が殆ど流れなくなり、出力電圧Vo が、整流器24の出力電圧のピーク値を示す場合、出力電圧Vo は、整流器24の出力電圧のピーク値となり、出力電圧の定電圧制御は整流器24の出力電圧のピーク値で制御される。このように、負荷が全負荷から無負荷まで変動する時、定電圧制御系の利得が大幅に変動する。したがって、定電圧制御系の安定維持を得るには、前述した定電流制御系と同様に、制御応答の遅い時分割多重デジタル閉ループ制御系を選定しなければならない。

発明が解決しようとする課題

0060

上記従来の時分割多重デジタル閉ループ制御回路で制御される電源制御装置にあっては、定電流制御系、定電力制御系あるいは定電圧制御系のいずれを選択した場合であっても、電源出力の負荷が全負荷から無負荷まで変動する時、各制御系の利得や位相が大幅に変動するため、各制御系の安定維持を得るためには、制御応答の遅い時分割多重デジタル閉ループ制御系を選定しなければならないという問題点があった。したがって、高速の制御応答が可能な時分割多重デジタル閉ループ制御方法に最適な手段の開発が望まれている。

0061

〔目的〕本発明は、上記問題点に鑑みてなされたもので、電源出力の負荷が広範囲に変動して、利得や位相が大幅に変化しても高速応答を可能にする時分割多重デジタル閉ループ制御方法を提供することを目的とする。

課題を解決するための手段

0062

請求項1記載の発明は、時分割多重デジタル閉ループ制御回路を備えた電源制御装置において、前記時分割多重デジタル閉ループ制御回路の出力の次段にアナログ閉ループ回路を接続し、当該アナログ閉ループ回路が当該時分割多重デジタル閉ループ制御回路から入力されるアナログ入力指令信号によって電源の出力を変化させる制御信号を出力する電源制御装置の制御方法であって、前記時分割多重デジタル閉ループ制御回路が前記電源の出力状態に基づいて定電流制御を選択した場合は、前記アナログ閉ループ回路も定電流制御を自動選択し、前記時分割多重デジタル閉ループ制御回路が前記電源の出力状態に基づいて定電圧制御を選択した場合は、前記アナログ閉ループ回路も定電圧制御を自動選択し、前記時分割多重デジタル閉ループ制御回路が前記電源の出力状態に基づいて定電力制御を選択した場合は、前記アナログ閉ループ回路も定電力制御を自動選択して時分割多重デジタル閉ループ自動制御を行うことを特徴としている。

0063

また、この場合、請求項2に記載するように、前記アナログ閉ループ回路は、定電流制御、定電圧制御あるいは定電力制御を自動選択した場合、その定電流制御系、定電圧制御系及び定電力制御系の各自動安定ループを形成して、前記時分割多重デジタル閉ループ自動制御を行うようにしている。

0064

請求項1及び請求項2記載の発明によれば、時分割多重デジタル閉ループ制御回路を備えた電源制御装置において、前記時分割多重デジタル閉ループ制御回路の出力の次段にアナログ閉ループ回路を接続し、当該アナログ閉ループ回路が当該時分割多重デジタル閉ループ制御回路から入力されるアナログ入力指令信号によって電源の出力を変化させる制御信号を出力する電源制御装置の制御方法であって、前記時分割多重デジタル閉ループ制御回路が前記電源の出力状態に基づいて定電流制御、定電圧制御あるいは定電力制御を選択した場合は、前記アナログ閉ループ回路も定電流制御、定電圧制御あるいは定電力制御を自動選択して時分割多重デジタル閉ループ自動制御を行う。

0065

また、前記アナログ閉ループ回路は、定電流制御、定電圧制御あるいは定電力制御を自動選択した場合、その定電流制御系、定電圧制御系及び定電力制御系の各自動安定ループを形成して、前記時分割多重デジタル閉ループ自動制御を行う機能を備えている。したがって、電源出力の負荷が広範囲に変動しても、時分割多重デジタル閉ループ全体としての一巡伝達関数の利得変動を抑制できるとともに、高速の制御応答が可能になる。

0066

以下、図1図8を参照して実施例を詳細に説明する。図1図8は、本発明に係わる時分割多重デジタル閉ループ制御回路を適用した電源制御装置の一実施例を示す図である。

0067

まず、構成を説明する。図1は、本発明に係わる時分割多重デジタル閉ループ制御回路を適用した直流電源制御装置の一実施例を示す回路図、図2は、本発明に係わる時分割多重デジタル閉ループ制御回路を適用した交流電源制御装置の一実施例を示す回路図である。なお、図1及び図2において、上記従来の図9に示した回路図と同一の構成部分には、同一符号を付している。

0068

図1及び図2において、1Bは自動安定回路としてのアナログ閉ループ回路を搭載した時分割多重デジタル閉ループ自動制御回路、2は自動安定回路としてのアナログ閉ループ回路である。11Cは、電圧V,電流Iまたは電力P制御信号の切替器、18は比例と積分動作を行うアナログ制御動作回路、19はアナログ乗算器であり、その他の部分は、上記図9に示した構成と同一符号を付しており、説明を省略する。

0069

次に、動作を説明する。図1及び図2の自動制御回路1Bにおいて、始めに正常モードの動作について説明する。

0070

切替器10Aと切替器10Bは、正常モード側(図1及び図2に示す切替器10Aと切替器10Bは共に正常モード側を)に切り替わっている。また、正常モードの運転選択機能部7は、制御の対象が電圧V,電流Iまたは電力P制御のいずれのモードであるかを選択している。その運転選択機能部7の選択信号は、切替器10Aを経由して切替器11B及び切替器11Cの各切替位置を運転選択機能部7の選択モードに応じたフィードバック信号(電圧V,電流Iまたは電力P)が選択されるように切り替える。

0071

そして、切替器11Bの出力信号であるデジタルフィードバック信号は、時分割デジタル制御動作回路12に伝送され、切替器11Cの出力信号であるアナログフィードバック信号は、アナログ制御動作回路18に伝送される。また、基準入力信号3は、切替器10Bを経由して時分割デジタル制御動作回路12に伝送される。時分割デジタル制御動作回路12の出力信号は、D/A変換器13によりアナログ信号に変換された後、アナログ閉ループ回路2へのアナログ入力指令信号としてアナログ制御動作回路18に伝送される。そして、アナログ制御動作回路18の出力信号は、トランジスタ駆動回路17に伝送される。

0072

図1において、トランジスタ駆動回路17の出力信号は、トランジスタスイッチ素子20A,20B,21A及び21Bを駆動する。入力電源22から供給される直流電力は、トランジスタスイッチ素子20A,20B,21A及び21Bにより出力量を可変できる機能を有したインバータ動作で交流に変換され、変圧器23と整流器24を経由して直流に変換される。その直流に変換された電力は、インダクタンス25とキャパシタンス26を経由して負荷29に送られる。

0073

また、図2において、トランジスタ駆動回路17の出力信号は、トランジスタスイッチ素子20A,20B,21A及び21Bを駆動する。入力電源22から供給される直流電力は、トランジスタスイッチ素子20A,20B,21A及び21Bにより出力量を可変できる機能を有したインバータ動作で交流に変換され、その交流に変換された電力は、変圧器23を経由した後、インダクタンス25とキャパシタンス26を経由して負荷29に送られる。

0074

図1図2において、出力電流検出器27と出力電圧検出器28は、負荷の状態を監視するための検出器であり、各検出器27、28の出力信号であるフィードバック信号は、アナログ閉ループ回路2向けとして直接及びアナログ乗算器19を経由して切替器11cへ送られると同時にデジタル閉ループ回路向けに、A/D変換器14,15及び乗算器16を経由して切替器11Bに送られる。

0075

こうして閉ループ自動制御されて図1及び図2の電源制御装置が正常モードで運転しているとき、電源出力の負荷異常で負荷29が過負荷になると、出力電流検出器27と出力電圧検出器28の各出力信号は、A/D変換器14,15及び乗算器16を経由して運転選択機能部8に伝送され、運転選択機能部8で異常モード選択され、異常判別機能部9で異常判別される。

0076

そして、異常判別機能部9で切替器10Aと切替器10Bを異常モード側に切り替える。また、運転選択機能部8で過電圧、過電流または過電力異常のいずれのモードであるか選択され、その運転選択機能部8の選択信号は、切替器10Aを経由して切替器11Bと切替器11Cを運転選択機能部8の選択に相当したフィードバック信号(電圧、電流または電力)の選択をするように切り替える。

0077

そして、切替器11Bの出力信号であるデジタルフィードバック信号は、時分割デジタル制御動作回路12に伝送され、また切替器11cの出力信号であるアナログフィードバック信号は、アナログ制御動作回路18に伝送されると同時に、運転選択機能部8の選択信号は、その選択モードに相当した過電圧制限基準入力信号4,過電流制限基準入力信号5または過電力制限基準入力信号6を選択するよう切替器11Aを切り替える。そして、過電圧制限基準入力信号4,過電流制限基準入力信号5または過電力制限基準入力信号6は、切替器11Aと切替器10Bを経由して時分割デジタル制御動作回路12に伝送される。

0078

時分割デジタル制御動作回路12の出力信号は、D/A変換器13でアナログ信号に変換された後、アナログ閉ループ回路2へのアナログ入力指令信号としてアナログ制御動作回路18に伝送される。アナログ制御動作回路18以降の動作は、正常モードの動作と同様である。

0079

こうして図1及び図2の電源制御装置は、閉ループ自動制御されて異常モードへの運転へと切り替えられる。以上の一連の動作によって、高速制御応答が実現できる。この高速制御応答を実現するための基本原理と安定判別について、上記図1及び図2の電源制御装置における正常モード及び異常モードの閉ループ自動制御系に基づいて説明する。

0080

なお、図1及び図2の時分割デジタル制御動作回路12の出力信号の手段としては、切替器10Bの出力信号である基準入力信号と切替器11Bの出力信号であるフィードバック信号との差を積分する方法、その積分した信号にさらに切替器10Bの出力信号である基準入力信号をバイアス量として加算する方法やその他の方法が考えられる。

0081

図3は、上記図1及び図2の時分割多重デジタル閉ループ自動制御回路1Bの制御系の一例を示すブロック線図であり、図3の例では定電流制御系を示している。図1を用いて図3を説明する。

0082

図3(a)において、Iref は基準入力信号3または過電流制限基準入力信号5に相当した電流基準入力信号、Ie はアナログ制御動作回路18への電流入力指令信号、Ifbは切替器11Bまたは11cの出力信号に相当した電流フィードバック信号、Gi は時分割デジタル制御動作回路12の伝達関数、Gs はサンプリング周期Ts のむだ時間要素の伝達関数、Gpiはアナログ制御動作回路18の伝達関数、Gcはトランジスタ駆動回路17の入力信号Vc の変化量と負荷29に印加される出力電圧Vo の変化量との両者の比の利得(遅れ要素を含まない)、Gm はインダクタンス25、キャパシタンス26及び負荷29による二次遅れ要素の伝達関数、Gr は負荷インピーダンスRo の逆数すなわちコンダクタンスの利得、Gifb は負荷29に流れる出力電流Io の変化量と電流検出器27の出力信号である電流フィードバック信号Ifbの変化量との両者の比の利得である。なお、Gi ,Gs ,Gc ,Gm ,Gr ,Gifb は上記従来の図10及び図11の各ブロック線図に示した名称記号と定義が同じである。

0083

この図3(a)において、Gpiを次式(22)により定義する。

0084

0085

ここで、Kは比例定数、Tpiは積分定数である。また、図3(b)のブロック線図において、Glpを次式(23)により定義すると、図3(a)のブロック線図は、図3(b)のブロック線図に変換することができる。

0086

0087

図3(a)に示すIe とIfbの比のIfb/Ie は、アナログ閉ループ伝達関数であり、これをMとすると、次式(24)で表すことができる。

0088

0089

また、図3の一巡伝達関数Gilt は、次式(25)となる。

0090

0091

自動安定回路としての前記アナログ閉ループ回路2の時分割多重デジタル閉ループ自動制御回路1B内における効果は、式(24)に示したアナログ閉ループ伝達関数による効果である。このアナログ閉ループ伝達関数のボード線図を図4に示して説明すると、図4に示す前記アナログ閉ループ回路2の閉ループ制御系は、負荷抵抗が正常モードのRo =40Ωから異常モードのRo =0.4Ωに抵抗値が100倍変化し、その影響で従来技術で示すような一巡伝達関数の利得が100倍増加しても、この図4のボード線図の利得|M|dBと位相∠Mで示す閉ループ制御系Mは安定であり、利得変動も少ないことを示している。

0092

さらに、アナログ閉ループ回路2の効果によって、位相余裕が大きく、高周波数の制御応答が得られる。すなわち、図4に示すように、0Krad/sから15Krad/sまで広範囲の制御応答において、閉ループの利得|M|dBは、0dBから−10dBの範囲にあり、閉ループの位相∠Mの位相遅れは、40deg以下に抑制されている。このため、上記式(24)の効果を示すアナログ閉ループ回路2は、高速応答の自動安定回路である。

0093

次に、図3のブロック線図に示した良好な自動安定回路であるアナログ閉ループ回路2を付加したデジタル閉ループ自動制御系の一巡伝達関数である上記式(25)のボード線図を図5に示して説明する。

0094

まず、定電流制御系を選択した場合に、図5のボード線図において、負荷抵抗が正常モードのRo =40Ωから異常モードのRo =0.4Ωまで変動する場合の制御の安定判別を調べる。

0095

図5に示すボード線図において、Ro =40Ωにおける|Gilt1|dBの線図が0dBを横切る時の位相∠Gilt1は−161dBで、位相余裕は+19deg有り、制御系は安定で、この時の制御応答は2.4Krad/sが得られる。Ro =0.4Ωにおける|Gilt2|dBの線図が0dBを横切る時の位相∠Gilt2は−157dBで、位相余裕は+23deg有り、制御系は安定で、この時の制御応答は4.5Krad/sが得られる。上記従来のデジタル閉ループ自動制御系による制御応答は、32rad/sに制限されていたため、本実施例のデジタル閉ループ自動制御系の制御応答と比較すると、
(2.4Krad/s)/(32rad/s)=75倍
の制御応答の改善が得られる。また、別の制御モードである定電力制御系や定電圧制御系の動作は、定電流制御系の動作と同一であるため、図5のボード線図に示すように、電源出力の負荷が正常モードのRo =40Ωから異常モードのRo=0.4Ωまで広範囲に変動しても、本実施例のデジタル閉ループ自動制御系全体としての一巡伝達関数の利得変動を抑制することができ、高速の制御応答が可能になる。

0096

次に、時分割多重デジタル閉ループ自動制御回路1B内でフィードバック信号が負荷異常等で制御モードが切り替わる度に、アナログ閉ループ回路2が、その切り替わった制御モードのフィードバック信号へ自動的に選択して切り替える機能について説明する。

0097

まず、図6に示す上記図1の直流電源制御装置における定電力制御系のブロック線図の例を参照して説明する。この図6において、Pe は図1のアナログ制御動作回路18に時分割デジタル制御動作回路12からD/A変換器13を介して入力されるアナログ電力入力指令信号である。また、図6図8において、その他の名称記号は上記従来の図10図12及び図14図16の各ブロック線図に示した名称記号と定義が同じものである。図6の例では、時分割多重デジタル閉ループ自動制御回路1Bに相当するメインループと、自動安定回路としてのアナログ閉ループ回路2に相当する自動安定ループとは、共に電力制御の状態にある。

0098

いま、正常モードの負荷Ro =40Ω状態で、図6に示すような、定電力制御の運転を行っている時、負荷変動が起こり、負荷がRo =0.4Ωに変化して過電流が流れて、異常モードの過電流制限制御を行い定格電流Io (100%)に制限した運転に切り替える場合について説明する。

0099

過電流状態になると、メインループは過電流制限基準入力信号と電流フィードバック信号を選択して、過電流制限制御モードに切り替わる。そして、電源制御装置は、定格電流Io (100%)に制限した定電流の運転状態になる。この場合、前記自動安定ループのフィードバック信号が電力フィードバック信号のままの正常モードを維持している場合の制御系を図7に示すブロック線図を用いて説明する。

0100

正常モードの図6と異常モードの図7に示す制御系の切り替わり時点の前後で、両者の制御モードでの出力電力値を比較すると、正常モードの図6では、次式(26)に相当した値のアナログ電力入力指令信号Pe が入力される。

0101

0102

これに対して、異常モードの図7では、次式(27)に相当した値のアナログ電力入力指令信号Pe が入力される。

0103

0104

式(26)と式(27)を比較すれば、すなわち、両者のPe が100倍異なることが分かる。言い替えると、図7のメインループの一巡伝達関数の利得は、図6のメインループの一巡伝達関数の利得に比べて100倍大きい。したがって、図7図6に比べて利得Gi を100倍減じる必要が生じる。この問題を解決するため、過電流状態になった場合は、前記自動安定ループのフィードバック信号も電流フィードバック信号を選択した図8に示すブロック線図の制御系を使用する。

0105

こうすることにより、図8の制御系は、上記図3に示したブロック線図の制御系と同じになり、電源出力の負荷が正常モードのRo =40Ωから異常モードのRo =0.4Ωまで広範囲に変動しても、本実施例のデジタル閉ループ自動制御系全体としての一巡伝達関数の利得変動を抑制することができ、高速の制御応答が可能になる。

0106

すなわち、本発明は、正常モードから異常モード、または異常モードから正常モードへと制御モードが変化する度に、その制御モードに相当した基準入力信号とフィードバック信号をデジタル回路(運転選択機能部8と異常判別機能部9)によって高速に自動選択し、例えば、上記図6から図8、または図8から図6へと異なる閉ループ制御回路を高速に自動選択し、自動制御する制御方法である。また、正常モードで、電圧、電流及び電力制御モードのいずれかを選択した場合も前述の説明と同様の理由で、アナログ閉ループ回路2による自動安定ループは、その選択した制御モードに合わせたフィードバック信号を選択する。

0107

以上の説明から明らかなように、本発明の制御方法は、時分割デジタル制御動作回路の次段に自動安定回路を付加した効果により、電源出力の負荷が広範囲に変動しても、時分割多重デジタル閉ループ全体としての一巡伝達関数の利得変動を抑制できるとともに、高速の制御応答が可能になる。また、その高速制御応答の実現により、定電圧、定電流及び定電力制御等多機能の充電パターンを搭載した電気自動車バッテリ充電用電源制御装置や同様の高速制御応答が要求される半導体製造装置プラズマ発生用電源制御装置等、多機能の高速制御が要求される電源制御装置に適用することができる。

発明の効果

0108

請求項1及び請求項2記載の発明によれば、電源出力の負荷が広範囲に変動しても、時分割多重デジタル閉ループ全体としての一巡伝達関数の利得変動を抑制できるとともに、高速の制御応答が可能になる。

図面の簡単な説明

0109

図1本発明に係わる時分割多重デジタル閉ループ自動制御回路を備えた直流電源制御装置の回路ブロック構成図。
図2本発明に係わる時分割多重デジタル閉ループ自動制御回路を備えた交流電源制御装置の回路ブロック構成図。
図3本発明に係わる図1の直流電源制御装置における定電流制御系のブロック線図。
図4本発明に係わる図1の自動安定回路2の定電流制御閉ループ伝達関数のボード線図。
図5本発明に係わる図1の直流電源制御装置における定電流制御ループの一巡伝達関数のボード線図。
図6本発明に係わる図1の直流電源制御装置における定電力制御系の正常モードのブロック線図。
図7本発明に係わる図1の直流電源制御装置における定電流制御系の過電流状態のブロック線図。
図8本発明に係わる図1の直流電源制御装置における定電流制御系の異常モードのブロック線図。
図9従来の時分割多重デジタル閉ループ自動制御回路を備えた直流電源制御装置の回路ブロック構成図。
図10図9の直流電源制御装置における定電流制御系のブロック線図。
図11図9の直流電源制御装置における定電流制御系のブロック線図。
図12図9の直流電源制御装置における定電流制御系のブロック線図。
図13図9の直流電源制御装置における定電流制御ループの一巡伝達関数のボード線図。
図14図9の直流電源制御装置における定電力制御系のブロック線図。
図15図9の直流電源制御装置における定電力制御系のブロック線図。
図16図9の直流電源制御装置における定電力制御系のブロック線図。

--

0110

1A時分割多重デジタル閉ループ自動制御回路
1B 時分割多重デジタル閉ループ自動制御回路
2アナログ閉ループ回路
3基準入力信号
4過電圧制限基準入力信号
5過電流制限基準入力信号
6 過電力制限基準入力信号
7運転選択機能部
8 運転選択機能部
9 異常判別機能部
10A,10B切替器
11A,11B,11C 切替器
12時分割デジタル制御動作回路
13 D/A変換器
14 A/D変換器
15 A/D変換器
16デジタル乗算器
17トランジスタ駆動回路
18アナログ制御動作回路
19アナログ乗算器
20A,20Bトランジスタスイッチ素子
21A,21B トランジスタスイッチ素子
22入力電源
23変圧器
24整流器
25インダクタンス
26キャパシタンス
27出力電流検出器
28出力電圧検出器
29 負荷インピーダンス

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 三菱電機株式会社の「 電力変換装置」が 公開されました。( 2020/10/29)

    【課題】半導体スイッチング素子を有する電力変換装置において、部品等を追加することなく、小型、高密度化を満足しながらスイッチングノイズの抑制を図る。【解決手段】半導体スイッチング素子を有する電力変換回路... 詳細

  • 三菱電機株式会社の「 電力変換装置」が 公開されました。( 2020/10/29)

    【課題】ワイドバンドギャップ半導体のスイッチング素子を保護する低コストの電力変換装置を提供する。【解決手段】電力変換装置1は、電力変換部3、4と、電力変換部3、4のスイッチング素子を制御する制御部6、... 詳細

  • 株式会社エフェクトメイジの「 コンバータおよびこれを用いたイルミネーション装置」が 公開されました。( 2020/10/29)

    【課題】並列接続させた複数のワイヤーイルミネーションに対して電力供給可能なコンバータを提供する。【解決手段】イルミネーション装置10において、コンバータ14は、入力側のDC電圧を所定のDC出力電圧に変... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ