図面 (/)

技術 偏磁抑制制御回路

出願人 株式会社東芝
発明者 平川和樹渡辺幸夫青山文夫
出願日 1994年4月7日 (26年8ヶ月経過) 出願番号 1994-068838
公開日 1995年10月27日 (25年2ヶ月経過) 公開番号 1995-284278
状態 特許登録済
技術分野 インバータ装置 電気的変量の制御(交流、直流、電力等)
主要キーワード 基準値φ 磁束検出器 検出磁束 平均値演算回路 直流磁束 電圧インバータ 直列多重インバータ 多重変圧器
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(1995年10月27日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (11)

目的

多重電圧形インバータに用いる変圧器直流偏磁を抑制する。

構成

少くとも2台の電圧形インバータの出力を多重変圧器を介して直列接続されて成るインバータ装置の前記多重変圧器の偏磁を抑制するため、前記電圧形インバータのゲート信号から各々の電圧形インバータの出力電圧に相当する信号を発生する出力電圧模擬手段と、該出力電圧模擬手段の出力信号を積分し前記多重変圧器の各巻線誘起される磁束を模擬するそれぞれの磁束模擬手段と、該磁束模擬手段から前記各巻線に誘起される磁束の平均値を得る手段と、該平均値と前記各巻線の模擬磁束との差分を得る手段を設け、該それぞれの差分で前記それぞれの電圧形インバータの信号波補正することにより前記多重変圧器の偏磁を抑制することを特徴とした偏磁抑制制御回路

概要

背景

多重変圧器で構成されるインバータ装置を図7に示す。図7において、1a,1bは多重変圧器、2a,2bは電圧検出用変圧器、3は直流電圧検出回路、4a,4bは変流器、20a,20bは電圧形インバータを示し、その詳細を図8に示す。

図8において、22U,22X,22V,22YはGTO等の自己消弧形素子、23U,23X,23V,23Yは、前記自己消弧形半導体素子にそれぞれ逆並列接続される帰還ダイオード、24a,24bは直流コンデンサである。

No.2電圧形インバータ20bも同様にして構成される。電圧形インバータは多重接続することによって、高調波の低減と大容量化が図れることは一般に知られている。

図7の単相直列多重インバータの場合、No1.電圧形インバータ20aとNo.2 電圧形インバータ20bの搬送波に90°の位相差を設け各段の出力電圧に位相差をもたせることで上記目的を満す。

インバータ出力電圧波形例を図10(a)に示す、しかしながら、インバータ出力電流急変させた場合における各段の出力電圧のバラツキが変圧器の偏磁の原因となる。

この現象について以下説明する。図9のように電圧形インバータを交流系統に接続した場合、インバータ出力電流は次のように示すことができる。

概要

多重電圧形インバータに用いる変圧器の直流偏磁を抑制する。

少くとも2台の電圧形インバータの出力を多重変圧器を介して直列接続されて成るインバータ装置の前記多重変圧器の偏磁を抑制するため、前記電圧形インバータのゲート信号から各々の電圧形インバータの出力電圧に相当する信号を発生する出力電圧模擬手段と、該出力電圧模擬手段の出力信号を積分し前記多重変圧器の各巻線誘起される磁束を模擬するそれぞれの磁束模擬手段と、該磁束模擬手段から前記各巻線に誘起される磁束の平均値を得る手段と、該平均値と前記各巻線の模擬磁束との差分を得る手段を設け、該それぞれの差分で前記それぞれの電圧形インバータの信号波補正することにより前記多重変圧器の偏磁を抑制することを特徴とした偏磁抑制制御回路

目的

従って、本発明の目的は、前記問題点を解決するために、各段の単位変圧器1a,1bに誘起される磁束を模擬或は検出し、それらの平均値を基準値として各段の模擬或は検出磁束との差分で信号波eo1,eo2を補正することにより応答の速い偏磁抑制を可能とした偏磁抑制制御回路を提供することにある。

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

少くとも2台の電圧形インバータの出力を多重変圧器を介して直列接続されて成るインバータ装置の前記多重変圧器の偏磁を抑制するため、前記電圧形インバータのゲート信号から各々の電圧形インバータの出力電圧に相当する信号を発生する出力電圧模擬手段と、該出力電圧模擬手段の出力信号を積分し前記多重変圧器の各巻線誘起される磁束を模擬するそれぞれの磁束模擬手段と、該磁束模擬手段から前記各巻線に誘起される磁束の平均値を得る手段と、該平均値と前記各巻線の模擬磁束との差分を得る手段を設け、該それぞれの差分で前記それぞれの電圧形インバータの信号波補正することにより前記多重変圧器の偏磁を抑制することを特徴とした偏磁抑制制御回路

請求項2

少くとも2台の電圧形インバータの出力を多重変圧器を介して直列接続されて成るインバータ装置の前記多重変圧器の偏磁を抑制するため、前記電圧形インバータの出力電圧を積分し前記多重変圧器の各巻線に誘起される磁束を模擬するそれぞれの磁束模擬手段と、該磁束模擬手段から前記各巻線に誘起される磁束の平均値を得る手段と、該平均値と前記各巻線の模擬磁束との差分を得る手段を設け、該それぞれの差分で前記それぞれの電圧形インバータの信号波を補正することにより前記多重変圧器の偏磁を抑制することを特徴とした偏磁抑制制御回路。

請求項3

少くとも2台の電圧形インバータの出力を多重変圧器を介して直列接続されて成るインバータ装置の前記多重変圧器の偏磁を抑制するため、前記電圧形インバータのゲート信号から各々の電圧形インバータの出力電圧に対応する信号を得、該信号にそれぞれの前記電圧形インバータの直流電圧を乗じて前記各々の電圧形インバータの出力電圧に相当する信号を得る出力電圧模擬手段と、該出力電圧模擬手段の出力信号を積分し前記多重変圧器の各巻線に誘起される磁束を模擬するそれぞれの磁束模擬手段と、該磁束模擬手段から前記各巻線に誘起される磁束の平均値を得る手段と、該平均値と前記各巻線の模擬磁束との差分を得る手段を設け、該それぞれの差分で前記それぞれの電圧形インバータの信号波を補正することにより前記多重変圧器の偏磁を抑制することを特徴とした偏磁抑制制御回路。

請求項4

少くとも2台の電圧形インバータの出力を多重変圧器を介して直列接続されて成るインバータ装置の前記多重変圧器の偏磁を抑制するため、前記多重変圧器の各巻線に誘起される磁束を検出するそれぞれの磁束検出手段と、該磁束検出手段から前記各巻線に誘起される磁束の平均値を得る手段と、該平均値と前記各巻線の磁束との差分を得る手段を設け、該それぞれの差分で前記それぞれの電圧形インバータの信号波を補正することにより前記多重変圧器の偏磁を抑制することを特徴とした偏磁抑制制御回路。

技術分野

(3)多重変圧器の各段の磁束を模擬或いは直接検出して、各段の磁束が等しくなるように制御しているため各段の磁束変化にばらつきができずその結果として直流磁束が生じないので偏磁抑制効果が向上する。

背景技術

0001

本発明は電圧形インバータの多重変圧器の偏磁を抑制する偏磁抑制制御回路に関する。

0002

多重変圧器で構成されるインバータ装置図7に示す。図7において、1a,1bは多重変圧器、2a,2bは電圧検出用変圧器、3は直流電圧検出回路、4a,4bは変流器、20a,20bは電圧形インバータを示し、その詳細を図8に示す。

0003

図8において、22U,22X,22V,22YはGTO等の自己消弧形素子、23U,23X,23V,23Yは、前記自己消弧形半導体素子にそれぞれ逆並列接続される帰還ダイオード、24a,24bは直流コンデンサである。

0004

No.2電圧形インバータ20bも同様にして構成される。電圧形インバータは多重接続することによって、高調波の低減と大容量化が図れることは一般に知られている。

0005

図7単相直列多重インバータの場合、No1.電圧形インバータ20aとNo.2 電圧形インバータ20bの搬送波に90°の位相差を設け各段の出力電圧に位相差をもたせることで上記目的を満す。

0006

インバータ出力電圧波形例を図10(a)に示す、しかしながら、インバータ出力電流急変させた場合における各段の出力電圧のバラツキが変圧器の偏磁の原因となる。

0007

この現象について以下説明する。図9のように電圧形インバータを交流系統に接続した場合、インバータ出力電流は次のように示すことができる。

0008

Ic =(Vs −Vc)/jωL
ここで、Vs は交流系統の電圧、Vc は電圧形インバータの出力電圧、Lは連系リアクトル(変圧器)のリアクタンスである。

0009

前式から、電圧形インバータの出力電圧は交流系統の電圧Vs と電圧形インバータの出力電流Ic 、換言すれば電流指令値により決定されることがわかる。多重変圧器1a,1bによって接続されたインバータ装置のインバータ出力電圧は図10(a)に示すように定常的には直流分を発生しない。ところが、電流指令値が急変した場合には同図(b)に示すように、電流変化に必要な電圧として、例えば上段インバータの出力電圧の矩形波斜線部分が増加し、下段のインバータの矩形波の点線部分が減少したとすれば、瞬時的にはかなりの電圧時間積の直流分がインバータ出力電圧に現われており、電圧の積分値である磁束について考えればある巻線の磁束は正方向に、他の巻線は負方向に偏磁することになる。このような現象が繰り返されれば、変圧器の偏磁が急速に進行し偏磁過電流に至る。

発明が解決しようとする課題

0010

この多重変圧器の偏磁抑制を目的とした従来の制御回路図6に示す。各電圧形インバータ20a,20bに流れる電流は各インバータ毎に取付けられた変流器4a,4bにより制御回路40に取込まれる。この各電圧インバータ20a,20bの個別電流i1 及びi2 は制御回路40内のローパスフィルタ14a,14bに入力されその直流分が抽出され、各段の減算器41a,41bにより各段の信号波eo1 及びeo2 にそれぞれ減算される。各段のゲート回路30内で各信号波と搬送波が比較され図8各相スイッチング素子22U〜22Yをオンオフすることによって出力電圧を制御する。これにより、多重変圧器の各段の出力電流の直流分を相殺することによって変圧器の偏磁を抑制する。

0011

しかしながら、従来の偏磁抑制制御回路には以下のような問題がある。
(1)多重変圧器のインバータ出力電流を検出しローパスフィルタによりその直流分を抽出するが、本方式では変圧器の励磁電流の直流分のみを抽出することができない。このため変圧器の偏磁を抑制する効果が低下する。
(2) 直流分検出のためのフィルタがあるため応答が遅い。

課題を解決するための手段

0012

従って、本発明の目的は、前記問題点を解決するために、各段の単位変圧器1a,1bに誘起される磁束を模擬或は検出し、それらの平均値基準値として各段の模擬或は検出磁束との差分で信号波eo1,eo2を補正することにより応答の速い偏磁抑制を可能とした偏磁抑制制御回路を提供することにある。

0013

前記目的を達成するために、請求項1の発明は、少くとも2台の電圧形インバータの出力を多重変圧器を介して直列接続されて成るインバータ装置の多重変圧器の偏磁を抑制するため、電圧形インバータのゲート信号から各々の電圧形インバータの出力電圧に相当する信号を発生する出力電圧模擬手段と、該出力電圧模擬手段の出力信号を積分し多重変圧器の各巻線に誘起される磁束を模擬するそれぞれの磁束模擬手段と、該磁束模擬手段から各巻線に誘起される磁束の平均値を得る手段と、該平均値と各巻線の模擬磁束との差分を得る手段を設け、それぞれの差分で、各電圧形インバータの信号波を補正することにより多重変圧器の偏磁を抑制するようにしたものである。

0014

又、請求項2の発明は、前記多重変圧器の偏磁を抑制するため、前記電圧形インバータの出力電圧を積分し多重変圧器の各巻線に誘起される磁束を模擬するそれぞれの磁束模擬手段と、該磁束模擬手段から各巻線に誘起される磁束の平均値を得る手段と、該平均値と各巻線の模擬磁束との差分を得る手段を設け、それぞれの差分で各電圧形インバータの信号波を補正することにより前記多重変圧器の偏磁を抑制するようにしたものである。

0015

更に、請求項3の発明は、前記多重変圧器の偏磁を抑制するため、前記電圧形インバータのゲート信号から各々の電圧形インバータの出力電圧に対応する信号を得、該信号にそれぞれの電圧形インバータの直流電圧を乗じて各々の電圧形インバータの出力電圧に相当する信号を得る出力電圧模擬手段と、該出力電圧模擬手段の出力信号を積分し多重変圧器の各巻線に誘起される磁束を模擬するそれぞれの磁束模擬手段と、該磁束模擬手段から各巻線に誘起される磁束の平均値を得る手段と、該平均値と各巻線の模擬磁束との差分を得る手段を設け、該それぞれの差分で前記それぞれの電圧形インバータの信号波を補正することにより前記多重変圧器の偏磁を抑制するようにしたものである。

0016

更に又、請求項4の発明は、前記多重変圧器の偏磁を抑制するため、前記多重変圧器の各巻線に誘起される磁束を検出するそれぞれの磁束検出手段と、該磁束検出手段から各巻線に誘起される磁束の平均値を得る手段と、該平均値と各巻線の磁束との差分を得る手段を設け、該それぞれの差分で、それぞれの電圧形インバータの信号波を補正することにより前記多重変圧器の偏磁を抑制するようにしたものである。

0017

前述のように構成された請求項1の発明によれば、出力電圧模擬手段の各出力電圧をvとし、この電圧vを積分することによって各巻線の磁束φを模擬することができる。

0018

ID=000003HE=010 WI=057 LX=1215 LY=2050
次式に示すように、この模擬磁束φと各巻線の模擬磁束を平均したものを基準値φ* としてそれらの差分をとりその値Δφで各電圧形インバータの信号波を補正することにより各巻線の磁束を等しくできるので多重変圧器の偏磁を抑制出来る。

0019

φ* =(1/2)(φ1 +φ2 ) ……(2)
Δφ1 =φ1 −φ* ……(3)
Δφ2 =φ2 −φ* ……(4)
又、請求項2の発明によれば、各電圧形インバ—タの出力電圧そのものを積分することによって各巻線の磁束φを模擬することができる。従って、前述同様、この模擬磁束φと各巻線の模擬磁束を平均したものを基準値φ* としてそれらの差分をとりその値Δφで各電圧形インバータの信号波を補正することにより各巻線の磁束を等しくできるので多重変圧器の偏磁を抑制出来る。

0020

更に、請求項3の発明によれば、電圧形インバータのゲート信号から各々の電圧形インバータの出力電圧に対応する信号を得、該信号にそれぞれの電圧形インバータの直流電圧を乗ずることにより、電圧形インバータの直流電圧に含まれるリプル電圧が加味された各々の電圧形インバータの出力電圧に相当する信号を得ることができ、この信号を積分することによって各巻線の磁束φを模擬することができる。従って、前述同様、この模擬磁束φと各巻線の模擬磁束を平均したものを基準値φ* としてそれらの差分をとりその値Δφで各電圧形インバータの信号波を補正することにより各巻線の磁束を等しくできるので多重変圧器の偏磁を抑制出来る。更に又、請求項4の発明によれば、多重変圧器の各巻線に誘起される磁束φを直接磁束検出手段で検出することにより、前述同様、この磁束φと各巻線の磁束を平均したものを基準値φ* としてそれらの差分をとりその値Δφで各電圧形インバータの信号波を補正することにより各巻線の磁束を等しくできるので多重変圧器の偏磁を抑制出来る。

0021

以下、請求項1の発明を図6と同一部に同一符号を付して示す図1の構成図を参照して説明する。図1において、U,X相変調回路46aは信号波eo1と搬送波ss1からNo1.電圧形インバータのU相GTO(図8の22U)へのゲート信号を出力し、又、U相GTO(図8の22U)へのゲート信号を反転してX相GTO(図8の22X)へのゲート信号を作る。

0022

Y,V相変調回路46bは信号波eo1と、搬送波ss1を反転器45で反転した信号からNo1.電圧形インバータのY相GTO(図8の22Y)へのゲート信号を出力し、また、Y相GTO(図8の22Y)へのゲート信号を反転してV相GTO(図8の22V)へのゲート信号を作る。

0023

同様にして、信号波eo2と搬送波ss2からNo2.電圧形インバータのU相GTO,X相GTO,V相GTO,Y相GTOへのゲート信号を作る。No1. 電圧形インバータのU相GTOへのゲート信号ug1 と、Y相GTOへのゲート信号yg1 と、−1を加算器41cに印加し、加算器41cから得られる合成信号euy1 を積分器42aに印加する。又、No2. 電圧形インバータのU相GTOへのゲート信号ug2 と、Y相GTOへのゲート信号yg2 と、−1を加算器41dに印加し、加算器41dから得られる合成信号euy2 を積分器42bに印加する。

0024

積分器42aの出力φ1 と積分器42bの出力φ2 を加算器41eを介して平均値演算回路43に印加し、平均値演算回路43の出力に、φ1 とφ2 の平均値を磁束基準値φ* として得る。

0025

加算器47aによってφ* とφ1 の偏差Δφ1 を、加算器47bによってφ*とφ2 の偏差Δφ2 を導出し、偏差Δφ1 で信号波eo1を補正し、偏差Δφ2 で信号波eo2を補正する。

0026

次に、前述構成から成る請求項1の発明の作用を図1及び図2を参照して説明する。図2(a)は、図1の信号波eo1と、搬送波es1(es1u )と、搬送波es1を反転した信号es1y を示したものである。図2(b)は、信号波eo1と搬送波es1u から得られるU相GTOへのゲート信号ug1、図2(c)は、信号波eo1と搬送波es1y から得られるY相GTOへのゲート信号yg1、図2(d)は加算器41cへ印加される「−1」信号、図2(e)は前記信号を合成した信号で図1のeuy1 となる。

0027

図1のeuy2 はNo2.電圧形インバータ側の合成信号である。前記合成信号euy1 は図8に示すNo1. 電圧形インバータの出力電圧を模擬した信号となり、この信号を積分器42aで積分すれば、前述したようにNo1. 電圧形インバータに接続される多重変圧器1aの磁束を模擬した信号φ1 となる。

0028

一方、信号φ2 は、No2.電圧形インバータに接続される多重変圧器1bの磁束を模擬した信号となる。ここで、多重変圧器に偏磁がなく、No1. 電圧形インバータ及びNo2. 電圧形インバータが正常に動作していると、euy1 =euy2 となるため、φ1 =φ2 となる。従って、Δφ1 =Δφ2 =0となって、信号波eo1,eo2は補正されることなく現状を維持するように制御される。

0029

しかるに、多重変圧器に偏磁が生じるようになれば、Δφ1 及びΔφ2 の信号が発生し、この信号Δφ1 によって信号波euy1 が補正され、信号Δφ2 によって信号波euy2 が補正され、この補正は偏磁が抑制されるようになされるため、多重変圧器の偏磁を防止できる。

0030

又、図3は、請求項2の発明の一実施例を示す構成図で、図1のように、ゲート信号から電圧形インバータの出力電圧を模擬する出力電圧模擬手段を設けることなく、No1. 電圧形インバータの出力電圧v1 を積分器42aに、No2. 電圧形インバータの出力電圧v2 を積分器42bにそれぞれ印加し模擬磁束φ1 及びφ2 を算出し、この模擬磁束φ1 及びφ2 から前述と同様にΔφ1 及びΔφ2 を算出し、信号波eo1,eo2を補正することによって多重変圧器の偏磁を抑制するようにしたものである。

0031

更に、図4は、請求項3の発明の一実施例を示す構成図で加算器41cの出力信号にNo1.電圧形インバータの直流電圧を乗算する乗算器44aを設け、加算器41dの出力信号にNo2. 電圧形インバータの直流電圧を乗算する乗算器44bを設け、乗算器44aの出力を積分器42aに、乗算器44bの出力を積分器42bにそれぞれ印加するようにしたものである。

0032

このように構成するたこにより、電圧形インバータの直流電圧に含まれるリプルを加味した電圧形インバータの出力電圧を模擬することができる。積分器42a,42b以降の動作は前述と同様であるのでその動作説明は省略するが、多重変圧器の偏磁を抑制できることに変りない。

0033

更に又、図5は、請求項4の発明の一実施例を示す構成図で、多重変圧器のそれぞれの磁束を直接検出するために、例えば多重変圧器のそれぞれの変圧器鉄心ホール素子等の磁束検出器を埋め込み、それらの出力を磁束φ1 及び磁束φ2として用いるようにしたものである。これらの磁束φ1 及び磁束φ2 から磁束の偏差Δφ1 及びΔφ2 を求め、信号波eo1,eo2を補正することは前述の実施例と同様である。以上の説明は、電圧形インバータを単相インバータとして取扱ったが、3相インバータでも同様に実施できるものである。

0034

以上の説明から明らかなように、請求項1乃至請求項4の本発明によれば次のような利点が得られる。
(1)変圧器の磁束を模擬或いは直接検出して、その値を用いて制御しているためた変圧器の偏磁の原因となる直流磁束を簡単に検出することができる。

図面の簡単な説明

0035

(2)直流分を検出するためのフィルタを省略できるので応答が早い。

--

0036

図1請求項1の本発明の一実施例を示す偏磁抑制制御回路の構成図。
図2請求項1の本発明の作用を説明するための波形図。
図3請求項2の本発明の一実施例を示す偏磁抑制制御回路の構成図。
図4請求項3の本発明の一実施例を示す偏磁抑制制御回路の構成図。
図5請求項4の本発明の一実施例を示す偏磁抑制制御回路の構成図。
図6従来の偏磁抑制制御回路の構成図。
図7本発明が適用出来る単相直列多重インバータの主回路構成図。
図8図7]における単位電圧形インバータの詳細図。
図9電圧形インバータと交流系統の等価回路を表わす図。
図10電圧形インバータで構成された多重変圧器のインバータ側交流側の電圧及びインバータ出力電流との関係を表わす図で、(a)は定常状態、(b)は過渡状態を表わす。

0037

1a,1b …多重変圧器2a,2b…電圧検出用変圧器
3 …直流電圧検出回路4a,4b…変流器
20a,20b…電圧形インバータ30…ゲート回路
41a〜41e…加算器42a,42b…積分器
43 …平均値演算回路45…反転器
46a,46b…変調回路47a,47b…減算器

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ