図面 (/)

技術 半導体センサ

出願人 日本精機株式会社
発明者 霜鳥裕坂井一則中原剛五十嵐和夫永野恵一小林郁夫
出願日 1994年3月25日 (26年1ヶ月経過) 出願番号 1994-079515
公開日 1995年10月13日 (24年6ヶ月経過) 公開番号 1995-263712
状態 未査定
技術分野 加速度、衝撃の測定 圧力センサ
主要キーワード 断線チェック 立方体形 ショットキーバリア層 応力破壊 一次エッチング 片持梁 ウエハ構造 耐エッチング膜
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(1995年10月13日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (10)

目的

上,下ガラス内面シリコン基板側の重り部に対向した位置に導電部材からなる導電性膜を形成することにより、陽極接合の際に発生するマススタック現象を抑えることのできる半導体センサを提供する。

構成

シリコン基板1は重り部5を支持する両持梁16にピエゾ抵抗6を形成して絶縁層を上面に形成する。上,下ガラス7,8はシリコン基板1の重り部5に対向した位置に複数個の上,下ストッパ17,18を有し、シリコン基板1の上,下側に陽極接合で固定する。導電性膜19は上,下ガラス7,8の重り部5に対向した位置に形成する。

概要

背景

かかる半導体センサ加速度センサとして利用した従来の技術として、例えばIEEE TRANS. Vol. ED-26 DEC. 1979. "A Batch-Fabricated Silicon Accelerometer"に開示され、図5〜7に示すものがある。図5は要部断面図で、1は固定部2を有するP型シリコン基板であり、シリコン基板1は選択的なエッチングにより溝3の部分が取り除かれ、固定部2の所定位置には薄肉片持梁4が固定され、その自由端部には略正方形重り部5が設けられている。また、片持梁4の上面には複数のピエゾ抵抗6がブリッジ回路を構成するように形成されていて、重り部5に加わる加速度により片持梁4が撓んだ時、その応力によってピエゾ抵抗6の抵抗値が変化するようになっている。また、シリコン基板1の上,下側には絶縁材料からなる上,下ガラス7,8が固定され、この上,下ガラス7,8の内側の重り部5に対向する凹部が上下方向への変位規制する上,下ストッパとなっており、過大な加速度に対する片持梁4の応力破壊を防止するものである。そして、前記ブリッジ回路にはリード線9が接続され、ピエゾ抵抗6の抵抗値の変化を外部へ出力するようになっている。

図6は、図5の片持梁4付近のピエゾ抵抗6の配置例を示す平面図で、10は端部にリード線9接続用電極端子10aを有する配線電極、11は配線電極10とピエゾ抵抗6とを接続するリード、12は配線電極10とリード11とを接続するためのコンタクトホールであり、ピエゾ抵抗6とリード11とは直に接続されている。そして、配線電極10及び電極端子10aを除いて他の上面には、外部からの影響を阻止するための後述する各種絶縁層(図示しない)が設けられている(このような配置例として、例えば特開平4- 13975号公報参照)。

このような加速度センサの製造方法の一例を図7を用いて説明すると、P型(100)シリコン基板1の表面にN型エピタキシャル層1aを成長形成し、この層1aの表面の一部から重り部5を囲むようにP型素子分離拡散領域1bをシリコン基板1へ達するように形成する(図7(a))。

次に、エピタキシャル層1aの所定個所に、リンの拡散等によりウエハコタクト1c、ボロンの拡散等によりリード11、ボロンのイオン注入等によりピエゾ抵抗6を夫々<110>方向に設け、その上面にSiO2 からなる安定化膜(絶縁層)13及びSi3N4からなる保護膜(絶縁層)14を形成する(図7(b))。

次に、ウエハコンタクト1c及びリード11の所定個所に対応する安定化膜13及び保護膜14にコンタクトホール12を形成し、保護膜14の上面にアルミ印刷等によりコンタクトホール12に合わせて配線電極10及び電極端子10aを形成する。また、シリコン基板1の下面には、Si3N4からなる耐エッチング膜15をパターン形成する(図7(c))。

そして、N型エピタキシャル層1aを正電位バイアスしながらシリコン基板1をKOH等のアルカリエッチング液により異方性エッチングする。これにより、P型シリコン基板1は、(111)面を残すようにエッチングが進行し、同時にP型素子分離拡散領域1bまでエッチングが行われ、片持梁4はN型エピタキシャル層1aが残り、耐エッチング膜15を除去すると、片持梁4や重り部5を有するウエハ構造が得られる(図7(d))。

このようなシリコンウエハは、パイレックスガラスからなる上,下ガラス7,8を陽極接合等により固定した後、個々のチップダイシングされ、電極端子10aにリード線9をワイヤボンディング等により接続することにより、図4で示した加速度センサが完成する。

概要

上,下ガラスの内面でシリコン基板側の重り部に対向した位置に導電部材からなる導電性膜を形成することにより、陽極接合の際に発生するマススタック現象を抑えることのできる半導体センサを提供する。

シリコン基板1は重り部5を支持する両持梁16にピエゾ抵抗6を形成して絶縁層を上面に形成する。上,下ガラス7,8はシリコン基板1の重り部5に対向した位置に複数個の上,下ストッパ17,18を有し、シリコン基板1の上,下側に陽極接合で固定する。導電性膜19は上,下ガラス7,8の重り部5に対向した位置に形成する。

目的

効果

実績

技術文献被引用数
3件
牽制数
7件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

重り部を支持する梁部にピエゾ抵抗を形成して上面に絶縁層を形成したシリコン基板と、前記重り部に対向した位置に突出形成した複数個ストッパを有する前記シリコン基板の上,下側に陽極接合で固定した上,下ガラスとからなり、前記ピエゾ抵抗の抵抗値変化により外力を検出する半導体センサにおいて、前記上,下ガラスの内面で前記シリコン基板と対向する少なくとも一部に導電部材からなる導電性膜を形成したことを特徴とする半導体センサ。

請求項2

重り部を支持する梁部にピエゾ抵抗を形成して上面に絶縁層を形成したシリコン基板と、前記重り部に対向した位置に突出形成した複数個のストッパを有する前記シリコン基板の上,下側に陽極接合で固定した上,下ガラスとからなり、前記ピエゾ抵抗の抵抗値変化により外力を検出する半導体センサにおいて、前記上,下ガラスの内面で前記シリコン基板と対向する少なくとも一部に導電部材からなる導電性膜を形成し、この導電性膜と当接する前記シリコン基板に前記導電性膜とのショットキーバリア層障壁の高さを低くする接合促進層を形成したことを特徴とする半導体センサ。

請求項3

重り部を支持する梁部にピエゾ抵抗を形成して上面に絶縁層を形成したシリコン基板と、前記シリコン基板の上,下側に陽極接合で固定した上,下ガラスとからなり、前記ピエゾ抵抗の抵抗値変化により外力を検出する半導体センサにおいて、前記シリコン基板に対向する前記上,下ガラスの内面に導電部材からなる導電性膜を形成し、この導電性膜の前記重り部に対向した位置の膜厚を大きくすることにより複数個のストッパを部分的に形成したことを特徴とする半導体センサ。

請求項4

前記導電性膜は、透光性の導電部材からなることを特徴とする請求項1,請求項2または請求項3の何れかに記載の半導体センサ。

技術分野

0001

本発明は、自動車等の車両の加速度や圧力をピエゾ抵抗の変化により検出する半導体センサに関するものである。

背景技術

0002

かかる半導体センサを加速度センサとして利用した従来の技術として、例えばIEEE TRANS. Vol. ED-26 DEC. 1979. "A Batch-Fabricated Silicon Accelerometer"に開示され、図5〜7に示すものがある。図5は要部断面図で、1は固定部2を有するP型シリコン基板であり、シリコン基板1は選択的なエッチングにより溝3の部分が取り除かれ、固定部2の所定位置には薄肉片持梁4が固定され、その自由端部には略正方形重り部5が設けられている。また、片持梁4の上面には複数のピエゾ抵抗6がブリッジ回路を構成するように形成されていて、重り部5に加わる加速度により片持梁4が撓んだ時、その応力によってピエゾ抵抗6の抵抗値が変化するようになっている。また、シリコン基板1の上,下側には絶縁材料からなる上,下ガラス7,8が固定され、この上,下ガラス7,8の内側の重り部5に対向する凹部が上下方向への変位規制する上,下ストッパとなっており、過大な加速度に対する片持梁4の応力破壊を防止するものである。そして、前記ブリッジ回路にはリード線9が接続され、ピエゾ抵抗6の抵抗値の変化を外部へ出力するようになっている。

0003

図6は、図5の片持梁4付近のピエゾ抵抗6の配置例を示す平面図で、10は端部にリード線9接続用電極端子10aを有する配線電極、11は配線電極10とピエゾ抵抗6とを接続するリード、12は配線電極10とリード11とを接続するためのコンタクトホールであり、ピエゾ抵抗6とリード11とは直に接続されている。そして、配線電極10及び電極端子10aを除いて他の上面には、外部からの影響を阻止するための後述する各種絶縁層(図示しない)が設けられている(このような配置例として、例えば特開平4- 13975号公報参照)。

0004

このような加速度センサの製造方法の一例を図7を用いて説明すると、P型(100)シリコン基板1の表面にN型エピタキシャル層1aを成長形成し、この層1aの表面の一部から重り部5を囲むようにP型素子分離拡散領域1bをシリコン基板1へ達するように形成する(図7(a))。

0005

次に、エピタキシャル層1aの所定個所に、リンの拡散等によりウエハコタクト1c、ボロンの拡散等によりリード11、ボロンのイオン注入等によりピエゾ抵抗6を夫々<110>方向に設け、その上面にSiO2 からなる安定化膜(絶縁層)13及びSi3N4からなる保護膜(絶縁層)14を形成する(図7(b))。

0006

次に、ウエハコンタクト1c及びリード11の所定個所に対応する安定化膜13及び保護膜14にコンタクトホール12を形成し、保護膜14の上面にアルミ印刷等によりコンタクトホール12に合わせて配線電極10及び電極端子10aを形成する。また、シリコン基板1の下面には、Si3N4からなる耐エッチング膜15をパターン形成する(図7(c))。

0007

そして、N型エピタキシャル層1aを正電位バイアスしながらシリコン基板1をKOH等のアルカリエッチング液により異方性エッチングする。これにより、P型シリコン基板1は、(111)面を残すようにエッチングが進行し、同時にP型素子分離拡散領域1bまでエッチングが行われ、片持梁4はN型エピタキシャル層1aが残り、耐エッチング膜15を除去すると、片持梁4や重り部5を有するウエハ構造が得られる(図7(d))。

0008

このようなシリコンウエハは、パイレックスガラスからなる上,下ガラス7,8を陽極接合等により固定した後、個々のチップダイシングされ、電極端子10aにリード線9をワイヤボンディング等により接続することにより、図4で示した加速度センサが完成する。

発明が解決しようとする課題

0009

前述した加速度センサをシリコン基板1と上,下ガラス7,8とを陽極接合により固定する際、シリコン基板1の重り部5が静電引力により上,下ガラス7,8の何れかの方向へ引き付けられて固着してしまう現象マススタック現象)を生じるという問題があった。

0010

上記問題を解決する手段として、実開平4- 21872号に開示され、図8,9に示すものがある。即ち、前記従来技術と同一個所に同一符号を付して説明すると、シリコン基板1は選択的なエッチングにより溝3が取り除かれ、所定位置には薄肉の両持梁16が形成され、シリコン基板1のほぼ中央には略正方形の重り部5が構成されている。そして、両持梁16の上面にはピエゾ抵抗6がブリッジ回路を構成するように形成されており、重り部5に加わる加速度により両持梁16が撓んだ時、その応力によってピエゾ抵抗6の抵抗値が変化するようになっている。また、シリコン基板1の上,下側にはシリコン基板1と対向する少なくとも一部、例えば重り部5と対向する部分を一次エッチングにより凹部を形成し、重り部5に対応する部分的個所二次エッチングすることにより複数個の上,下ストッパ17,18を形成した絶縁材料からなる上,下ガラス7,8が陽極接合にて固定されている。従って、シリコン基板1の上,下側に固定される上,下ガラス7,8の内面で重り部5と対向する部分的個所に上下ストッパ17,18を形成することにより、重り部5と対向する表面積を小さくして静電引力の発生を減少させることで重り部5のマススタック現象を抑えていた。

0011

しかしながら、重り部5と対向する表面積を小さくしてマススタック現象を抑える手段は、重り部5と対向する表面積が小さくとも存在する以上、マススタック現象を全く生じないようにすることはできなかった。

課題を解決するための手段

0012

本発明は、前記課題を解決するため、重り部を支持する梁部にピエゾ抵抗を形成して上面に絶縁層を形成したシリコン基板と、前記重り部に対向した位置に突出形成した複数個のストッパを有する前記シリコン基板の上,下側に陽極接合で固定した上,下ガラスとからなり、前記ピエゾ抵抗の抵抗値変化により外力を検出する半導体センサにおいて、前記上,下ガラスの内面で前記シリコン基板と対向する少なくとも一部に導電部材からなる導電性膜を形成したものである。

0013

また、重り部を支持する梁部にピエゾ抵抗を形成して上面に絶縁層を形成したシリコン基板と、前記重り部に対向した位置に突出形成した複数個のストッパを有する前記シリコン基板の上,下側に陽極接合で固定した上,下ガラスとからなり、前記ピエゾ抵抗の抵抗値変化により外力を検出する半導体センサにおいて、前記上,下ガラスの内面で前記シリコン基板と対向する少なくとも一部に導電部材からなる導電性膜を形成し、この導電性膜と当接する前記シリコン基板に前記導電性膜とのショットキーバリア層障壁の高さを低くする接合促進層を形成したものである。

0014

また、重り部を支持する梁部にピエゾ抵抗を形成して上面に絶縁層を形成したシリコン基板と、前記シリコン基板の上,下側に陽極接合で固定した上,下ガラスとからなり、前記ピエゾ抵抗の抵抗値変化により外力を検出する半導体センサにおいて、前記シリコン基板に対向する前記上,下ガラスの内面に導電部材からなる導電性膜を形成し、この導電性膜の前記重り部に対向した位置の膜厚を大きくすることにより複数個のストッパを部分的に形成したものである。

0015

また、前記導電性膜は、透光性の導電部材からなるものである。

0016

上,下ガラスの内面でシリコン基板側の重り部に対向した位置に導電部材からなる導電性膜を形成し、前記上,下ガラスに形成される前記導電性膜の少なくとも一部を外方に引出して前記シリコン基板の表裏面に接続し、前記シリコン基板と前記上下ガラスとの電位を略同電位とすることで、陽極接合の際に生じる静電引力によるマススタック現象の改善を図れる。

0017

また、下ガラスの導電性膜と当接するシリコン基板の下部に前記導電性膜とのショットキーバリア層の障壁の高さを低くする接合促進層を形成することにより、前記下ガラスの前記導電性膜は、前記接合促進層を介して前記シリコン基板に接触されるため、二つの異なる物質の電位が略同電位となり、電子蓄積が一層減少して、静電引力の発生を抑えマススタック現象を一層確実に抑えられる。

0018

また、シリコン基板に形成する重り部に対向した上,下ガラスに導電部材からなる導電性膜を形成し、前記導電性膜上に上,下ストッパ層を所定位置に部分的に積層形成して上,下ストッパを形成することで、前記シリコン基板の前記重り部が静電引力により生じる上,下ガラスとのマススタック現象の改善を図れると共に、煩雑である上,下ガラスのエッチング処理工程の簡素化を可能とする。

0019

また、前記導電性膜を透光性を有する導電部材で形成することにより、完成検査時パターン断線チェック及び異物混入発見等が容易,確実にできる。

0020

以下、図1から図4に記載の実施例に基づき本発明を説明するが、前記従来例における同一もしくは相当個所には同一符号を付してその詳細な説明を省く。

0021

本発明の第1実施例を図1に示す要部断面図及び図2に示す分解斜視図を用いて説明すると、上,下ストッパ17,18を形成する絶縁材料からなる上,下ガラス7,8は、シリコン基板1と対向する少なくとも一部、例えば重り部5と対向する部分(上,下ストッパ17,18を含む部分)に陽極接合の際の静電引力よるマススタック現象を抑えるため、アルミ等の導電部材で0.2 〜0.3 μmの膜厚に導電性膜19が蒸着あるいはスパッタリング法等によりが形成されている。そして、上,下ガラス7,8に形成される導電性膜19の一部を外方に引出し、シリコン基板1と接合する接合端子19aとし、シリコン基板1と上,下ガラス7,8との陽極接合を行う。また、上ガラス7に形成した導電性膜19の接合端子19aとシリコン基板1との接合は、図7に示すシリコン基板1のSiO2 からなる安定化膜(絶縁層)13及びSi3N4からなる保護膜(絶縁層)14をエッチングにより除去しエピタキシャル層1aと接合する。

0022

導電性膜19は、予め上,下ガラス7,8の内面全体に蒸着あるいはスパッタリング法等により形成し、導電性膜19の必要な部分をマスキングしてエッチングすることにより所望個所に導電性膜19が形成される。

0023

前述した第1実施例によると、陽極接合を行う際に発生するシリコン基板1と上,下ガラス7,8との間の電位差は、シリコン基板1と上,下ガラス7,8とを導電性膜19を介して接触させることで略同電位となり、静電引力によるシリコン基板1の重り部5のマススタック現象を抑えることができる。

0024

図3は、本発明の第2実施例の要部断面図であり、上、下ガラス7,8は、シリコン基板1と対向する少なくも一部、例えば重り部5と対向する部分に、陽極接合の際の静電引力によるマススタック現象を抑えるための導電性膜19を形成しており、下ガラス8の導電性膜19と当接するシリコン基板1の下部に導電性膜19とのショットキーバリア層の障壁の高さを低くする接合促進層20を形成している。即ち、第1実施例ではシリコン基板1に導電性膜19を接触させていたのに対し、本実施例では、下ガラス8の導電性膜19は、例えばリンの気相拡散やイオン注入等の適宜な手段により形成される高濃度n層等からなる接合促進層20を介してシリコン基板1に接触され、シリコン基板1と下ガラス8の二つの異なる物質の電位が導電性膜19を介して略同電位となり、しかもシリコン基板1と導電性膜19との接続が接合促進層20により良好に行われ、前記従来例よりも電子の蓄積が一層減少して、静電引力の発生を抑え、マススタック現象を一層確実に抑えられる。

0025

また、シリコン基板1の上部、即ち、図7で示すSiO2 からなる安定化膜(絶縁層)13及びSi3N4からなる保護膜(絶縁層)14をエッチングにより除去し、エピタキシャル層1a中に導電性膜19とのショットキーバリア層の障壁の高さを低くする接合促進層20をシリコン基板1の下部と同様に形成することで、下ガラス8の場合と同様にマススタック現象を改善することができる。

0026

図4は、第3実施例の要部断面図であり、上,下ガラス7,8は、シリコン基板1と対向する少なくとも一部、例えば重り部5と対向する部分を、約2〜10μm程度エッチングして凹部を形成し、陽極接合の際の静電引力よるマススタック現象を抑えるため、アルミ等の導電部材で0.2 〜0.5 μmの膜厚からなる導電性膜19を蒸着あるいはスパッタリング法等の適宜な手段により形成する。そして、導電性膜19の上面でシリコン基板1の重り部5と対向し、図2に示すような部分的な所望個所に導電性膜19と同等なアルミ等の導電部材を蒸着あるいはスパッタリング法等の手段により0.2 〜0.5 μm程度の膜厚で上,下ストッパ層21a,22aを繰り返し積層形成することにより、1.2 〜6.0 μm程度の上,下ストッパ21,22を形成する。そして、第1実施例と同様に上,下ガラス7,8に形成される導電性膜19の一部を外方へ引出し、シリコン基板1と上,下ガラス7,8とを陽極接合を行う。

0027

この第3実施例では、導電性膜19及び上,下ストッパ21,22を蒸着あるいはスパッタリング法等の製造が行いやすい適宜な手段より形成できるので、陽極接合の際に発生する静電引力によるマススタック現象を抑えるだけでなく、上,下ガラス7,8の2次エッチング(図1,2で示すような上,下ガラス7,8の上,下ストッパ17,18を形成するエッチング工程)が不要となることから、製造方法が簡素化し、また、図1,2で示すような上,下ストッパ17,18を形成した上,下ガラス7,8に導電性膜19を形成するときに起こりうる導電性膜19の断線の発生を抑えることができる。

0028

この場合、導電性膜19及び上下ストッパ20,21の形状を四角形状及び立方体形状としたが、これに限定されるものではない。

0029

第4実施例として図示しないが第1から第3実施例の導電性膜19及び上,下ストッパ21,22とを、非透光性のアルミ等の導電部材から、ITO,クロム酸化クロムポリシリコンシリコンパラジュウム等からなる透光性の導電部材として、前記各実施例と同様な手段により形成することにより、前記各実施例で得られなかった完成検査時のパターンの断線チェック,異物混入の発見等を確実に行うことができる。

0030

尚、前記第3,4実施例においても、上ガラス7に形成した導電性膜19とシリコン基板1との接合は、図7に示すシリコン基板1のSiO2 からなる安定化膜(絶縁層)13及びSi3N4からなる保護膜(絶縁層)14をエッチングにより除去することで、シリコン基板1のエピタキシャル層1aと導電性膜19とを接合することができる。

0031

また、前記第3,4実施例において、第2実施例を同時に適用することができることは言うまでもない。

0032

また、本発明の半導体センサは、前記各実施例で述べた加速度センサの他に、触圧や気圧等の圧力、機械的振動物理的な外力等を検出するセンサとして利用することができる。

発明の効果

0033

本発明は、重り部を支持する梁部にピエゾ抵抗を形成して上面に絶縁層を形成したシリコン基板と、前記重り部に対向した位置に突出形成した複数個のストッパを有する前記シリコン基板の上,下側に陽極接合で固定した上,下ガラスとからなり、前記ピエゾ抵抗の抵抗値変化により外力を検出する半導体センサにおいて、前記上,下ガラスの内面で前記シリコン基板と対向する少なくとも一部に導電部材からなる導電性膜を形成したものであり、前記陽極接合を行う際に発生する前記シリコン基板と前記上,下ガラスとの間の電位差を、前記導電性膜を介して前記シリコン基板と前記上,下ガラスとを接触しせて略同電位とすることで、静電引力による前記シリコン基板の前記重り部のマススタック現象を抑えることができる。

0034

また、重り部を支持する梁部にピエゾ抵抗を形成して上面に絶縁層を形成したシリコン基板と、前記重り部に対向した位置に突出形成した複数個のストッパを有する前記シリコン基板の上,下側に陽極接合で固定した上,下ガラスとからなり、前記ピエゾ抵抗の抵抗値変化により外力を検出する半導体センサにおいて、前記上,下ガラスの内面で前記シリコン基板と対向する少なくとも一部に導電部材からなる導電性膜を形成し、この導電性膜と当接する前記シリコン基板に前記導電性膜とのショットキーバリア層の障壁の高さを低くする接合促進層を形成したものであり、前記接合促進層を介して前記シリコン基板に接触されるため、二つの異なる物質の電位が略同電位となり、電子の蓄積が一層減少して、静電引力の発生を抑えマススタック現象を一層確実に抑えられる。

0035

また、重り部を支持する梁部にピエゾ抵抗を形成して上面に絶縁層を形成したシリコン基板と、前記シリコン基板の上,下側に陽極接合で固定した上,下ガラスとからなり、前記ピエゾ抵抗の抵抗値変化により外力を検出する半導体センサにおいて、前記シリコン基板に対向する前記上,下ガラスの内面に導電部材からなる導電性膜を形成し、この導電性膜の前記重り部に対向した位置の膜厚を大きくすることにより複数個のストッパを部分的に形成することで、前記シリコン基板の前記重り部が静電引力によるマススタック現象を抑えると共に、煩雑である上,下ガラスのエッチング処理工程を簡素化でき、また、前記上,下ストッパを形成した前記上,下ガラスに前記導電性膜を形成する工程で起こりうる前記導電性膜の断線の発生を抑えることができる。

0036

また、前記導電性膜を透光性の導電部材とすることにより、陽極接合時の静電引力によるマススタック現象を抑え、かつ、完成検査時のパターンの断線チェック及び異物混入の発見等を確実に行うことができる。

図面の簡単な説明

0037

図1本発明の第1実施例の要部断面図。
図2上実施例の斜視図。
図3本発明の第2実施例の要部断面図。
図4本発明の第3実施例の要部断面図。
図5従来の加速度センサの要部断面図。
図6同上の要部平面図。
図7同上の製造方法を説明する工程図。
図8従来例を示す要部断面図。
図9同上従来例の要部斜視図。

--

0038

1シリコン基板
5重り部
6ピエゾ抵抗
7 上ガラス
8 下ガラス
13 安定化膜(絶縁層)
14 保護膜(絶縁層)
16 両持梁
17 上ストッパ
18 下ストッパ
19導電性膜
20接合促進層
21 上ストッパ
21a 上ストッパ層
22 下ストッパ
22a 下ストッパ層

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ