図面 (/)

技術 半導体集積回路装置およびその製造方法

出願人 株式会社東芝
発明者 中沢宏行
出願日 1994年2月15日 (26年10ヶ月経過) 出願番号 1994-018123
公開日 1995年8月22日 (25年4ヶ月経過) 公開番号 1995-226386
状態 特許登録済
技術分野 半導体の電極 バイポーラトランジスタ MOSIC,バイポーラ・MOSIC バイポーラIC ダイオード
主要キーワード 接合エッジ 金属積層 BiCMOS バイポ ショットキ LOCOS法 P型エピタキシャル層 埋込み層
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(1995年8月22日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (7)

目的

この発明は、ショットキ接合とオ−ミック接合とを含む素子微細化しても信頼性が低下することのない半導体装置及びその製造方法を提供する。

構成

コンタクトホ−ル38a 〜38e 内、絶縁膜38上に高融点金属バリアメタル層39を堆積し、バリアメタル層39上にAl層40を堆積し、絶縁膜38上および第2乃至第5のコンタクトホ−ル38b 〜38e 内にバリアメタル層39、Al層40からなる第1層目配線43を形成し、この配線43においてバリアメタル層39とのオ−ミック接合を形成する。次に、層間絶縁膜44に第6のコンタクトホ−ル44a を形成し、ウエット処理により、コンタクトホ−ル44a 内の窒化珪素膜29及びシリコン酸化膜28を除去する。次に、コンタクトホ−ル44a 内及び層間絶縁膜44上にAlからなる第2層目の配線46を形成し、この配線46において第1のNウェル領域24a とのショットキ−接合を形成する。従って、装置の信頼性の低下を防止できる。

概要

背景

図6は、従来の半導体集積回路装置を示す断面図である。P型シリコン基板1の表面にはN+埋込み層2が形成されており、このN+ 埋込み層2及びP型シリコン基板1の上にはP型エピタキシャル層3が形成されている。このP型エピタキシャル層3には前記N+ 埋込み層2の上に位置するNウェル領域の拡散層4が形成されており、このNウェル領域の拡散層4の内にはDeepN+ 層6が形成されている。

前記P型エピタキシャル層3の表面にはLOCOS法により第1乃至第3のフィルド酸化膜5a〜5cが形成されている。前記P型エピタキシャル層3のDeepN+ 層6内には第2及び第3のフィ−ルド酸化膜5b、5cの相互間に位置するコンタクト層7が形成されている。前記Nウェル領域の拡散層4内には、第1及び第2のフィ−ルド酸化膜5a、5bそれぞれの近傍に位置するショットキ接合のガ−ドリング領域8が形成されている。このガ−ドリング領域8は、接合エッジの影響をなくすために配置されるものである。

前記第1乃至第3のフィ−ルド酸化膜5a〜5cおよびP型エピタキシャル層3の上には絶縁膜9が設けられている。この絶縁膜9にはガ−ドリング領域8及びコンタクト層7それぞれの上に位置する第1及び第2のコンタクトホ−ル9a、9bが設けられている。これらコンタクトホ−ル9a、9bの内および絶縁膜9の上には第1層目Al配線10が形成されている。この結果、第1のコンタクトホ−ル9a内においてはAl配線10とNウェル領域の拡散層4とによるショットキ−接合が形成され、第2のコンタクトホ−ル9b内においてはAl配線10とコンタクト層7とによるオ−ミック接合が形成されている。前記Al配線10及び絶縁膜9の上には層間絶縁膜11が堆積されている。

概要

この発明は、ショットキ−接合とオ−ミック接合とを含む素子微細化しても信頼性が低下することのない半導体装置及びその製造方法を提供する。

コンタクトホ−ル38a 〜38e 内、絶縁膜38上に高融点金属バリアメタル層39を堆積し、バリアメタル層39上にAl層40を堆積し、絶縁膜38上および第2乃至第5のコンタクトホ−ル38b 〜38e 内にバリアメタル層39、Al層40からなる第1層目の配線43を形成し、この配線43においてバリアメタル層39とのオ−ミック接合を形成する。次に、層間絶縁膜44に第6のコンタクトホ−ル44a を形成し、ウエット処理により、コンタクトホ−ル44a 内の窒化珪素膜29及びシリコン酸化膜28を除去する。次に、コンタクトホ−ル44a 内及び層間絶縁膜44上にAlからなる第2層目の配線46を形成し、この配線46において第1のNウェル領域24a とのショットキ−接合を形成する。従って、装置の信頼性の低下を防止できる。

目的

一方、オ−ミック接合とショットキ−接合とを共に良好に形成する方法としては、両接合部に高融点金属膜を形成した後、ショットキ−接合部のみの高融点金属をリソグラフィ工程により除去し、次にショットキ−接合部にAl膜を形成することが考えられる。この方法では次の二つの点が問題となる。一つは、従来の半導体集積回路装置の製造工程に比べ、リソグラフィ工程の数が増加することである。二つめは、ショットキ−接合部に一度高融点金属膜を形成すると、この膜がシリサイド化されるため、このシリサイドをリソグラフィ工程により除去した後の界面をショットキ−接合に使用するのが特性的に懸念されることである。つまり、ショットキ−接合部の信頼性が低下することである。したがって、上記従来の半導体集積回路装置では、ショットキ−接合とオ−ミック接合とを含む素子を微細化すると、ショットキ−接合部又はオ−ミック接合部のいずれか一方の信頼性が低下することになる。

この発明は上記のような事情を考慮してなされたものであり、その目的は、ショットキ−接合とオ−ミック接合とを含む素子を微細化しても信頼性が低下することのない半導体集積回路装置およびその製造方法を提供することにある。

効果

実績

技術文献被引用数
0件
牽制数
2件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

半導体層と、前記半導体層とオ−ミック接合され、少なくとも下層高融点金属により構成された第1層目金属積層配線と、前記第1層目の金属積層配線および前記半導体層の上に形成された絶縁膜と、前記絶縁膜に設けられたショットキ−領域に位置するホ−ルと、前記ホ−ル内および前記絶縁膜の上に形成され、前記半導体層とショットキ−接合された第2層目の金属配線と、を具備することを特徴とする半導体集積回路装置

請求項2

ショットキ−接合部およびオ−ミック接合部を有する半導体層の上に酸化膜を設ける工程と、前記酸化膜の上に窒化珪素膜堆積する工程と、前記窒化珪素膜および前記酸化膜をパタニングすることにより、前記オ−ミック接合部の半導体層を露出させる工程と、前記半導体層および前記窒化珪素膜の上に高融点金属膜を堆積する工程と、前記高融点金属膜の上に第1の金属膜を堆積する工程と、前記第1の金属膜と前記高融点金属膜とを1回のリソグラフィ工程によってパタ−ニングすることにより、前記高融点金属膜と前記半導体層とによるオ−ミック接合部を有する第1層目の金属積層配線を形成する工程と、前記第1層目の金属積層配線および前記窒化珪素膜の上に絶縁膜を設ける工程と、前記絶縁膜に前記ショットキ−接合部の上に位置するホ−ルを設ける工程と、前記ホ−ル内の窒化珪素膜及び酸化膜を除去する工程と、前記ホ−ル内および前記絶縁膜の上に第2の金属膜を堆積する工程と、前記第2の金属膜をパタ−ニングすることにより、前記第2の金属膜と前記半導体層とによるショットキ−接合部を有する第2層目の金属配線を形成する工程と、を具備することを特徴とする半導体集積回路装置の製造方法。

技術分野

0001

この発明は、ショットキ接合とオ−ミック接合とを含む素子微細化しても信頼性が低下することのない半導体集積回路装置およびその製造方法に関する。

背景技術

0002

図6は、従来の半導体集積回路装置を示す断面図である。P型シリコン基板1の表面にはN+埋込み層2が形成されており、このN+ 埋込み層2及びP型シリコン基板1の上にはP型エピタキシャル層3が形成されている。このP型エピタキシャル層3には前記N+ 埋込み層2の上に位置するNウェル領域の拡散層4が形成されており、このNウェル領域の拡散層4の内にはDeepN+ 層6が形成されている。

0003

前記P型エピタキシャル層3の表面にはLOCOS法により第1乃至第3のフィルド酸化膜5a〜5cが形成されている。前記P型エピタキシャル層3のDeepN+ 層6内には第2及び第3のフィ−ルド酸化膜5b、5cの相互間に位置するコンタクト層7が形成されている。前記Nウェル領域の拡散層4内には、第1及び第2のフィ−ルド酸化膜5a、5bそれぞれの近傍に位置するショットキ−接合のガ−ドリング領域8が形成されている。このガ−ドリング領域8は、接合エッジの影響をなくすために配置されるものである。

0004

前記第1乃至第3のフィ−ルド酸化膜5a〜5cおよびP型エピタキシャル層3の上には絶縁膜9が設けられている。この絶縁膜9にはガ−ドリング領域8及びコンタクト層7それぞれの上に位置する第1及び第2のコンタクトホ−ル9a、9bが設けられている。これらコンタクトホ−ル9a、9bの内および絶縁膜9の上には第1層目Al配線10が形成されている。この結果、第1のコンタクトホ−ル9a内においてはAl配線10とNウェル領域の拡散層4とによるショットキ−接合が形成され、第2のコンタクトホ−ル9b内においてはAl配線10とコンタクト層7とによるオ−ミック接合が形成されている。前記Al配線10及び絶縁膜9の上には層間絶縁膜11が堆積されている。

発明が解決しようとする課題

0005

ところで、上記従来の半導体集積回路装置では、第1層目のAl配線10とP型エピタキシャル層3との接合部において、SiがAl配線10側に吸い出されるという現象が起こる。この現象で問題となるのは、半導体集積回路装置が微細化されることに伴って例えば図示せぬバイポ−ラ・トランジスタN型エミッタ領域の深さが浅くなった場合に、Siが吸い出されることによりAl配線と前記エミッタ領域の下に位置するP型のベ−ス領域とが直接接続されてしまうことである。このような問題の改善策としては、第1層目のAl配線とP型エピタキシャル層3との間にTi等の高融点金属を配置することにより良好なオ−ミック接合を形成することが考えられる。

0006

しかし、上記のように高融点金属を配置すると、良好なオ−ミック接合を形成することはできるが、良好なショットキ−接合を形成することができなくなるという問題が生じる。この理由は、高融点金属とSiとによりショットキ−接合を形成すると、高融点金属とSiの仕事関数の差が小さいため、ショットキ−接合としてはリ−ク量が増加し、良好なショットキ−接合を得ることはできないからである。

0007

一方、オ−ミック接合とショットキ−接合とを共に良好に形成する方法としては、両接合部に高融点金属膜を形成した後、ショットキ−接合部のみの高融点金属をリソグラフィ工程により除去し、次にショットキ−接合部にAl膜を形成することが考えられる。この方法では次の二つの点が問題となる。一つは、従来の半導体集積回路装置の製造工程に比べ、リソグラフィ工程の数が増加することである。二つめは、ショットキ−接合部に一度高融点金属膜を形成すると、この膜がシリサイド化されるため、このシリサイドをリソグラフィ工程により除去した後の界面をショットキ−接合に使用するのが特性的に懸念されることである。つまり、ショットキ−接合部の信頼性が低下することである。したがって、上記従来の半導体集積回路装置では、ショットキ−接合とオ−ミック接合とを含む素子を微細化すると、ショットキ−接合部又はオ−ミック接合部のいずれか一方の信頼性が低下することになる。

0008

この発明は上記のような事情を考慮してなされたものであり、その目的は、ショットキ−接合とオ−ミック接合とを含む素子を微細化しても信頼性が低下することのない半導体集積回路装置およびその製造方法を提供することにある。

課題を解決するための手段

0009

この発明は、上記課題を解決するため、半導体層と、前記半導体層とオ−ミック接合され、少なくとも下層が高融点金属により構成された第1層目の金属積層配線と、前記第1層目の金属積層配線および前記半導体層の上に形成された絶縁膜と、前記絶縁膜に設けられたショットキ−領域に位置するホ−ルと、前記ホ−ル内および前記絶縁膜の上に形成され、前記半導体層とショットキ−接合された第2層目の金属配線と、を具備することを特徴としている。

0010

また、ショットキ−接合部およびオ−ミック接合部を有する半導体層の上に酸化膜を設ける工程と、前記酸化膜の上に窒化珪素膜を堆積する工程と、前記窒化珪素膜および前記酸化膜をパタニングすることにより、前記オ−ミック接合部の半導体層を露出させる工程と、前記半導体層および前記窒化珪素膜の上に高融点金属膜を堆積する工程と、前記高融点金属膜の上に第1の金属膜を堆積する工程と、前記第1の金属膜と前記高融点金属膜とを1回のリソグラフィ工程によってパタ−ニングすることにより、前記高融点金属膜と前記半導体層とによるオ−ミック接合部を有する第1層目の金属積層配線を形成する工程と、前記第1層目の金属積層配線および前記窒化珪素膜の上に絶縁膜を設ける工程と、前記絶縁膜に前記ショットキ−接合部の上に位置するホ−ルを設ける工程と、前記ホ−ル内の窒化珪素膜及び酸化膜を除去する工程と、前記ホ−ル内および前記絶縁膜の上に第2の金属膜を堆積する工程と、前記第2の金属膜をパタ−ニングすることにより、前記第2の金属膜と前記半導体層とによるショットキ−接合部を有する第2層目の金属配線を形成する工程と、を具備することを特徴としている。

0011

この発明は、少なくとも下層が高融点金属により構成された第1層目の金属積層配線と半導体層とによりオ−ミック接合を形成している。即ち、前記下層の高融点金属と半導体層とによりオ−ミック接合を形成している。このため、このオ−ミック接合部において半導体の吸い出しが起こることがなく、良好なオ−ミック接合を形成することができる。したがって、半導体集積回路装置を微細化しても、オ−ミック接合部の信頼性が低下することがない。

0012

さらに、第1層目の金属積層配線および半導体層の上に絶縁膜を形成し、この絶縁膜にホ−ルを設け、このホ−ル内および絶縁膜の上に第2層目の金属配線を形成し、この第2層目の金属配線と半導体層とによりショットキ−接合を形成している。前記第2層目の金属配線は高融点金属以外の金属からなるものであり、前記第2層目の金属配線と半導体層とは良好なショットキ−接合を形成することができる。したがって、ショットキ−接合とオ−ミック接合とを含む素子を微細化しても、良好な両接合を形成することができる。

0013

以下、図面を参照してこの発明の一実施例について説明する。図1乃至図5は、この発明の実施例による半導体集積回路装置の製造方法を示す断面図である。先ず、図2に示すように、P型シリコン基板21の表面には第1及び第2のN+埋込み層22a、22bが形成され、これらN+ 埋込み層22a、22b及びP型シリコン基板21の上にはP型エピタキシャル層23が形成される。この後、このP型エピタキシャル層23には前記第1及び第2のN+ 埋込み層22a、22bそれぞれの上に位置する第1及び第2のNウェル領域24a、24bが形成される。これらNウェル領域24a、24bそれぞれの内には第1及び第2のDeepN+ 層26a、26bが形成される。

0014

次に、前記P型エピタキシャル層23の表面にはLOCOS法により第1乃至第5のフィ−ルド酸化膜25a〜25eが形成される。この後、前記第2のNウェル領域24bにおいて、第4及び第5のフィ−ルド酸化膜25d、25eの相互間にはP型のベ−ス領域27が形成される。次に、前記P型エピタキシャル層23の表面上にはシリコン酸化膜28が形成され、このシリコン酸化膜28及び第1乃至第5のフィ−ルド酸化膜25a〜25eの上には窒化珪素膜29が堆積される。

0015

この後、図3に示すように、前記窒化珪素膜29の上には第1のレジスト膜30が設けられ、このレジスト膜30をマスクとして窒化珪素膜29はパタ−ニングされる。これにより、バイポ−ラトランジスタコレクタ領域32、エミッタ領域33及び図示せぬN型MOSトランジスタのソ−ス・ドレイン領域それぞれの上に存する窒化珪素膜29は除去される。次に、第1のレジスト膜30及びフィ−ルド酸化膜25a〜25eをマスクとして、P型エピタキシャル層23には第1の不純物31がイオン注入される。

0016

次に、図4に示すように、前記イオン注入により、前記第1及び第2のDeepN+ 層26a、26bそれぞれの内には第1及び第2のコンタクト層41、32aが形成され、前記ベ−ス領域27の内にはエミッタ領域の拡散層33aが形成される。この後、前記第1のレジスト膜30は除去される。次に、窒化珪素膜29及びシリコン酸化膜28の上には第2のレジスト膜34が設けられ、このレジスト膜34をマスクとして窒化珪素膜29はパタ−ニングされる。これにより、ショットキ−接合のガ−ドリング領域36、バイポ−ラトランジスタの外部ベ−ス領域37及び図示せぬP型MOSトランジスタのソ−ス・ドレイン領域それぞれの上における窒化珪素膜29は除去される。この後、前記第2のレジスト膜34及びフィ−ルド酸化膜25a〜25eをマスクとして、P型エピタキシャル層23には第2の不純物35がイオン注入される。

0017

この後、図5に示すように、前記イオン注入により、前記第1のNウェル領域24a内にはガ−ドリング領域のP型拡散層36aが形成され、前記ベ−ス領域27内には外部ベ−ス領域のP+ 層37aが形成される。次に、前記第2のレジスト膜34は除去される。この後、前記窒化珪素膜29、フィ−ルド酸化膜25a〜25e及びシリコン酸化膜28の上にはCVD (Chemical Vapor Deposition)法により絶縁膜38が堆積される。次に、この絶縁膜38の上には図示せぬ第3のレジスト膜が設けられ、このレジスト膜をマスクとして前記絶縁膜38及びシリコン酸化膜28はエッチングされる。これにより、前記絶縁膜38には、ガ−ドリング領域のP型拡散層36a、第1、第2のコンタクト層41、32a、外部ベ−ス領域のP+ 層37a及びエミッタ領域の拡散層33aそれぞれの上に位置する第1乃至第5のコンタクトホ−ル38a〜38eが設けられる。

0018

次に、前記第3のレジスト膜は除去され、前記コンタクトホ−ル38a〜38eの内及び絶縁膜38の上にはスパッタにより高融点金属である例えばTiからなるバリアメタル層39が堆積される。この後、このバリアメタル層39はアニ−ルされる。次に、バリアメタル層39の上にはスパッタによりAl層40が堆積され、このAl層40の上には図示せぬ第4のレジスト膜が設けられる。この第4のレジスト膜をマスクとして、前記Al層40及びバリアメタル層39はパタ−ニングされる。これにより、絶縁膜38の上および第2乃至第5のコンタクトホ−ル38b〜38e内にはバリアメタル層39とAl層40との積層構造により構成される第1層目の配線43が形成される。この結果、この第1層目の配線43は、前記第1のコンタクト層41、第2のコンタクト層32a、外部ベ−ス領域のP+ 層37a及びエミッタ領域の拡散層33aそれぞれとオ−ミック接合を形成する。

0019

この後、図1に示すように、第1層目の配線43、絶縁膜38の上および第1のコンタクトホ−ル38aの内には層間絶縁膜44が堆積され、この層間絶縁膜44の上には図示せぬ第5のレジスト膜が設けられる。この第5のレジスト膜をマスクとして前記層間絶縁膜44がエッチングされることにより、この層間絶縁膜44には第1及び第2のフィ−ルド酸化膜25a、25bの相互間上に位置する第6のコンタクトホ−ル44aが形成される。

0020

次に、ウエット処理により、第6のコンタクトホ−ル44a内のショットキ−領域45の前記窒化珪素膜29及びシリコン酸化膜28は除去される。これにより、P型エピタキシャル層23における第1のNウェル領域24aの表面は露出される。この後、第6のコンタクトホ−ル44aの内及び層間絶縁膜44の上にはAl層46aが堆積され、このAl層46aの上には図示せぬ第6のレジスト膜が設けられる。この第6のレジスト膜をマスクとして、前記Al層46aがパタ−ニングされる。これにより、第6のコンタクトホ−ル44aの内及び層間絶縁膜44の上にはAlからなる第2層目の配線46が形成される。この結果、この第2層目の配線46は、前記第1のNウェル領域24aとショットキ−接合を形成する。尚、ショットキ−素子は、飽和動作を行なわせるバイポ−ラ素子に付加することで高速動作を可能にするものである。

0021

上記実施例によれば、第2乃至第5のコンタクトホ−ル38b〜38e内に、上層がAl層40、下層がバリアメタル層39により構成された第1層目の配線43を形成し、この配線43と第1のコンタクト層41、エミッタ領域の拡散層33a等とによりオ−ミック接合を形成している。即ち、このオ−ミック接合部は、Al層40と第1のコンタクト層41等とにより形成するのではなく、バリアメタル層39と第1のコンタクト層41等とにより形成している。このため、前記オ−ミック接合部においてSiの吸い出しが起こることがなく、良好なオ−ミック接合部を形成することができる。したがって、半導体集積回路装置を微細化した場合、これに伴い前記エミッタ領域の拡散層33a、第1のコンタクト層41等の深さが浅くなっても、前記オ−ミック接合部においてSiの吸い出しが起こることがないから、オ−ミック接合部の信頼性の低下を防止することができる。

0022

さらに、前記第1層目の配線43、絶縁膜38の上および第1のコンタクトホ−ル38aの内に層間絶縁膜44を堆積し、この層間絶縁膜44に第6のコンタクトホ−ル44aを形成し、このコンタクトホ−ル44a内に第2層目の配線46を形成し、この配線46と第1のNウェル領域24aとによりショットキ−接合を形成している。前記配線46はAlからなるものであるため、前記配線46と第1のNウェル領域24aとは良好なショットキ−接合を形成することができる。したがって、ショットキ−接合とオ−ミック接合とを含む上記のような半導体集積回路装置を微細化しても、良好なショットキ−接合とオ−ミック接合とを形成することができる。この結果、ショットキ−接合とオ−ミック接合とを含む微細化された素子の信頼性の低下を防止することができる。

0023

また、第1乃至第5のコンタクトホ−ル38a〜38eの内及び絶縁膜38の上にTiからなるバリアメタル層39を堆積し、このバリアメタル層39の上にAl層40を堆積した後、このAl層40及びバリアメタル層39を第4のレジスト膜によりパタ−ニングしている。つまり、前記Al層40及びバリアメタル層39を1回のリソグラフィ工程によりパタ−ニングしている。したがって、素子の微細化のために高融点金属をバリアメタル層39として使用するプロセスの中に、新たなリソグラフィ工程を追加することなく、即ち素子にバリアメタル層を使用しないプロセスのリソグラフィ工程のみにより、ショットキ−接合とオ−ミック接合とを含む素子を得ることができる。この結果、従来の半導体集積回路装置の製造工程に比べ、リソグラフィ工程の数が増加することがない。

0024

また、P型エピタキシャル層23の中の第1のNウェル領域24a中のショットキ−領域45の上に窒化珪素膜29を形成している。このため、絶縁膜38の第1のコンタクトホ−ル38a内にバリアメタル層39を堆積しても、ショットキ−接合を形成する際の接合面となる第1のNウェル領域24aの表面と前記バリアメタル層39とが接触することがない。この結果、前記第1のNウェル領域24aの表面は、前記バリアメタル層39によりシリサイド化されることがない。したがって、Al層46aをパタ−ニングすることにより第2層目の配線46を形成した際、この配線46と前記Nウェル領域24aの表面とにより良好なショットキ−接合を形成することができる。これにより、半導体集積回路装置の信頼性の低下を防止することができる。

0025

尚、上記実施例では、この発明をバイポ−ラ集積回路に用いているが、他の集積回路に用いることも可能であり、例えばBiCMOS集積回路に用いることも可能である。

発明の効果

0026

以上説明したようにこの発明によれば、少なくとも下層が高融点金属により構成された第1層目の金属積層配線と半導体層とによりオ−ミック接合を形成し、第2層目の金属配線と半導体層とによりショットキ−接合を形成している。したがって、ショットキ−接合とオ−ミック接合とを含む素子を微細化しても信頼性の低下を防止することができる。

図面の簡単な説明

0027

図1この発明の実施例による半導体集積回路装置の製造方法を示すものであり、図5の次の工程を示す断面図。
図2この発明の実施例による半導体集積回路装置の製造方法を示す断面図。
図3この発明の実施例による半導体集積回路装置の製造方法を示すものであり、図2の次の工程を示す断面図。
図4この発明の実施例による半導体集積回路装置の製造方法を示すものであり、図3の次の工程を示す断面図。
図5この発明の実施例による半導体集積回路装置の製造方法を示すものであり、図4の次の工程を示す断面図。
図6従来の半導体集積回路装置を示す断面図。

--

0028

21…P型シリコン基板、22a …第1のN+埋込み層、22b …第2のN+ 埋込み層、23…P型エピタキシャル層、24a …第1のNウェル領域、24b …第2のNウェル領域、25a …第1のフィ−ルド酸化膜、25b …第2のフィ−ルド酸化膜、25c …第3のフィ−ルド酸化膜、25d …第4のフィ−ルド酸化膜、25e …第5のフィ−ルド酸化膜、26a …第1のDeepN+ 層、26b …第2のDeepN+ 層、27…P型のベ−ス領域、28…シリコン酸化膜、29…窒化珪素膜、30…第1のレジスト膜、31…第1の不純物、32…バイポ−ラトランジスタのコレクタ領域、32a…第2のコンタクト層、33…バイポ−ラトランジスタのエミッタ領域、33a …エミッタ領域の拡散層、34…第2のレジスト膜、35…第2の不純物、36…ショットキ−接合のガ−ドリング領域、36a …ガ−ドリング領域のP型拡散層、37…バイポ−ラトランジスタの外部ベ−ス領域、37a …外部ベ−ス領域のP+ 層、38…絶縁膜、38a …第1のコンタクトホ−ル、38b …第2のコンタクトホ−ル、38c …第3のコンタクトホ−ル、38d …第4のコンタクトホ−ル、38e …第5のコンタクトホ−ル、39…バリアメタル層、40…Al層、41…第1のコンタクト層、42…、43…第1層目の配線、44…層間絶縁膜、44a …第6のコンタクトホ−ル、45…ショットキ−領域、46…第2層目の配線、46a …Al層。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ