図面 (/)

技術 記憶装置の多重化制御方法

出願人 株式会社日立製作所
発明者 伊藤富美男
出願日 1993年7月28日 (27年4ヶ月経過) 出願番号 1993-185805
公開日 1995年2月14日 (25年9ヶ月経過) 公開番号 1995-044466
状態 未査定
技術分野 記憶装置の信頼性向上技術 ハードウェアの冗長性
主要キーワード 多重化度 切り替え制御情報 計算機制御システム 入出力指令 切り替え制御装置 切り替え端子 切り替え指令 負荷増加
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(1995年2月14日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (5)

目的

記憶装置多重化するにあたって、記憶装置の切り替え制御中央処理装置(CPU)から独立させ、記憶装置の故障等による切り替え制御を動的に行うことができる手段を提供すること。

構成

記憶装置A(2a)及び記憶装置B(2b)はCPU(1)から見て同一アドレスに配置されている。CPU(1)からの出力データは、記憶装置切り替え装置(4)に伝えられ、ここで分岐して、各々の記憶装置に出力される。各々の記憶装置からの入力データは、記憶装置切り替え制御装置(5)からの指令(9)により記憶装置切り替え装置(4)内で選択されて、いずれか一方がCPU(1)に入力される。また、記憶装置切り替え制御装置に対して、各々の記憶装置からの故障信号(10a,10b)が伝達され、記憶装置選択のための情報として使用される。

概要

背景

従来、記憶装置故障等の情報は、一旦、中央処理装置(以下、CPUとする)に伝えられて、CPUによって処理される。従って、記憶装置を多重化する場合、記憶装置の故障等による記憶装置の切り替えは、故障などの情報が伝えられたCPUの管理下で、CPUからの切り替え指令にしたがって行っている。即ち、CPUから記憶装置をアクセスし、そのアクセスにより故障等が検出された場合、CPUが一旦その故障情報を受け取った後記憶装置の切り替えを指令する。この指令により、記憶装置が切り替えられ、その後再び、CPUから記憶装置をアクセスする。尚、この種の装置として関連するものには、特開平4−242453 号公報が挙げられる。

概要

記憶装置を多重化するにあたって、記憶装置の切り替え制御を中央処理装置(CPU)から独立させ、記憶装置の故障等による切り替え制御を動的に行うことができる手段を提供すること。

記憶装置A(2a)及び記憶装置B(2b)はCPU(1)から見て同一アドレスに配置されている。CPU(1)からの出力データは、記憶装置切り替え装置(4)に伝えられ、ここで分岐して、各々の記憶装置に出力される。各々の記憶装置からの入力データは、記憶装置切り替え制御装置(5)からの指令(9)により記憶装置切り替え装置(4)内で選択されて、いずれか一方がCPU(1)に入力される。また、記憶装置切り替え制御装置に対して、各々の記憶装置からの故障信号(10a,10b)が伝達され、記憶装置選択のための情報として使用される。

目的

本発明の目的は、記憶装置の切り替え制御をCPUから独立させ、CPUの負荷を軽減して制御処理遅延を排除することにある。

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

中央処理装置(CPU)と多重化した記憶装置とその間を接続するバスとから成る計算機制御システムにおいて、記憶装置とバスとの間に記憶装置切り替え装置と記憶装置切り替え制御装置とを設けたことを特徴とする記憶装置の多重化制御方法

請求項2

記憶装置からの切り替え制御情報を前記の記憶装置切り替え制御装置に対して伝達する手段を備えたことを特徴とする請求項1記載の記憶装置の多重化制御方法。

請求項3

前記の記憶装置切り替え装置と記憶装置切り替え制御装置とを中央処理装置(CPU)と切り離したことを特徴とする請求項1記載の記憶装置の多重化制御方法。

請求項4

前記の記憶装置切り替え装置と記憶装置切り替え制御装置とを中央処理装置(CPU)と切り離したことにより、計算機制御システムの動作を継続したまま記憶装置を切り替える手段を提供することを特徴とする請求項1記載の記憶装置の多重化制御方法。

技術分野

0001

本発明は、システム制御情報や記録を多重化した記憶装置に格納し、記憶装置の故障時等に別の記憶装置に切り替え運転される計算機制御システムに関する。

背景技術

0002

従来、記憶装置の故障等の情報は、一旦、中央処理装置(以下、CPUとする)に伝えられて、CPUによって処理される。従って、記憶装置を多重化する場合、記憶装置の故障等による記憶装置の切り替えは、故障などの情報が伝えられたCPUの管理下で、CPUからの切り替え指令にしたがって行っている。即ち、CPUから記憶装置をアクセスし、そのアクセスにより故障等が検出された場合、CPUが一旦その故障情報を受け取った後記憶装置の切り替えを指令する。この指令により、記憶装置が切り替えられ、その後再び、CPUから記憶装置をアクセスする。尚、この種の装置として関連するものには、特開平4−242453 号公報が挙げられる。

発明が解決しようとする課題

0003

上記従来技術は、CPUの管理下で記憶装置の切り替え制御を行うため、計算機制御システムにおけるCPUの負荷増加の点について配慮がされておらず、記憶装置の切り替えに伴う制御処理遅延の問題があった。

0004

本発明の目的は、記憶装置の切り替え制御をCPUから独立させ、CPUの負荷を軽減して制御処理の遅延を排除することにある。

0005

本発明の他の目的は、記憶装置の故障等の情報をCPU以外の装置に伝達し、情報を伝達された装置により記憶装置の切り替え制御を行うことにある。

課題を解決するための手段

0006

上記目的を達成するために、記憶装置とバスとの間に記憶装置切り替え装置を設け、記憶装置切り替え制御装置からの制御指令により記憶装置切り替え装置が記憶装置を切り替える処理を行うようにしたものである。

0007

上記他の目的を達成するために、記憶装置の故障等の情報を記憶装置から直接記憶装置切り替え制御装置に伝達する信号を設けたものである。

0008

記憶装置切り替え装置は、CPUからバスを通して記憶装置へのデータの書き込み指令があると、多重化した記憶装置の全てに対して、送られてきたデータを書き込む。また、読み出し指令があると、多重化した記憶装置の全てからデータを読み出し、主となる特定の記憶装置のデータのみバスを通してCPUに送る。記憶装置の書き込みまたは読み出し時、記憶装置になんらかの故障があった場合、記憶装置から記憶装置切り替え制御装置に故障情報が伝達される。記憶装置切り替え制御装置では、主となる記憶装置が故障した場合、記憶装置切り替え装置に対して、記憶装置の切り替え指令を発行する。記憶装置切り替え装置では、切り替え指令に基づいて主となる記憶装置の選択手順を変更する。それによって、多重化した記憶装置の切り替え制御がCPUの管理下から切り離され、記憶装置切り替え制御装置により制御されるようになるので、CPUの負荷を軽減する。

0009

以下、本発明の一実施例を図1により説明する。図1は、記憶装置を2重化した場合のブロック図である。ここで、記憶装置A(2a)と記憶装置B(2b)とは同一種類の装置であり、CPU(1)から見て同一アドレス割り付けられている。記憶装置A(2a)及び記憶装置B(2b)は、ともに、記憶装置切り替え装置(4)とデータ入出力(8a,8b)を行う。記憶装置切り替え装置(4)は、バス(3)を介して、CPU(1)とデータ入出力(6及び7)を行う。記憶装置切り替え制御装置(5)は、記憶装置切り替え装置(4)に対して、記憶装置(2a,2b)の切り替え信号(9)を出力する。記憶装置A(2a)及び記憶装置B(2b)は、記憶装置切り替え制御装置(5)に対して、各々の記憶装置に故障が発生した場合、故障信号(10a,10b)を出力する。また、記憶装置切り替え制御装置は、記憶装置A(2a)と記憶装置B(2b)とを任意に切り替えるための制御信号(11)を、外部より入力する。この構成において、CPU(1)からのデータの入出力指令は、バス(3)を経由して記憶装置切り替え装置(4)に伝えられる。CPU(1)から記憶装置への出力指令の場合、CPU(1)からバス(3)を経由して送られたデータは、記憶装置切り替え装置(4)で2重化され、記憶装置A(2a)及び記憶装置B(2b)の同じアドレスに出力される。記憶装置からCPU(1)への入力指令の場合、記憶装置切り替え装置(4)は、記憶装置A(2a)及び記憶装置B(2b)の同じアドレスからデータを読みだし、記憶装置切り替え制御装置(5)により予め指定されている記憶装置からの入力データのみバス(3)を経由してCPU(1)に出力する。本実施例によれば、記憶装置の多重化にあたって、CPUから独立した記憶装置の切り替え手段を持つことができるという効果がある。

0010

CPU(1)からの入出力指令によって、記憶装置の読みだし/書き込みを制御する記憶装置切り替え装置(4)の仕組みを図2に示す。バスからの出力ライン(7′)は、本装置の中で分岐し、各々の記憶装置への出力ライン(8a′,8b′)に直接つながる。記憶装置からの入力ライン(8a″,8b″)は、本装置内のスイッチ(12)につながり、各々の端子(14a,14b)となる。ここで、記憶装置切り替え制御装置からの切り替え信号(9)がスイッチ(12)内の切り替え端子(13)につながっているため、切り替え信号(9)に依存して切り替え端子(13)が記憶装置からの入力端子(14a,14b)のいずれかにつながり、これによって、記憶装置からの入力データの一方がバスへの入力ライン(7″)につながることになる。記憶装置切り替え装置をn重化した例を図3に示す。本実施例によれば、バスと記憶装置との間で記憶装置の切り替え制御が行えるという効果がある。また、図3に示すn重化の例において、付加する記憶装置を2台にすると図2の例と同じであることから、記憶装置の多重化度を変えることは、単純に記憶装置の増減により実現できるという効果がある。

0011

記憶装置切り替え制御装置の原理図4に示す。記憶装置からの故障信号が伝達されていなければ何も処理しないが、故障信号が伝達されているとき、記憶装置切り替え制御の処理が動作する(15)。まず最初に、故障信号を伝達した記憶装置が現在CPUへの入力データを取り込むために選択されている記憶装置と同一かどうかを判断する(16)。異なる記憶装置の場合、当該記憶装置を故障として扱うように記録する(21)ことのみ行う。選択されている記憶装置が故障の場合、切り替え可能な記憶装置があるかどうか検索する(17)。この検索は、記憶装置の動作状況を記録しているテーブルより読み出すことで行う。次に、その結果を判定する(18)。切り替え可能な記憶装置がない場合、記憶装置をすべて切り離し、CPUへの記憶装置からのデータ入力エラーとして扱われるようにする(20)。切り替え可能な装置がある場合、記憶装置切り替え装置に対して、次に選択する記憶装置を指定する(19)。いずれの場合も、故障を伝達した記憶装置を故障として扱うように記録する(21)。本実施例によれば、記憶装置からの故障信号により、記憶装置をリアルタイムに切り替え可能であるという効果がある。

発明の効果

0012

本発明によれば、記憶装置切り替え装置によって多重化した記憶装置への出力を行うことができ、また、多重化した記憶装置からの入力を選択できるので、CPUとバスとの間を多重化することなしに記憶装置が多重化できるという効果がある。

0013

また、上記効果に伴い、記憶装置切り替え装置により記憶装置とCPUまたはバスとの間が独立しているため、記憶装置の多重化度を、例えば、2重化から3重化へ、またはn重化へと高めることが記憶装置の追加のみにより容易に行うことができるという効果がある。

0014

また、記憶装置からの故障信号を切り替え制御情報として記憶装置切り替え制御装置に伝達し、記憶装置切り替え制御装置からの指令により記憶装置切り替え装置が記憶装置の切り替えを行うことができるので、CPUが記憶装置の切り替えを制御する必要がなくなり、CPUの負荷を軽減できるという効果がある。

0015

さらに、記憶装置からの故障信号を記憶装置切り替え制御装置に直接伝達することにより、記憶装置切り替え制御装置が記憶装置の選択をリアルタイムに行うことができるので、記憶装置からの入力データの切り替えを動的に行うことができるという効果がある。

図面の簡単な説明

0016

図1本発明の一実施例である記憶装置を2重化した場合の全体ブロック図である。
図2図1における記憶装置切り替え装置の仕組みを示す構成図である。
図3記憶装置切り替え装置において記憶装置をn重化した例を示す図である。
図4記憶装置切り替え制御装置の原理を示す処理フロー図である。

--

0017

1…中央処理装置(CPU)、2a…記憶装置A、2b…記憶装置B、3…バス、4…記憶装置切り替え装置、5…記憶装置切り替え制御装置、9…記憶装置切り替え信号、10a…記憶装置Aの故障信号、10b…記憶装置Bの故障信号。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ