図面 (/)

技術 電源接続回路及び電源線用スイッチIC

出願人 富士通株式会社株式会社九州富士通エレクトロニクス
発明者 中村享石川勝哉
出願日 1994年5月17日 (26年1ヶ月経過) 出願番号 1994-102763
公開日 1995年2月14日 (25年4ヶ月経過) 公開番号 1995-044246
状態 特許登録済
技術分野 トランジスタを用いた連続制御型電源 電子的スイッチ1
主要キーワード IC化 Nチャンネル 電源接続回路 電源線用 通常タイプ Pチャンネル ディスクリート回路 スイッチ電圧
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(1995年2月14日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (16)

目的

本発明は電源線用電圧変化にかかわらず所望のオン抵抗及びオフ抵抗が得られる電源接続回路及び電源線用スイッチICの提供を目的とする。

構成

制御部6からの制御信号ゲート印加することにより導通状態が変化するMOS型トランジスタ10を、負荷回路5と電源線200との間に設け、負荷回路5の電源線200との接続状態を制御可能にした電源接続回路において、制御信号の電圧を変化させ出力がMOS型トランジスタ10のゲートに印加される電圧変換手段2と、電圧変換手段2の出力電圧が、電源線200の電圧に対して所定の差を有するようにするクランプ手段9とを有する。

概要

背景

電気機器においては、消費電力を低減することが重要である。特に、電源として電池が使用される場合には、消費電力が電池の寿命に影響するため、消費電力量が電池の交換又は電池の充電を行わずに使用できる時間を決定することになる。消費電力を低減するために、電気機器を複数の部分に分け、使用していない部分への電源供給を停止させる方法がある。電気機器によっては、使用中であるかないかにかかわらず常時動作させる必要のある機能を有する場合がある。例えば、電気機器自体は使用しなくても、タイマ等の機能は常時動作させる必要がある。タイマ機能を停止させた場合には、再度使用する時にタイマを再度設定する必要があり、その設定動作はたいへん煩雑である。しかし、タイマ等の機能を動作させるために、使用していない時にも電気機器全体電力を供給したのでは、動作する必要のない部分にもスタンバイ電流が流れ、消費電力が大きくなるという問題がある。そのため、電気機器の本体部とタイマ等の部分を分け、使用しない時には本体部への電力の供給を停止することが行われる。

また、コンピュータにおいては、ディスプレイディスク装置等の多くの周辺機器が接続され、コンピュータを介して各機器に電力を供給することが行われる。このような周辺機器はコンピュータが動作中であってもかならずしも動作する必要のない場合が多い。そのような場合にはこれらの周辺機器への電力の供給を停止することにより、スタンバイ電流が流れるのを防止している。

以上のように、機器の一部への電力の供給を停止することにより、消費電力の低減を図ることが行われているが、このためには機器の一部への電力の供給を自由に制御できることが必要であり、電源線との接続を制御するために電源線用スイッチが使用される。電源線用スイッチは、常時動作している制御部からの制御信号により制御される。

電源線用スイッチとしては従来パワーFETが使用され、ディスクリート回路電源接続回路を構成するのが一般的である。図10はMOS型トランジスタを使用した従来の電源接続回路の例を示す図であり、(1)がNチャンネルMOS型トランジスタの例であり、(2)がPチャンネルMOS型トランジスタの例である。なお以下に示す図においては、便宜上同一に機能部分には同一の参照番号を付して表すこととする。

図10において、参照番号4は電源であり、5は機器本体部(負荷回路)であり、6は制御部であり、200は電源線である。13と14は電源線用スイッチであり、13はNチャンネルMOS型トランジスタ、14はPチャンネルMOS型トランジスタであり、15は制御信号を反転するインバータである。図10の(1)において、NチャンネルMOS型トランジスタ13を導通オン)状態にするには制御部6から正電圧の信号が供給され、非導通(オフ)状態にするには制御部6から接地電圧の信号が供給される。図10の(2)においては、PチャンネルMOS型トランジスタ14が使用されるため、制御部6が図11の(1)と同じ制御信号を出力するならば、制御信号を反転させるインバータ15が必要である。

図10に示すような電源線用スイッチを使用した構成においては、オン状態時に電源線用スイッチの抵抗がほとんど無視できるほど小さく、オフ状態時には電源線用スイッチが完全に遮断されているとみなせることが重要である。オン状態時に電源線用スイッチが抵抗を有するとその分電圧降下が生じ、電力も消費される。またオフ状態時に電源線用スイッチが完全に遮断されていないと、オフ状態時に微量ではあるが機器本体部に電流が流れ、電力が消費される。そのため、MOS型トランジスタを使用した従来の電源線用スイッチ回路においては、MOS型トランジスタのオン抵抗が十分に小さく且つオフ抵抗が十分に大きいことが必要である。

図10に示した従来のMOS型トランジスタを電源線用スイッチに使用した回路においても上記の条件を満たすことが必要であり、そのためにはパワーFETのゲート電圧を上記の条件を満たすことができる電圧値にする。例えば、NチャンネルMOS型トランジスタの場合には、オン状態にするための電圧を制御部6の正の論理値に対応する電圧より高い電圧にし、PチャンネルMOS型トランジスタの場合にはオフ状態にするための電圧を制御部6の正の論理値に対応する電圧より高い電圧にする。

図11は電源線用スイッチを使用する電源接続回路の従来例を示す図である。図11において、参照番号5は機器本体部(負荷)であり、16は電源線用スイッチであるNチャンネルMOS型トランジスタであり、41は直流5V電源であり、42は直流12V電源であり、61は制御回路である。201は5V用電源線であり、202は12V用電源線である。L1は制御回路61からの約5Vの制御信号を12Vの信号に変換する電圧変換回路であり、その出力はNチャンネルMOS型トランジスタ16のゲート印加される。抵抗R1は制御回路61からの制御信号の動作速度を向上させるプルダウン抵抗であり、容量素子C1は電圧変換回路L1の出力を安定化するためのものである。

負荷5に接続される電源線200の電圧を安定化するためにコンデンサ等の容量素子を接続するのが一般的であり、このような容量素子を使用することにより、機器本体部での消費電力の変動に対して安定した電源電圧が維持される。抵抗R2と容量素子C2はこの目的で使用されるものである。図11に示すように、NチャンネルMOS型トランジスタ16のゲートに印加される制御信号を上記の条件を満たすものにするには、制御信号の電圧をNチャンネルMOS型トランジスタのゲート電圧に合った電圧に変換する電圧変換回路L1が必要であり、このような電圧変換回路L1を動作させるには、5V電源41の他に12V電源42が必要である。

また電気機器によっては、機器の一部については電源電圧を切り換えて使用するものがある。図12はそのような機器における従来の電源接続回路の構成を示す図である。図12の回路において、5V電源44、12V電源45、NチャンネルMOS型トランジスタ18、電圧変換回路L3、負荷51、及び抵抗R4、R5、容量素子C4、C5はそれぞれ図11の回路の各要素に対応する。図12の回路では、図11に回路に更に直流3Vを発生する3V電源43を設け、3Vの電源線204と負荷51の間に電源線スイッチとしてNチャンネルMOS型トランジスタ17を設けたもので、NチャンネルMOS型トランジスタ17のゲートに印加される制御信号の電圧を変化させる電圧変換回路L2も設けられている。そして、制御回路からは、NチャンネルMOS型トランジスタ17、18のいずれかを導通状態にするか、又はいずれも非導通状態にする制御信号が出力される。

図13は上記のより具体的な例を示す図であり、フラッシュメモリと呼ばれる電気的に一括消去可能な不揮発性メモリの電源接続回路の従来例を示す図である。フラッシュメモリには、データの読み出し時に電源電圧として5Vを供給するタイプと3.3Vを供給するタイプの2種類がある。いずれのタイプでも書き込み時には電源電圧として12Vが供給される。5Vタイプが通常型であるが、低電力版として3.3Vタイプがある。フラッシュメモリを使用する機器では、いずれのタイプも使用できることが望ましい。そこで、図13に示すように、12V電源46と、5V電源47と、3.3V電源48を設け、各電源の電源線とフラッシュメモリ52の間に設けたPチャンネルMOS型トランジスタ191と、NチャンネルMOS型トランジスタ192、193を制御回路63からの制御信号a、b、cで制御するようにしている。制御信号aはデータ書き込み時には「低」状態で、それ以外の時には「高」状態(12V)になる。通常タイプのフラッシュメモリを使用する場合には、データ読み出し時には制御信号bが「高」状態(12V)になり、省エネルギタイプのフラッシュメモリを使用する場合には、データ読み出し時には制御信号cが「高」状態(12V)になり、それ以外の時には制御信号b、cとも「低」状態になる。

またマイクロプロセッサにおいては、通常は5Vの電源電圧が供給されるが、マイクロプロセッサが動作しない状態が所定時間以上続くと、自動的に3.3Vの電源電圧が供給される低消費電力モード切り換わるものがある。この場合にも、図12と同様の回路が使用される。図14は電源線スイッチとしてNチャンネルMOS型トランジスタを使用する場合のスイッチ電圧とオン抵抗の関係を説明するための図である。(1)が測定回路を示し、(2)が(1)の回路で測定された特性を示す。図14から明らかなように、ゲートに同じ12Vの電圧が印加されていても、電源電圧Vsによってオン抵抗が異なる。

従って、図12に示した電源接続回路で、NチャンネルMOS型トランジスタ17、18として同一の特性のものが使用される場合には、それらのオン抵抗が異なることになる。電気機器においては、電源線スイッチのオン抵抗として要求される範囲が仕様として決められおり、図12のような回路のままではこの仕様を満たすことができないため、NチャンネルMOS型トランジスタ17と18は異なる特性の別の部品を使用するか、電圧変換回路L2、L3を構成する抵抗等の部品を調整して仕様が満たされるようにしていた。しかし、異なるNチャンネルMOS型トランジスタを使用したり、部品を調整するのは工程管理上も好ましくなく、そのためにコストが増加するという問題がある。

図12のような同一負荷に印加する電源電圧を変化させる場合だけでなく、機器内で異なる負荷に印加する電源電圧が異なる場合にも、同様の問題が生じる。更に、図12、13に示した回路や電池を使用する機器等では、使用モードによって電源線に供給する電源電圧を変化させるものもある。そのような場合、同一のMOSトランジスタに印加される電源電圧が変化することになり、使用モードによって電源線スイッチのオン抵抗が異なることになる。

また上記の説明では、電源線用スイッチとしてNチャンネルMOSトランジスタを使用する場合について説明したが、PチャンネルMOSトランジスタを使用する場合には、ゲート電圧を0Vにすれば通常十分なオン抵抗が得られるが、電源線の電圧が変化した場合にはオフ抵抗が変化することになる。図12、13のような1個の負荷回路が複数の電源線に接続される回路において、電源線の電圧によって十分なオフ抵抗が得られない場合には、電源線の間で電流が流れることになり、消費電力が大きくなるという問題が生じる。

図11及び図12に示すように、負荷への電源線には電源電圧を安定化するために容量素子を接続している。しかし容量素子を接続すると、容量素子に蓄積された電荷のため、電源線用スイッチをオフ状態にした時に電源線の電圧はゆっくりと低下することになり、機器本体部での誤動作を生じる恐れが増大するという問題がある。図15はこのような誤動作発生を防止するために、容量素子に並列抵抗素子を接続した放電回路を有する従来例の構成を示す図である。

図示のように、図15の回路は電源線200の電圧を安定化するためにコンデンサ7と放電用の抵抗8を接続した構成を有する。コンデンサ7に蓄積された電荷は、電源線用スイッチ1がオフ状態になると同時に抵抗8を介してアース接地線)に流れ、電源線200の電圧はすみやかに低下する。

概要

本発明は電源線用の電圧変化にかかわらず所望のオン抵抗及びオフ抵抗が得られる電源接続回路及び電源線用スイッチICの提供を目的とする。

制御部6からの制御信号をゲートに印加することにより導通状態が変化するMOS型トランジスタ10を、負荷回路5と電源線200との間に設け、負荷回路5の電源線200との接続状態を制御可能にした電源接続回路において、制御信号の電圧を変化させ出力がMOS型トランジスタ10のゲートに印加される電圧変換手段2と、電圧変換手段2の出力電圧が、電源線200の電圧に対して所定の差を有するようにするクランプ手段9とを有する。

目的

本発明は上記問題点に鑑みてなされたものであり、電源線の電圧が変化しても一定のオン抵抗及びオフ抵抗が得られる電源接続回路及び電源線用スイッチICの提供と、電源線の電圧安定化のための容量素子内の電荷をオフ状態に切り換わった時にすみやかに放電させると共にオン状態時には電流が流れないようにした電源接続回路及び電源線用スイッチICの提供を目的とする。

効果

実績

技術文献被引用数
4件
牽制数
8件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

制御部(6)からの制御信号ゲート印加することにより導通状態が変化するMOS型トランジスタ(10)を、負荷回路(5)と電源線(200)との間に設け、前記負荷回路(5)の前記電源線(200)との接続状態を制御可能にした電源接続回路において、前記制御信号の電圧を変化させ、出力が前記MOS型トランジスタ(10)のゲートに印加される電圧変換手段(2)と、該電圧変換手段(2)の出力電圧が、前記電源線(200)の電圧に対して所定の差を有するようにするクランプ手段(9)とを備えることを特徴とする電源接続回路。

請求項2

前記電圧変換手段(2)はチャージポンプ回路であることを特徴とする請求項1に記載の電源接続回路。

請求項3

前記MOS型トランジスタ(10)はNチャンネル型であることを特徴とする請求項1に記載の電源接続回路。

請求項4

前記MOS型トランジスタ(10)と、前記電圧変換手段(2)と、前記クランプ手段(9)は1個の集積回路に設けられていることを特徴とする請求項1に記載の電源接続回路。

請求項5

負荷回路(5)と電源線(200)との間に設けられた電源線用スイッチ(1)を備え、該電源線用スイッチ(1)を導通状態又は非導通状態にすることにより前記負荷回路(5)の前記電源線(200)との接続状態を制御可能にした電源接続回路において、前記電源線用スイッチ(1)が非導通状態の時に前記負荷回路(5)に接続される電源線を接地線に接続し、前記電源線用スイッチ(1)が導通状態の時には前記負荷回路(5)に接続される電源線を接地線から遮断状態にする放電回路(3)を備えることを特徴とする電源接続回路。

請求項6

前記放電回路(3)はNチャンネルMOS型トランジスタ(322)を備えることを特徴とする請求項5に記載の電源接続回路。

請求項7

前記放電回路(3)はPチャンネルMOS型トランジスタ(332)を備えることを特徴とする請求項5に記載の電源接続回路。

請求項8

前記放電回路(3)はNPN型トランジスタ(342)とNチャンネルMOS型トランジスタ(343)とを備えることを特徴とする請求項5に記載の電源接続回路。

請求項9

前記放電回路(3)はPNP型トランジスタ(355)とCMOS型インバータ(352、353)とを備えることを特徴とする請求項5に記載の電源接続回路。

請求項10

前記放電回路(3)はNPN型トランジスタ(364)とPチャンネルMOS型トランジスタ(362)とを備えることを特徴とする請求項5に記載の電源接続回路。

請求項11

制御部(6)からの制御信号をゲートに印加することにより導通状態が変化するMOS型トランジスタ(10)を、負荷回路(5)と電源線(200)との間に設け、前記負荷回路(5)の前記電源線(200)との接続状態を制御可能にした電源接続回路において、前記制御信号の電圧を変化させ、出力が前記MOS型トランジスタ(10)のゲートに印加される電圧変換手段(2)と、該電圧変換手段(2)の出力電圧が、前記電源線(200)の電圧に対して所定の差を有するようにするクランプ手段(9)と、前記電源線用スイッチ(1)が非導通状態の時に前記負荷回路(5)に接続される電源線を接地線に接続し、前記電源線用スイッチ(1)が導通状態の時には前記負荷回路(5)に接続される電源線を接地線から遮断状態にする放電回路(3)とを備えることを特徴とする電源接続回路。

請求項12

前記電圧変換手段(2)はチャージポンプ回路であることを特徴とする請求項11に記載の電源接続回路。

請求項13

負荷回路(5)の前記電源線(200)との接続状態を制御する電源線用スイッチICであって、前記負荷回路(5)と前記電源線(200)との間に設けられ、ゲートに印加される制御信号によって導通状態が変化するMOS型トランジスタ(10)と、前記制御信号の電圧を変化させ、出力が前記MOS型トランジスタ(10)のゲートに印加される電圧変換手段(2)と、該電圧変換手段(2)の出力電圧が、前記電源線(200)の電圧に対して所定の差を有するようにするクランプ手段(9)とを備える電源線用スイッチIC。

請求項14

前記電圧変換手段(2)はチャージポンプ回路であることを特徴とする請求項13に記載の電源線用スイッチIC。

請求項15

前記MOS型トランジスタ(10)はNチャンネル型であることを特徴とする請求項13に記載の電源線用スイッチIC。

請求項16

負荷回路(5)と電源線(200)との間の接続を制御するための電源線用スイッチICであって、電源線用スイッチ(1)を備え、該電源線用スイッチ(1)を導通状態又は非導通状態にすることにより前記負荷回路(5)の前記電源線(200)との接続を制御する電源線用スイッチICにおいて、前記電源線用スイッチ(1)が非導通状態の時に、前記負荷回路(5)が接続される側の電源線を接地線に接続し、前記電源線用スイッチ(1)が導通状態の時には前記負荷回路(5)が接続される側の電源線と接地線とを遮断状態にする放電回路(3)を備えることを特徴とする電源線用スイッチIC。

請求項17

前記放電回路(3)はNチャンネルMOS型トランジスタ(322)を備えることを特徴とする請求項16に記載の電源線用スイッチIC。

請求項18

前記放電回路(3)はPチャンネルMOS型トランジスタ(332)を備えることを特徴とする請求項16に記載の電源線用スイッチIC。

請求項19

前記放電回路(3)はNPN型トランジスタ(342)とNチャンネルMOS型トランジスタ(343)とを備えることを特徴とする請求項16に記載の電源線用スイッチIC。

請求項20

前記放電回路(3)はPNP型トランジスタ(355)とCMOS型インバータ(352、353)とを備えることを特徴とする請求項16に記載の電源線用スイッチIC。

請求項21

前記放電回路(3)はNPN型トランジスタ(364)とPチャンネルMOS型トランジスタ(362)とを備えることを特徴とする請求項16に記載の電源線用スイッチIC。

請求項22

負荷回路(5)の前記電源線(200)との接続状態を制御する電源線用スイッチICであって、前記負荷回路(5)と前記電源線(200)との間に設けられ、ゲートに印加される制御信号によって導通状態が変化するMOS型トランジスタ(10)と、前記制御信号の電圧を変化させ、出力が前記MOS型トランジスタ(10)のゲートに印加される電圧変換手段(2)と、該電圧変換手段(2)の出力電圧が、前記電源線(200)の電圧に対して所定の差を有するようにするクランプ手段(9)と、前記電源線用スイッチ(1)が非導通状態の時に、前記負荷回路(5)が接続される側の電源線を接地線に接続し、前記電源線用スイッチ(1)が導通状態の時には前記負荷回路(5)が接続される側の電源線と接地線とを遮断状態にする放電回路(3)とを備えることを特徴とする電源線用スイッチIC。

請求項23

前記電圧変換手段(2)はチャージポンプ回路であることを特徴とする請求項22に記載の電源線用スイッチIC。

請求項24

請求項13乃至23に記載の電源線用スイッチICを、負荷回路(5)と電源線(200)との間に設けたことを特徴とする電源接続回路。

技術分野

0001

本発明は、電源線との接続を制御する電源接続回路及びそのための電源線用スイッチICに関し、特にオン抵抗が小さく、更に非導通状態切り換わった時に電源線の電圧安定化のための容量素子内の電荷をすみやかに放電させ、導通状態時には電流が流れない放電回路を有する電源接続回路及び電源線用スイッチICに関する。

背景技術

0002

電気機器においては、消費電力を低減することが重要である。特に、電源として電池が使用される場合には、消費電力が電池の寿命に影響するため、消費電力量が電池の交換又は電池の充電を行わずに使用できる時間を決定することになる。消費電力を低減するために、電気機器を複数の部分に分け、使用していない部分への電源供給を停止させる方法がある。電気機器によっては、使用中であるかないかにかかわらず常時動作させる必要のある機能を有する場合がある。例えば、電気機器自体は使用しなくても、タイマ等の機能は常時動作させる必要がある。タイマ機能を停止させた場合には、再度使用する時にタイマを再度設定する必要があり、その設定動作はたいへん煩雑である。しかし、タイマ等の機能を動作させるために、使用していない時にも電気機器全体電力を供給したのでは、動作する必要のない部分にもスタンバイ電流が流れ、消費電力が大きくなるという問題がある。そのため、電気機器の本体部とタイマ等の部分を分け、使用しない時には本体部への電力の供給を停止することが行われる。

0003

また、コンピュータにおいては、ディスプレイディスク装置等の多くの周辺機器が接続され、コンピュータを介して各機器に電力を供給することが行われる。このような周辺機器はコンピュータが動作中であってもかならずしも動作する必要のない場合が多い。そのような場合にはこれらの周辺機器への電力の供給を停止することにより、スタンバイ電流が流れるのを防止している。

0004

以上のように、機器の一部への電力の供給を停止することにより、消費電力の低減を図ることが行われているが、このためには機器の一部への電力の供給を自由に制御できることが必要であり、電源線との接続を制御するために電源線用スイッチが使用される。電源線用スイッチは、常時動作している制御部からの制御信号により制御される。

0005

電源線用スイッチとしては従来パワーFETが使用され、ディスクリート回路で電源接続回路を構成するのが一般的である。図10MOS型トランジスタを使用した従来の電源接続回路の例を示す図であり、(1)がNチャンネルMOS型トランジスタの例であり、(2)がPチャンネルMOS型トランジスタの例である。なお以下に示す図においては、便宜上同一に機能部分には同一の参照番号を付して表すこととする。

0006

図10において、参照番号4は電源であり、5は機器本体部(負荷回路)であり、6は制御部であり、200は電源線である。13と14は電源線用スイッチであり、13はNチャンネルMOS型トランジスタ、14はPチャンネルMOS型トランジスタであり、15は制御信号を反転するインバータである。図10の(1)において、NチャンネルMOS型トランジスタ13を導通オン)状態にするには制御部6から正電圧の信号が供給され、非導通(オフ)状態にするには制御部6から接地電圧の信号が供給される。図10の(2)においては、PチャンネルMOS型トランジスタ14が使用されるため、制御部6が図11の(1)と同じ制御信号を出力するならば、制御信号を反転させるインバータ15が必要である。

0007

図10に示すような電源線用スイッチを使用した構成においては、オン状態時に電源線用スイッチの抵抗がほとんど無視できるほど小さく、オフ状態時には電源線用スイッチが完全に遮断されているとみなせることが重要である。オン状態時に電源線用スイッチが抵抗を有するとその分電圧降下が生じ、電力も消費される。またオフ状態時に電源線用スイッチが完全に遮断されていないと、オフ状態時に微量ではあるが機器本体部に電流が流れ、電力が消費される。そのため、MOS型トランジスタを使用した従来の電源線用スイッチ回路においては、MOS型トランジスタのオン抵抗が十分に小さく且つオフ抵抗が十分に大きいことが必要である。

0008

図10に示した従来のMOS型トランジスタを電源線用スイッチに使用した回路においても上記の条件を満たすことが必要であり、そのためにはパワーFETのゲート電圧を上記の条件を満たすことができる電圧値にする。例えば、NチャンネルMOS型トランジスタの場合には、オン状態にするための電圧を制御部6の正の論理値に対応する電圧より高い電圧にし、PチャンネルMOS型トランジスタの場合にはオフ状態にするための電圧を制御部6の正の論理値に対応する電圧より高い電圧にする。

0009

図11は電源線用スイッチを使用する電源接続回路の従来例を示す図である。図11において、参照番号5は機器本体部(負荷)であり、16は電源線用スイッチであるNチャンネルMOS型トランジスタであり、41は直流5V電源であり、42は直流12V電源であり、61は制御回路である。201は5V用電源線であり、202は12V用電源線である。L1は制御回路61からの約5Vの制御信号を12Vの信号に変換する電圧変換回路であり、その出力はNチャンネルMOS型トランジスタ16のゲート印加される。抵抗R1は制御回路61からの制御信号の動作速度を向上させるプルダウン抵抗であり、容量素子C1は電圧変換回路L1の出力を安定化するためのものである。

0010

負荷5に接続される電源線200の電圧を安定化するためにコンデンサ等の容量素子を接続するのが一般的であり、このような容量素子を使用することにより、機器本体部での消費電力の変動に対して安定した電源電圧が維持される。抵抗R2と容量素子C2はこの目的で使用されるものである。図11に示すように、NチャンネルMOS型トランジスタ16のゲートに印加される制御信号を上記の条件を満たすものにするには、制御信号の電圧をNチャンネルMOS型トランジスタのゲート電圧に合った電圧に変換する電圧変換回路L1が必要であり、このような電圧変換回路L1を動作させるには、5V電源41の他に12V電源42が必要である。

0011

また電気機器によっては、機器の一部については電源電圧を切り換えて使用するものがある。図12はそのような機器における従来の電源接続回路の構成を示す図である。図12の回路において、5V電源44、12V電源45、NチャンネルMOS型トランジスタ18、電圧変換回路L3、負荷51、及び抵抗R4、R5、容量素子C4、C5はそれぞれ図11の回路の各要素に対応する。図12の回路では、図11に回路に更に直流3Vを発生する3V電源43を設け、3Vの電源線204と負荷51の間に電源線スイッチとしてNチャンネルMOS型トランジスタ17を設けたもので、NチャンネルMOS型トランジスタ17のゲートに印加される制御信号の電圧を変化させる電圧変換回路L2も設けられている。そして、制御回路からは、NチャンネルMOS型トランジスタ17、18のいずれかを導通状態にするか、又はいずれも非導通状態にする制御信号が出力される。

0012

図13は上記のより具体的な例を示す図であり、フラッシュメモリと呼ばれる電気的に一括消去可能な不揮発性メモリの電源接続回路の従来例を示す図である。フラッシュメモリには、データの読み出し時に電源電圧として5Vを供給するタイプと3.3Vを供給するタイプの2種類がある。いずれのタイプでも書き込み時には電源電圧として12Vが供給される。5Vタイプが通常型であるが、低電力版として3.3Vタイプがある。フラッシュメモリを使用する機器では、いずれのタイプも使用できることが望ましい。そこで、図13に示すように、12V電源46と、5V電源47と、3.3V電源48を設け、各電源の電源線とフラッシュメモリ52の間に設けたPチャンネルMOS型トランジスタ191と、NチャンネルMOS型トランジスタ192、193を制御回路63からの制御信号a、b、cで制御するようにしている。制御信号aはデータ書き込み時には「低」状態で、それ以外の時には「高」状態(12V)になる。通常タイプのフラッシュメモリを使用する場合には、データ読み出し時には制御信号bが「高」状態(12V)になり、省エネルギタイプのフラッシュメモリを使用する場合には、データ読み出し時には制御信号cが「高」状態(12V)になり、それ以外の時には制御信号b、cとも「低」状態になる。

0013

またマイクロプロセッサにおいては、通常は5Vの電源電圧が供給されるが、マイクロプロセッサが動作しない状態が所定時間以上続くと、自動的に3.3Vの電源電圧が供給される低消費電力モードに切り換わるものがある。この場合にも、図12と同様の回路が使用される。図14は電源線スイッチとしてNチャンネルMOS型トランジスタを使用する場合のスイッチ電圧とオン抵抗の関係を説明するための図である。(1)が測定回路を示し、(2)が(1)の回路で測定された特性を示す。図14から明らかなように、ゲートに同じ12Vの電圧が印加されていても、電源電圧Vsによってオン抵抗が異なる。

0014

従って、図12に示した電源接続回路で、NチャンネルMOS型トランジスタ17、18として同一の特性のものが使用される場合には、それらのオン抵抗が異なることになる。電気機器においては、電源線スイッチのオン抵抗として要求される範囲が仕様として決められおり、図12のような回路のままではこの仕様を満たすことができないため、NチャンネルMOS型トランジスタ17と18は異なる特性の別の部品を使用するか、電圧変換回路L2、L3を構成する抵抗等の部品を調整して仕様が満たされるようにしていた。しかし、異なるNチャンネルMOS型トランジスタを使用したり、部品を調整するのは工程管理上も好ましくなく、そのためにコストが増加するという問題がある。

0015

図12のような同一負荷に印加する電源電圧を変化させる場合だけでなく、機器内で異なる負荷に印加する電源電圧が異なる場合にも、同様の問題が生じる。更に、図12、13に示した回路や電池を使用する機器等では、使用モードによって電源線に供給する電源電圧を変化させるものもある。そのような場合、同一のMOSトランジスタに印加される電源電圧が変化することになり、使用モードによって電源線スイッチのオン抵抗が異なることになる。

0016

また上記の説明では、電源線用スイッチとしてNチャンネルMOSトランジスタを使用する場合について説明したが、PチャンネルMOSトランジスタを使用する場合には、ゲート電圧を0Vにすれば通常十分なオン抵抗が得られるが、電源線の電圧が変化した場合にはオフ抵抗が変化することになる。図12、13のような1個の負荷回路が複数の電源線に接続される回路において、電源線の電圧によって十分なオフ抵抗が得られない場合には、電源線の間で電流が流れることになり、消費電力が大きくなるという問題が生じる。

0017

図11及び図12に示すように、負荷への電源線には電源電圧を安定化するために容量素子を接続している。しかし容量素子を接続すると、容量素子に蓄積された電荷のため、電源線用スイッチをオフ状態にした時に電源線の電圧はゆっくりと低下することになり、機器本体部での誤動作を生じる恐れが増大するという問題がある。図15はこのような誤動作発生を防止するために、容量素子に並列抵抗素子を接続した放電回路を有する従来例の構成を示す図である。

0018

図示のように、図15の回路は電源線200の電圧を安定化するためにコンデンサ7と放電用の抵抗8を接続した構成を有する。コンデンサ7に蓄積された電荷は、電源線用スイッチ1がオフ状態になると同時に抵抗8を介してアース接地線)に流れ、電源線200の電圧はすみやかに低下する。

発明が解決しようとする課題

0019

上記のように、従来の電源接続回路においては、電源線スイッチとしてパワーFETを使用するディスクリート回路で構成し、ゲートに印加する電圧を生成するために別に高圧発生回路を設けていたため、回路が大きく製造コストの高くなるという問題があった。そのため必要な部品をできるだけIC化することで回路の小型化及びコスト低減を図ることが望まれている。

0020

更に、パワーFETのゲートに印加される制御信号の電圧は一定であるため、異なる電源電圧の電源線との接続に同一特性のパワーFETを使用した場合には、オン抵抗が仕様を満たすことができなくなるという問題が生じる。特に、上記のように、パワーFETを含む部品をIC化する場合、複数個のパワーFETを1パッケージに収めることが行われるが、その場合には個々のオン抵抗を調整するのは不可能であり、この点からもIC化は難しいのが現状である。

0021

また、図15に示した放電用の抵抗を有する構成においては、オン状態時に電源線200からアースに抵抗8を介して常時電流が流れるという問題がある。通常この抵抗は非常に大きな抵抗値を有するためこの抵抗を流れる電流による消費電力は小さいが、電池を使用する機器ではそのような消費電力も大きな問題である。

0022

本発明は上記問題点に鑑みてなされたものであり、電源線の電圧が変化しても一定のオン抵抗及びオフ抵抗が得られる電源接続回路及び電源線用スイッチICの提供と、電源線の電圧安定化のための容量素子内の電荷をオフ状態に切り換わった時にすみやかに放電させると共にオン状態時には電流が流れないようにした電源接続回路及び電源線用スイッチICの提供を目的とする。

課題を解決するための手段

0023

図1は本発明の半導体記憶装置の第一の原理構成図である。図1に示すように、本発明の第一の態様の電源接続回路は、制御部6からの制御信号をゲートに印加することにより導通状態が変化するMOS型トランジスタ10を、負荷回路5と電源線200との間に設け、負荷回路5の電源線200との接続状態を制御する回路であり、電圧変換手段2とクランプ手段9とを備える。電圧変換手段2は、制御信号の電圧を変化させてMOS型トランジスタ10のゲートに印加する。クランプ手段9は、電圧変換手段2の出力電圧が電源線200の電圧に対して所定の差を有するようにする。

0024

図2は本発明の半導体記憶装置の第二の原理構成図である。図2に示すように、本発明の第二の態様の電源接続回路は、負荷回路5と電源線200との間に設けられた電源線用スイッチ1を備え、電源線用スイッチ1を導通状態又は非導通状態にすることにより負荷回路5の電源線200との接続状態を制御可能にした回路であり、電源線用スイッチ1が非導通状態の時に負荷回路5に接続される電源線を接地線に接続し、電源線用スイッチ1が導通状態の時には負荷回路5に接続される電源線を接地線から遮断状態にする放電回路3を備える。

0025

本発明の第一の態様の電源接続回路においては、クランプ手段9が電源線用スイッチを構成するMOS型トランジスタ10のゲートに印加される電圧を電源線200の電圧に対して所定の差を有するようにクランプするため、電源線の電圧が変化してもMOS型トランジスタ10のオン抵抗は一定になる。

0026

本発明の第二の態様の電源接続回路においては、電源線用スイッチ1がオフ状態の時に出力側の電源線と接地線とを接続状態にし、電源線用スイッチ1がオン状態の時には出力側の電源線と接地線とを遮断状態にする放電手段3を備えるため、電源線用スイッチ1がオフ状態になった時にはこの放電回路3を介して電源線200の電圧安定のための容量素子に蓄積された電荷がすみやかに放電され、電源線用スイッチ1がオン状態の時にはこの放電手段3は遮断されるため、不要な電流が流れることもない。従って、消費電力を低減できる。

0027

しかも上記の電圧変換手段2、クランプ手段9、放電手段3の少なくとも1つを電源線用スイッチと一緒にIC化すれば、ディスクリート部品で構成するのに比べて、回路構成を簡単にすることができる。図1及び図2における参照番号100は、IC化する場合の好ましい範囲を示す。

0028

図3は本発明の第一実施例の構成を示す図である。図3において、11はNチャンネルMOSトランジスタを、21はDC─DCコンバータを示し、4は電源を、5は負荷回路を、6は制御回路を、21は制御信号の電圧を昇圧するチャージポンプ回路を、91はクランプ回路を、200は電源線を示す。チャージポンプ回路21が電圧変換手段2に相当し、クランプ回路91がクランプ手段9に相当する。電源4は例えば5V電源である。

0029

図3に示すように、チャージポンプ回路21はリング発振回路211と、5個のダイオードD1、D2、D3、D4、D5と、容量素子C1、C2、C3、C4と、2個のインバータINV1、INV2を有する。クランプ回路91は、ツェナーダイオードZ1と、ダイオードDbと、PNPランスタQ1、Q2を有する。

0030

NチャンネルMOSトランジスタを導通状態にする時、制御回路6からは電源4の出力する電圧5Vに近似した電圧の信号が出力される。この信号はダイオードD1のアノードに印加されると共に、リング発振回路211に印加される。これに応じてリング発振回路211が発振し、クロック信号を出力する。クロック信号はインバータINV1に入力され、その出力は更にインバータINV2に入力され、相補クロック信号CK、/CKが生成される。CKが「低」の時ノードN1は約5Vになり、容量素子C1はこの電圧に充電される。次に、CKが「高」に変化すると、容量素子C1の一方の電極電位が上昇するため、ノードN1の電位も上昇する。ノードN1と制御回路6の間にはダイオードD1があるため、ノードN1は制御信号以上の電位になる。ノードN1の電位が高くなると、ダイオードD2を通してノードN2の電位が上昇する。この時、容量素子C2の一方の電極に印加されている/CKは「低」状態であり、容量素子C2はノードN2の電位になるように充電されることになる。再びCKが「低」状態に、/CKが「高」状態になると、ノードN2の電位は更に上昇し、これに応じてノードN3の電位も上昇する。このような動作を繰り返すことで、ノードN5の電位が上昇、すなわちダイオードD5のカソードから出力される電圧が昇圧される。

0031

ノードN5は、ツェナーダイオードZ1、ダイオードDb及びトランジスタQ1、Q2を介して電源線200に接続されている。そのため、チャージポンプ回路21によってノードN5の電位が上昇しても、電源線200の電位よりツェナーダイオードZ1の閾値VFZ1とダイオードDbの閾値VFDbと、トランジスタQ1又はQ2の閾値VBEPNPの和高くなることはない。すなわち、ノードN5の電位は、電源線200の電圧よりVFZ1+VFDb+VBEPNPだけ高い電圧になる。この電圧がNチャンネルMOSトランジスタ11のゲートに印加される。従って、NチャンネルMOSトランジスタ11のゲートに印加される電圧を、常に電源線200の電圧よりVFZ1+VFDb+VBEPNPだけ高くすることができる。

0032

MOSトランジスタは、トランジスタのゲートに印加される電圧と電源線の電圧の差が一定であればオン抵抗は一定であるから、図3の回路であれば、たとえ電源線の電圧が変化してもオン抵抗は変化しないことになる。NチャンネルMOSトランジスタ11をオフ状態にする時には、制御回路6から出力される制御信号を「低」状態にすればよい。通常のNチャンネルMOSトランジスタならば、0Vで十分高いオフ抵抗が得られる。

0033

電源線用スイッチをIC化する場合には、NチャンネルMOSトランジスタ11、チャージポンプ回路21、クランプ回路91をまとめてIC化することが望ましいが、チャージポンプ回路21とクランプ回路91のいずれか一方のみをNチャンネルMOSトランジスタ11と一緒にIC化してもよい。図3の第一実施例では、NチャンネルMOSトランジスタを使用しているが、PチャンネルMOSトランジスタを使用することも可能である。その場合、図10で説明したように、負荷回路を電源線に接続する場合にはゲートに「低」の信号、すなわち約0Vを印加し、負荷回路を電源線から切り離す場合にはゲートに電源線の電圧より所定量高い電圧を印加するようにする。これにより、オフ抵抗が十分に高くなる。PチャンネルMOSトランジスタを使用するとNチャンネルMOSトランジスタに比べて、同一サイズではオン抵抗が高くなるが、回路構成が簡単になる等の利点がある。

0034

図4は本発明の第二実施例の構成を示す図である。図4において、121は電源線用スイッチに相当するNチャンネルMOSトランジスタを示し、321はインバータを示し、322は電源線200とアース(接地線)の間を接続するNチャンネルMOSトランジスタを示し、7は電源線200とアースの間に接続された電源線200の電圧安定用コンデンサを示す。2個のNチャンネルMOSトランジスタ121、322とインバータ321は電源線用スイッチIC内に形成される。

0035

制御部6からの制御入力信号は、NチャンネルMOSトランジスタ121のゲートに印加されると共に、インバータ321を介してNチャンネルMOSトランジスタ322のゲートに印加される。従って、NチャンネルMOSトランジスタ121がオン状態の時にはNチャンネルMOSトランジスタ322はオフ状態になり、逆にNチャンネルMOSトランジスタ121がオフ状態の時にはNチャンネルMOSトランジスタ322はオン状態になる。NチャンネルMOSトランジスタ322のオフ抵抗は十分に大きくすることが可能であり、電源線200に電源電圧が印加される場合でも、電源線200からアースに流れる電流は非常に小さくすることができる。また電源線200への電源電圧の供給が停止された場合、コンデンサ7の電荷はNチャンネルMOSトランジスタ322を介してすみやかにアースに流れるため、負荷回路5で誤動作を生じる恐れも低減される。

0036

図5は第三実施例の構成を示す図であり、図4の第二実施例におけるNチャンネルMOSトランジスタ322のかわりにPチャンネルMOSトランジスタ332を設けたものであり、インバータが不要になる。図6は第四実施例の構成を示す図であり、図4の第二実施例に抵抗344とNPNトランジスタ343を付加したものである。このような構成をとることにより、NチャンネルMOSトランジスタ342がオン状態又はオフ状態になるのに応じてNPNトランジスタ343もオン状態又はオフ状態になり、NPNトランジスタ343がオン状態になると図4NMOSトランジスタ322だけでコンデサに蓄積された電荷を放電させるより、もっと、急速にアースに流れる。

0037

図7は第五実施例の構成を示す図であり、放電用のトランジスタをPNPトランジスタ355としたものであり、PNPトランジスタ355のベースにはPチャンネルMOSトランジスタ352とNチャンネルMOSトランジスタ353で構成されるCMOSインバータ回路の出力が印加される。但し、この実施例においては、電源線200の電位をアース電位(GND)まで低下させることはできないため、そのような状態でも支障のない場合に使用する必要がある。

0038

図8は第六実施例の構成を示す図であり、図5の第三実施例に抵抗364とNPNトランジスタ364を付加したものであり、同様にNPNトランジスタ364を介して放電が急速に行われる。図9は第七実施例の構成を示す図であり、第七実施例は図3のチャージポンプ回路とクランプ回路を有する第一実施例の構成に図4の第二実施例の放電回路のNチャンネルMOS型トランジスタを付加した実施例である。このような構成をとることにより、これまで説明した両方の効果が得られる。

発明の効果

0039

本発明によれば、外部の複雑な回路を必要とせずに所望のオン抵抗及びオフ抵抗が得られる電源線用スイッチICが提供されると共に、電源線の電圧安定化のための容量素子内の電荷をオフ状態に切り換わった時にすみやかに放電させると共にオン状態時には無駄な電流が流れないようにした電源接続回路及び電源線用スイッチICが提供される。

図面の簡単な説明

0040

図1本発明の第一の原理構成図である。
図2本発明の第二の原理構成図である。
図3本発明の第一実施例の構成を示す図である。
図4本発明の第二実施例の構成を示す図である。
図5本発明の第三実施例の構成を示す図である。
図6本発明の第四実施例の構成を示す図である。
図7本発明の第五実施例の構成を示す図である。
図8本発明の第六実施例の構成を示す図である。
図9本発明の第七実施例の構成を示す図である。
図10従来の電源線用スイッチの例を示す図である。
図11電源線用スイッチを使用する従来例を示す図である。
図12電源線用スイッチを使用する他の従来例を示す図である。
図13フラッシュメモリの電源接続回路の従来例を示す図である。
図14NチャンネルMOSトランジスタでのゲート電圧、電源電圧、オン抵抗の関係を説明する図である。
図15電圧安定化用コンデンサと放電用抵抗を有する従来の電源回路の構成例を示す図である。

--

0041

1…電源線用スイッチ
2…電圧変換手段
3…放電回路
4…電源
5…機器本体部(負荷回路)
6…制御部
7…容量素子
9…クランプ手段
10…MOS型トランジスタ
11…NチャンネルMOS型トランジスタ
100…電源線用スイッチIC
200…電源線

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • キヤノン株式会社の「 電子機器」が 公開されました。( 2020/04/09)

    【課題】電子機器の負荷が軽い場合においても、スイッチング動作時の遷移損失を低減でき、スイッチング動作時のリンギングノイズを低減できるようにする。【解決手段】電子機器(10)は、ハイサイドのスイッチ手段... 詳細

  • ローム株式会社の「 ドライバ装置」が 公開されました。( 2020/04/09)

    【課題】高温下でも負荷の駆動を可能とする。【解決手段】4つの出力トランジスタ(M[1]〜M[4])をスイッチング駆動することでモータ(40)を駆動するドライバIC(10)において、ゲート駆動回路(12... 詳細

  • カシオ計算機株式会社の「 電力供給回路及び電子機器」が 公開されました。( 2020/04/09)

    【課題】異常に対してより適切に保護動作を行うことのできる電力供給回路及び電子機器を提供する。【解決手段】電力供給回路(20)は、直列に接続された複数の直流電源回路(21、22)と、直流電源回路のうちい... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ