図面 (/)

この項目の情報は公開日時点(1995年2月7日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (16)

構成

MPU21は1msec毎のタイマ回路15からの割り込みによる割り込み処理内で、現在イネーブル信号LEDがネゲートされていればこのELEDをアサートし、データバス25にLED点灯情報をのせる。MPU21は、イネーブル信号ELEDをネゲートするときにLCD23にデータを転送する必要がある場合は、データバス25に転送情報をのせ、イネーブル信号ELCDをアサートする。その後、データの転送が終わり次第、そのELCDをネゲートする。また、イネーブル信号ELEDをネゲートするときにLCD23にデータを転送する必要がない場合は、そのELEDをネゲートする以外の処理は行わない。

効果

発光表示素子とその他の表示素子を同時に使用するときに起こる発光素子点灯光量のばらつきを防止することができる。

概要

背景

(1)まず、発光表示素子としてLEDを、その他の表示素子としてLCDを同時に備えた表示装置について説明を行う。

従来から、LEDとLCDを同時に使用する場合には、外部ICのピン数を少なくするために、同一のデータバス共用させると共に、個別のイネーブル信号各表示素子に供給して時分割で制御する方法が一般になされている。

図1は、データバスを時分割して使用する回路構成を例示したものである。図1において、11は表示装置全体のコントロールを担うMPU(マイクロプロセッサ)を示し、12は上記MPU11と外部の回路との間を仲介する論理回路を示している。13はLCD(液晶表示素子)である。このLCD13は論理回路12とデータバス15及びイネーブル信号ライン16によって結ばれており、イネーブル信号ライン16上のイネーブル信号ELCDがアクティブになったときに、データバス15の内容がLCD13内に取り込まれる。

14はLED(発光ダイオード)であり、論理回路12とは、LCDと共通に使用されるデータバス15及び別個のイネーブル信号ライン17によって結ばれている。このLED14は、イネーブル信号ライン17上のイネーブル信号ELEDがアクティブになったときに、データバス15の内容にしたがって点灯する。

MPU11もしくは論理回路12は、LCD13にデータを転送したい場合は一方のイネーブル信号ELEDをネゲートし、他方のイネーブル信号ELCDをアサートしてデータバス15に任意のデータをのせる。そして転送が終わり次第、逆に、イネーブル信号ELCDをネゲートし、イネーブル信号ELEDをアサートして、データバス15にLED点灯情報をのせる。

本来、LCD13とLED14を同時に使用する場合、LCD用のデータバス4本と、LED用のデータバス4本の計8本が論理回路12の外部出力ピンとして必要となるが、図1の例ではデータバス15を共通として時分割で使用することにより、論理回路12の外部出力ピンは6本でよい。このようにして、論理回路12の出力ピン数を少なくするような制御方法を一般に行っている。

(2)近年に至りパーソナルコンピュータの普及、あるいはコンピュータグラフィックCAD(Computer Aidded Design)等の普及により、その出力用プリンタを用いる需要が高まっている。このプリンタの記録方式には、レーザービーム電子写真方式静電写真方式リソグラフィー記録方式,熱転写記録方式ワイヤードット記録方式,インクジェット記録方式など様々なものが知られている。

また印字スピードも、プロセッサ高速化,ソフトウエアアルゴリズムの最適化などによって年々高速化している。

一方、アウトラインフォントなどプロセッサに大きな負担を与える処理などが近年のプリンタに要求されるようになり、さらなる高速化が望まれている。

このような背景からプリンタメーカは、従来ソフトウエアで行っていた処理をハードウエア化するなどして高速化し、これに対応している。このハードウエア化に際しては、例えば図1に示すように、レジスタ61〜63にデータを書き込んで、それを変換回路64〜66を通してリードすることを行っている。

(3)また、上記ハードウエア化の一例として、シリアルプリンタにおける印字時のDMA処理などがあげられる。すなわち、印字に関する処理をソフトウエアを煩わせずにハードウエアで行うことによって、ソフトウエアの負担を少なくし処理速度を向上させるものである。この印字時におけるDMA処理の一例として図10を挙げ、DMA処理の説明を行う。

図10において、111はヘッド動きに対応して然る可きタイミングにヘッドを加熱させるパルスを発生するヒートパルス発生部である。112は、ヒートパルス発生部111からのヒートパルスを受けヘッド駆動回路115およびDMA制御部114をそれぞれ制御するヒートコントロール部である。113は、実際の印字データが格納されているRAMであり、通常加熱されるヒート列順に連続してデータが格納されている。

114はDMA制御部であり、ヒートコントロール部112の制御信号にしたがって該ヒートコントロール内部のレジスタに、次のヒートデータをRAMから読み出して格納する。115はヘッド駆動回路であり、ヒートコントロール部112の制御信号にしたがってヒートコントロール内部のレジスタに格納されているヒートデータを実際に印字するための処理を行う。

このような回路構成において、実際の印字時における動作を次に説明する。

ヒートパルス発生部111はヘッドを搬送するキャリッジ(図示せず)が動き始めてから内部のカウンタ(図示せず)を動かし始め、そのカウンタによって該キャリッジがヒート開始位置に到達したと判断されたならば、ヒートコントロール部112にヒートパルスを送る。ヒートコントロール部112はヒートパルス発生部111からヒートパルスを受けると、DMA制御部114にDMA開始信号を送る。DMA制御部114はこの信号を受けると、RAM113に格納されているヒートデータを読み出し、ヒートコントロール部112の内部レジスタに格納し、RAM113のヒートデータの位置を指し示すポインタの値を次のヒートデータの位置まで進め、次のヒートコントロール部112からのDMA開始信号に備える。

ヒートコントロール部112は、DMA制御部114によってヒートデータが内部のレジスタに格納されたならば、ヘッド駆動回路115にヒート開始信号を送る。ヘッド駆動回路115はヒートコントロール部112からのヒート開始信号を受けると、ヒートコントロール部内部のレジスタに格納されたヒートデータを読み出し、実際に印字するための処理を行う。

このような動作によって、1ドット列目の印字が行われる。

ヒートパルス発生部111は、1ドット列目のヒートパルス発生後も内部のカウンタを動かし続け、カウンタの値によって上記キャリッジが2ドット目のヒート位置に達したと判断されるときに2回目のヒートパルスを発生する。そして、2ドット目のヒートパルスによって1ドット目と同じようにして2ドット目の印字がなされる。

このような動作を最終ドットまで繰り返して、1行の印字が行われる。

このように、印字動作におけるソフトウエアの負担を軽くし、記録装置スループットの向上を図っているわけであるが、記録装置に要求される機能が複雑化するに当たって、更なるスループットの向上が望まれている。

概要

MPU21は1msec毎のタイマ回路15からの割り込みによる割り込み処理内で、現在イネーブル信号ELEDがネゲートされていればこのELEDをアサートし、データバス25にLED点灯情報をのせる。MPU21は、イネーブル信号ELEDをネゲートするときにLCD23にデータを転送する必要がある場合は、データバス25に転送情報をのせ、イネーブル信号ELCDをアサートする。その後、データの転送が終わり次第、そのELCDをネゲートする。また、イネーブル信号ELEDをネゲートするときにLCD23にデータを転送する必要がない場合は、そのELEDをネゲートする以外の処理は行わない。

発光表示素子とその他の表示素子を同時に使用するときに起こる発光素子点灯光量のばらつきを防止することができる。

目的

よって本発明の第1の目的は、上述の点に鑑み、表示データの内容に拘りなく、常に発光表示素子の点灯光量を一定にした表示装置を提供することにある。

よって本発明の第2の目的は、上述の点に鑑み、ソフトウエアに替えてハードウエア化・高速化を実現するに際して生じるコストの上昇・装置の複雑化をより緩和させた記録装置を提供することにある。

よって本発明の第3の目的は、上述の点に鑑み、横方向縮小機能をハードウエアで実現することにより、そのスループットを向上させた記録装置を提供することにある。

効果

実績

技術文献被引用数
0件
牽制数
2件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

発光表示素子およびその他の表示素子を同一のデータバスに接続し、これらの両素子時分割駆動して表示させる表示装置において、前記その他の表示素子に供給すべきデータの有無に拘らず、前記発光素子を一定周期毎に一定時間だけ点灯させるタイミング制御手段を具備したことを特徴とする表示装置。

請求項2

複数の記録機能を有する記録装置において、記録すべきデータを記憶するレジスタ部を備え、該レジスタ部の出力を複数の機能実行部の入力とし、特定の機能をソフトウエアにより選択することを特徴とする記録装置。

請求項3

DMA動作によりシリアル印字を行う記録装置において、ヒートパルス発生部から供給されるヒートパルスの計数値応答してDMAを制御する手段を備え、横方向の縮小印字を行うことを特徴とする記録装置。

技術分野

0001

本発明は、表示装置および記録装置に関するものである。

0002

更に詳述すれば本発明は、発光表示機能およびその他の表示機能を有する表示装置、ならびに、可視画像を形成するためのプリント機能を有する記録装置に関するものである。

背景技術

0003

(1)まず、発光表示素子としてLEDを、その他の表示素子としてLCDを同時に備えた表示装置について説明を行う。

0004

従来から、LEDとLCDを同時に使用する場合には、外部ICのピン数を少なくするために、同一のデータバス共用させると共に、個別のイネーブル信号各表示素子に供給して時分割で制御する方法が一般になされている。

0005

図1は、データバスを時分割して使用する回路構成を例示したものである。図1において、11は表示装置全体のコントロールを担うMPU(マイクロプロセッサ)を示し、12は上記MPU11と外部の回路との間を仲介する論理回路を示している。13はLCD(液晶表示素子)である。このLCD13は論理回路12とデータバス15及びイネーブル信号ライン16によって結ばれており、イネーブル信号ライン16上のイネーブル信号ELCDがアクティブになったときに、データバス15の内容がLCD13内に取り込まれる。

0006

14はLED(発光ダイオード)であり、論理回路12とは、LCDと共通に使用されるデータバス15及び別個のイネーブル信号ライン17によって結ばれている。このLED14は、イネーブル信号ライン17上のイネーブル信号ELEDがアクティブになったときに、データバス15の内容にしたがって点灯する。

0007

MPU11もしくは論理回路12は、LCD13にデータを転送したい場合は一方のイネーブル信号ELEDをネゲートし、他方のイネーブル信号ELCDをアサートしてデータバス15に任意のデータをのせる。そして転送が終わり次第、逆に、イネーブル信号ELCDをネゲートし、イネーブル信号ELEDをアサートして、データバス15にLED点灯情報をのせる。

0008

本来、LCD13とLED14を同時に使用する場合、LCD用のデータバス4本と、LED用のデータバス4本の計8本が論理回路12の外部出力ピンとして必要となるが、図1の例ではデータバス15を共通として時分割で使用することにより、論理回路12の外部出力ピンは6本でよい。このようにして、論理回路12の出力ピン数を少なくするような制御方法を一般に行っている。

0009

(2)近年に至りパーソナルコンピュータの普及、あるいはコンピュータグラフィックCAD(Computer Aidded Design)等の普及により、その出力用プリンタを用いる需要が高まっている。このプリンタの記録方式には、レーザービーム電子写真方式静電写真方式リソグラフィー記録方式,熱転写記録方式ワイヤードット記録方式,インクジェット記録方式など様々なものが知られている。

0010

また印字スピードも、プロセッサ高速化,ソフトウエアアルゴリズムの最適化などによって年々高速化している。

0011

一方、アウトラインフォントなどプロセッサに大きな負担を与える処理などが近年のプリンタに要求されるようになり、さらなる高速化が望まれている。

0012

このような背景からプリンタメーカは、従来ソフトウエアで行っていた処理をハードウエア化するなどして高速化し、これに対応している。このハードウエア化に際しては、例えば図1に示すように、レジスタ61〜63にデータを書き込んで、それを変換回路64〜66を通してリードすることを行っている。

0013

(3)また、上記ハードウエア化の一例として、シリアルプリンタにおける印字時のDMA処理などがあげられる。すなわち、印字に関する処理をソフトウエアを煩わせずにハードウエアで行うことによって、ソフトウエアの負担を少なくし処理速度を向上させるものである。この印字時におけるDMA処理の一例として図10を挙げ、DMA処理の説明を行う。

0014

図10において、111はヘッド動きに対応して然る可きタイミングにヘッドを加熱させるパルスを発生するヒートパルス発生部である。112は、ヒートパルス発生部111からのヒートパルスを受けヘッド駆動回路115およびDMA制御部114をそれぞれ制御するヒートコントロール部である。113は、実際の印字データが格納されているRAMであり、通常加熱されるヒート列順に連続してデータが格納されている。

0015

114はDMA制御部であり、ヒートコントロール部112の制御信号にしたがって該ヒートコントロール内部のレジスタに、次のヒートデータをRAMから読み出して格納する。115はヘッド駆動回路であり、ヒートコントロール部112の制御信号にしたがってヒートコントロール内部のレジスタに格納されているヒートデータを実際に印字するための処理を行う。

0016

このような回路構成において、実際の印字時における動作を次に説明する。

0017

ヒートパルス発生部111はヘッドを搬送するキャリッジ(図示せず)が動き始めてから内部のカウンタ(図示せず)を動かし始め、そのカウンタによって該キャリッジがヒート開始位置に到達したと判断されたならば、ヒートコントロール部112にヒートパルスを送る。ヒートコントロール部112はヒートパルス発生部111からヒートパルスを受けると、DMA制御部114にDMA開始信号を送る。DMA制御部114はこの信号を受けると、RAM113に格納されているヒートデータを読み出し、ヒートコントロール部112の内部レジスタに格納し、RAM113のヒートデータの位置を指し示すポインタの値を次のヒートデータの位置まで進め、次のヒートコントロール部112からのDMA開始信号に備える。

0018

ヒートコントロール部112は、DMA制御部114によってヒートデータが内部のレジスタに格納されたならば、ヘッド駆動回路115にヒート開始信号を送る。ヘッド駆動回路115はヒートコントロール部112からのヒート開始信号を受けると、ヒートコントロール部内部のレジスタに格納されたヒートデータを読み出し、実際に印字するための処理を行う。

0019

このような動作によって、1ドット列目の印字が行われる。

0020

ヒートパルス発生部111は、1ドット列目のヒートパルス発生後も内部のカウンタを動かし続け、カウンタの値によって上記キャリッジが2ドット目のヒート位置に達したと判断されるときに2回目のヒートパルスを発生する。そして、2ドット目のヒートパルスによって1ドット目と同じようにして2ドット目の印字がなされる。

0021

このような動作を最終ドットまで繰り返して、1行の印字が行われる。

0022

このように、印字動作におけるソフトウエアの負担を軽くし、記録装置のスループットの向上を図っているわけであるが、記録装置に要求される機能が複雑化するに当たって、更なるスループットの向上が望まれている。

発明が解決しようとする課題

0023

(1)しかしながら、従来技術の(1)項で述べたとおり、データバスを時分割により共有して使用する方法では、LCDに連続してデータを転送する必要がある場合はLEDが点灯する割合が少なくなるのでLEDは暗く点灯し、これとは逆に、LCDにデータを転送する必要がない場合はLEDを点灯する割合が多くなるので、明るく点灯することになる。

0024

このように従来の時分割制御方法では、LEDの点灯光量が不安定になるといった欠点がある。

0025

よって本発明の第1の目的は、上述の点に鑑み、表示データの内容に拘りなく、常に発光表示素子の点灯光量を一定にした表示装置を提供することにある。

0026

(2)また、従来技術の(2)項で述べた如くハードウエア化するには、処理すべき対象が複雑、かつ、多様なものになるに伴ってそのゲート数は膨大なものになり、製品コストアップを招来しているという欠点がある。

0027

よって本発明の第2の目的は、上述の点に鑑み、ソフトウエアに替えてハードウエア化・高速化を実現するに際して生じるコストの上昇・装置の複雑化をより緩和させた記録装置を提供することにある。

0028

(3)従来技術の(3)項で述べた如くハードウエア化するとしても、従来の記録装置で横方向縮小印字を行う場合、ソフトウエアによりRAMに格納されているヒートデータを直接加工し印字を行っていた。

0029

しかしながらこの方法でのソフトウエアの負担は大きく、横方向印字時のスループットは通常印字時と比較すると、著しく低下してしまうという欠点がある。

0030

よって本発明の第3の目的は、上述の点に鑑み、横方向縮小機能をハードウエアで実現することにより、そのスループットを向上させた記録装置を提供することにある。

課題を解決するための手段

0031

(1)上述した第1の目的を達成するために、本発明は発光表示素子およびその他の表示素子を同一のデータバスに接続し、これらの両素子時分割駆動して表示させる表示装置において、前記その他の表示素子に供給すべきデータの有無に拘らず、前記発光素子を一定周期毎に一定時間だけ点灯させるタイミング制御手段を具備したものである。

0032

(2)上述した第2の目的を達成するために、本発明は複数の記録機能を有する記録装置において、記録すべきデータを記憶するレジスタ部を備え、該レジスタ部の出力を複数の機能実行部の入力とし、特定の機能をソフトウエアにより選択するものである。

0033

(3)上述した第3の目的を達成するために、本発明はDMA動作によりシリアル印字を行う記録装置において、ヒートパルス発生部から供給されるヒートパルスの計数値応答してDMAを制御する手段を備え、横方向の縮小印字を行うものである。

0034

(1)本発明の上記構成によれば、表示データの内容に拘りなく、常に発光表示素子の点灯光量を一定にした表示装置を得ることができる。

0035

(2)本発明の上記構成によれば、一つのレジストに様々な機能を持たせ、その機能をソフトウエアにより選択しうる構造とすることにより、少ないレジスタで多くの機能をウエア化した記録装置を実現することができる。

0036

(3)本発明の上記構成によれば、1行の印字動作をソフトウエアの介在する割合の少ないDMA動作で行い得る機能を有し、且つ、横方向の縮小処理をソフトウエアの介在する割合の少ないハードウエアで実現する記録装置を得ることができる。

0037

以下、本発明の各実施例を詳細に説明する。

0038

実施例1
図2は、本発明の第1の実施例を示す回路図である。また図3は、図2回路動作を説明するためのタイミング図である。

0039

図2に示した本実施例では、発光表示素子としてLEDを、他の表示素子としてLCDを用いる。図2の21は本表示装置全体のコントロールを担うMPUを示す。22は、MPU21と外部の回路とを仲介する論理回路である。23はLCD(液晶表示素子)である。

0040

このLCD23は論理回路22とデータバス25及びイネーブル信号ライン26によって結ばれており、イネーブル信号ライン26上のイネーブル信号ELCDがアクティブになったときに、データバス25の内容がLCD23内に取り込まれる。

0041

24はLED(発光ダイオード)であり、論理回路22とは、LCDと共通に使用されるデータバス25及び別個のイネーブル信号ライン27によって結ばれている。このLED24は、イネーブル信号ライン27上のイネーブル信号ELEDがアクティブになったときに、データバス25の内容にしたがって点灯する。

0042

15はタイマ回路であり、ここでは1msec毎に1パルスの出力を行う。タイマ回路15の出力端子はMPU21の割り込み入力端子に接続されており、MPU21は1msec毎にタイマ回路15からの割り込み要求信号を受けるものとする。

0043

次に、LED24の点灯光量を一定にするための制御方法を示す。

0044

MPU21は1msec毎のタイマ回路15からの割り込みによる割り込み処理内で、現在イネーブル信号ELEDがネゲートされていればこのELEDをアサートし、データバス25にLED点灯情報をのせる。

0045

これとは逆に、現在イネーブル信号ELEDがアサートされていれば、このELEDをネゲートする。

0046

MPU21は、イネーブル信号ELEDをネゲートするときにLCD23にデータを転送する必要がある場合は、データバス25に転送情報をのせ、イネーブル信号ELCDをアサートする。その後、データの転送が終わり次第、そのELCDをネゲートする。

0047

また、イネーブル信号ELEDをネゲートするときにLCD23にデータを転送する必要がない場合は、そのELEDをネゲートする以外の処理は行わない。

0048

このようにLCD23にデータを転送する必要がある場合でも、あるいは転送する必要がない場合でも、LED24の点灯を1msec毎に繰り返す。このことによって、LED24の点灯デューティー比が50パーセントの一定の数値となり、LED24が暗くなったり明るくなったりすることを防ぐことができる。

0049

なお、本実施例ではLED点灯デューティー比を50パーセントとしたが、デューティー比に拘らず同様な制御を行うことが可能である。

0050

実施例2
上述した実施例1では、時分割制御をタイマICによる割り込み信号によってソフトウエア的に行うものであった。このような制御方法の場合、外部の論理回路が簡単な回路で済むといった長所がある反面、ソフトウエアにその分の負担が掛かってしまうことになる。

0051

したがって、時分割制御よりも優先順位が高く、処理時間の長い他の割り込み制御処理がある場合など、ソフトウエアが時分割処理の負担を負いきれない場合には、このような制御方法は適切ではなく、ハードウエアによって制御を行う方法が適切である。

0052

ここでは、先の実施例1で説明した制御方法をハードウエアによって実現し得る回路構成を示す。

0053

図4に、この制御方法を実現し得る回路構成の一実施例を挙げる。また、図5図4の動作を示したタイミング図である。

0054

図4において41はアドレスデコーダであり、アドレス及び各バス制御信号を入力信号として、次に説明する各ラッチ回路42,43に適切なライト信号を発生するものである。

0055

42はLEDデータをラッチするLEDデータラッチ回路、43は同じようにLCDデータをラッチするLCDデータラッチ回路である。

0056

44はLCDデータラッチ回路43にライト処理が行われたかどうかを判断するためのリセット付きDフリップフロップ回路であり、LCDデータラッチ回路43にライト信号が入ると出力QがHとなり、後述するELCD発生回路48からリセット信号が来るまでH状態を保持する。

0057

45はタイマ回路であり、ある特定の時間毎に後述するDフリップフロップ46に信号を出力する。ここでは一例として、1msecごとにパルスを送るものとする。

0058

46は、LED処理サイクルとLCD処理サイクルを区別するためのDフリップフロップであり、タイマ回路45からパルスが来る度に、出力Q−が、HからLへ、LからHへと交互に変化する。ここではLの時LEDサイクルで、Hの時LCDサイクルの場合を示す。また、この出力Q−は直接外部にイネーブル信号ELEDとして出力される。

0059

47は、出力データをLEDラッチデータにするか、LCDラッチデータにするかを選択するセレクタ回路であり、Dフリップフロップ46の出力Q−がLの時LEDデータを、Hの時LCDデータを外部に出力する。

0060

48はイネーブル信号ELCDを正しく発生するためのELCD発生回路であり、Dフリップフロップ44の出力によりLCDデータラッチ回路43へのライト動作の有無を判断し、またDフリップフロップ46の出力により現在の処理サイクルの状態を判断して正しいタイミングでイネーブル信号ELCDを発生すると共に、イネーブル信号ELCDを発生させたならば直ちにDフリップフロップ44をリセットする。

0061

このような回路構成とすることによって、ソフトウエアは、LEDデータラッチ回路42やLCDデータラッチ回路43にデータを転送するだけで、時分割制御ということを意識する必要はなくなる。

0062

実施例3
図7は、本発明の第3の実施例を示すブロック図である。本図において、71はバス制御信号とアドレスを基に、ライト動作の時はレジスタ部72へのライトリード動作の時は機能の選択を行うデコード部である。ソフトウエアは使用したい機能を然る可きアドレスをリードすることによって選択することができる。

0063

72はレジスタ部であり、データバスの内容をラッチするラッチ回路の集合体である。

0064

73〜75はレジスタ部72でラッチされたデータをそれぞれ得たいデータに変換する機能を持つ変換部である。

0065

76は、変換部73〜75によって変換されたデータのどのデータを出力するのかを選択する出力制御部である。

0066

変換部73〜75の各機能は本実施例特有のものではないが、理解しやすくするために、ここでは記録装置によく使用されるHV縦横)変換を例を挙げて説明する。

0067

記録装置では、印刷情報をある大きさのドット(点)の集まりとして考え、そのドットの白黒情報を0,1に対応させて処理することが一般的に行われているが、ここでは1文字が縦4ドット,横4ドットで構成されているものとする。またレジスタ部72は、4ビットのラッチ回路4つで構成されており、各々の変換部73〜75にそれぞれLD00-3 からLD30-3 までの4ビットのデータ線4組を出力しているものとする。

0068

図8は、上記変換部73の内部回路を示したものであり、この回路によりHV変換処理を行っている。この回路によって変換されたデータは出力制御部76に出力されている。

0069

同じように、その他の変換部74,75も所定の処理を行って出力制御部76に出力している。

0070

そして、ソフトウエアで図7の回路を利用してHV変換を行いたい場合は、まず変換前のデータをレジスタ部72にライトし、HV変換に割り当てられた然る可きアドレスをリードすることによって変換後のデータを得ることができる。他の、変換部における機能を利用したい場合も同様である。

0071

このように1つのレジスタ部に複数の機能を割り当てることによってデータラッチ回路の数を節約することができ、ゲート数を少なくすることが可能となる。

0072

実施例4
上述した実施例3では、アドレスを変えることにより機能の選択を行なっているので多くのアドレスが必要となる。そこで、アドレス空間に余裕がない場合の実施例について以下に説明する。

0073

図9は、第4の実施例を示すブロック図である。本図の92から96までは、それぞれ図7に示した72から76までのブロックと対応しており、同じ機能を果たすものである。97は機能選択レジスタであり、ラッチ回路を内部に持ち、その出力は出力制御部96の機能選択のための入力端に接続されている。

0074

91はデコード部である。図7に示したデコード部71は、レジスタ部72への書き込み、および、出力制御部76に対する機能選択に使用されたが、本実施例ではどのレジスタにライトするかといったことの管理のみを行う。

0075

このように各機能をアドレスにより区別するのではなく、あるレジスタの内容によって区別することによって、使用するアドレス空間を少なくすることができる。

0076

実施例5
図11は、本発明の第5の実施例を示すブロック図である。本図において、121は記録ヘッド(図示せず)の動きに対応する然る可きタイミングにヘッドをヒートさせるパルスを発生するヒートパルス発生部である。122は、ヒートパルス発生部121からのヒートパルスを受けヘッド駆動回路125およびDMA制御部124をそれぞれ制御するヒートコントロール部である。

0077

123は、実際の印字データが格納されているRAMであり、通常ヒートされるヒート列順に連続してデータが格納されている。124はDMA制御部であり、ヒートコントロール部122の制御信号、もしくはヒートパルスカウンタ部126の制御信号にしたがってヒートコントロール部内のレジスタに、次のヒートデータをRAM123から読み出して格納する。

0078

125はヘッド駆動回路であり、ヒートコントロール部122の制御信号にしたがってヒートコントロール部内のレジスタに格納されているヒートデータを実際に印字するための処理を行う。

0079

126はヒートパルスカウンタ部であり、ヒートパルス発生部121からのヒートパルスをカウントし、ある一定のカウンタ数毎にDMA制御部124にDMA開始信号を発生する。

0080

このような回路構成において、横方向の縮小方法を説明する。ここでは説明を容易とするために、横方向縮小のうち特に3分の2縮小に限定して説明を行う。

0081

ヒートパルス発生部121はヘッドを搬送するキャリッジ(図示せず)が動き始めてから内部のカウンタを動かし始め、そのカウンタによって上記キャリッジがヒート開始位置に到達したと判断されたならば、ヒートコントロール部122及びヒートパルスカウンタ部126にヒートパルスを送る。

0082

ヒートコントロール部122はヒートパルス発生部121からのヒートパルスを受けると、DMA制御部124にDMA開始信号を送る。ヒートパルスカウンタ部126はヒートパルス発生部121からのヒートパルスを受けるとヒートパルスの数をカウントし、そのカウンタ数が3になるとカウンタ数をリセットし、DMA制御部124にDMA開始信号を送る。

0083

DMA制御部124はDMA開始信号を受けると、RAM123に格納されているヒートデータを読み出してヒートコントロール部内のレジスタに格納し、RAM123のヒートデータの位置を指し示すポインタの値を次のヒートデータの位置まで進め、次のDMA開始信号に備える。

0084

ヒートコントロール部122はDMA制御部124によってヒートデータが内部のレジスタに格納されたならば、ヘッド駆動回路125にヒート開始信号を送る。ヘッド駆動回路125はヒートコントロール部122からのヒート開始信号を受けると、ヒートコントロール部内のレジスタに格納されたヒートデータを実際に印字するための処理を行う。

0085

このような動作によって、1ドット列目の印字が行われる。

0086

ヒートパルス発生部121は、1ドット列目のヒートパルス発生後も内部のカウンタを動かし続け、カウンタの値によってキャリッジが2ドット目のヒート位置に達したと判断されるときに2回目のヒートパルスを発生する。

0087

2ドット目のヒートパルスによって、1ドット目と同じようにして2ドット目の印字がなされる。このような動作を最終ドットまで繰り返して、1行の印字が行われる。

0088

上述した動作に関するタイミングチャートの概略を図12に示す。図12のタイミングチャートに示す通り、3回目のヒートパルスの後にヒートパルスカウンタ部126からDMA開始信号が発生される。DMA制御部124はこの信号を受け、3ドット目のヒート列データのDMA動作直後にもう一度DMAを行う。この2回のDMA動作により、RAM123上に格納されたヒートデータの3ドット列目のデータは印字されずに、実際の3ドット列目にはRAM123上に格納されたヒートデータの4ドット列目が印字される。

0089

この後、ヒートパルスカウンタ部126はヒートパルス3回毎にDMA開始信号を発生し、実際の印字は3ドット列毎に1ドット列間引かれて行われ、この行全体では横方向に3分の2に縮小されて印字されることになる。

0090

このようにして3分の2縮小をハードウエアで行うことによって、ソフトウエアの負担を軽減し、3分の2縮小時のスループットが向上する。

0091

なお、説明を解かり易くするために3分の2縮小に限定して解説したが、縮小率に依存することなく、同じような方法をもって横方向印字のスループットの向上を図ることができる。

0092

このように本実施例は、ある特定のヒートパルス毎に2回のDMAを発生し、横方向の縮小を実現させるところにあり、その回路構成は図11に示したものに限定されるものではない。

0093

実施例6
上述の実施例5では、横方向縮小をハードウエア上で実現することについて述べたが、ヒートパルスとヒートパルスの間の時間が短く、2回のDMAを行う時間的余裕のない場合などは実現不能である。そこで、ヒートパルスとヒートパルスの間の時間が短く、2回のDMAを行う時間的余裕のない場合などに、横方向縮小をハードウエア上で実現する第6の実施例を以下に説明する。

0094

図13は、本発明の第6の実施例を示したブロック図である。本図において、141はヘッドの動きに対応して然る可きタイミングにヘッドをヒートさせるパルスを発生するヒートパルス発生部である。142は、ヒートパルス発生部141からのヒートパルスを受け、ヘッド駆動回路145およびDMA制御部144をそれぞれ制御するヒートコントロール部である。

0095

143は、実際の印字データが格納されているRAMであり、通常ヒートされるヒート列順に連続してデータが格納されている。144はDMA制御部であり、ヒートコントロール部142の制御信号にしたがってヒートコントロール部内のレジスタに、次のヒートデータをRAM143から読み出して格納する機能、及び、ヒートパルスカウンタ部146からのDMAアドレスインクリメント信号によって、DMA制御部144内のDMAアドレス格納レジスタの値をインクリメントする機能を持つ。

0096

145はヘッド駆動回路であり、ヒートコントロール部142の制御信号にしたがってヒートコントロール部内のレジスタに格納されているヒートデータを実際に印字するための処理を行う。146はヒートパルスカウンタ部であり、ヒートパルス発生部141からのヒートパルスをカウントし、ある一定のカウンタ数毎にDMA制御部144にDMAアドレスインクリメント信号を発生する。

0097

このような回路構成において、横方向の縮小動作を説明する。ここでは説明を容易とするために、横方向縮小のうち特に3分の2縮小に限定して説明を行う。

0098

ヒートパルス発生部141はヘッドを搬送するキャリッジ(図示せず)が動き始めてから内部のカウンタを動かし始め、そのカウンタによって上記キャリッジがヒート開始位置に到達したと判断されたならば、ヒートコントロール部142及びヒートパルスカウンタ部146にヒートパルスを送る。ヒートコントロール部142はヒートパルス発生部141からのヒートパルスを受けると、DMA制御部144にDMA開始信号を送る。

0099

ヒートパルスカウンタ部146はヒートパルス発生部141からのヒートパルスを受けるとヒートパルスの数をカウントし、そのカウント数が3になるとカウンタ数をリセットし、DMA制御部144にDMAアドレスインクリメント信号を送る。

0100

図14は、DMA制御部144の回路構成を示す。本図の151は、DMAの一連の動作を制御するDMAシーケンス部である。152は、現在のDMAが行われるべきRAM上のアドレスを指し示すレジスタを制御するDMAアドレス格納レジスタコントロール部であり、RAM143にDMAアドレス格納レジスタの値を与え、DMAシーケンス部151からのインクリメント信号を受け取ったならばDMAアドレス格納レジスタの値を次の然る可きアドレスに変更するための諸動作を行う。

0101

DMAシーケンス部151はDMA開始信号をヒートコントロール部142より受け取ると、DMAアドレス格納レジスタの指し示すアドレスに格納されているデータを出力するための制御信号RAM143に送り、読み出されたRAM上のデータをヒートコントロール部142のレジスタに書き込み、DMAアドレス格納レジスタコントロール部152にインクリメント信号を送る。

0102

またDMAシーケンス部151は、ヒートパルスカウンタ部146からのDMAアドレスインクリメント信号を受け取った場合においても、DMAアドレス格納レジスタコントロール部152にインクリメント信号を送る。

0103

ヒートコントロール部142はDMA制御部144によってヒートデータが内部のレジスタに格納されたならば、ヘッド駆動回路145にヒート開始信号を送る。ヘッド駆動回路145はヒートコントロール部142からのヒート開始信号を受けると、ヒートコントロール部内のレジスタに格納されたヒートデータを実際に印字するための処理を行う。

0104

このような動作によって、1ドット列目の印字が行われる。

0105

ヒートパルス発生部141は、1ドット列目のヒートパルス発生後も内部のカウンタを動かし続け、カウンタの値によってキャリッジが2ドット目のヒート位置に達したと判断されるときに2回目のヒートパルスを発生する。

0106

2ドット目のヒートパルスによって、1ドット目と同じようにして2ドット目の印字がなされる。このような動作を最終ドットまで繰り返して、1行の印字が行われる。

0107

ここで、これらの動作に関するタイミングチャートの概略を図15に示す。図15のタイミングチャートに示す通り、3回目のヒートパルスの時にヒートパルスカウンタ部146からのDMAアドレスインクリメント信号が発生する。DMA制御部144はこの信号を受け、3ドット目のヒート列データのDMA動作の前にDMAアドレス格納レジスタのインクリメント処理を行い、その処理後に始めてDMA動作に移る。

0108

この動作によりRAM上に格納されたヒートデータの3ドット列目のデータは印字されずに、実際の3ドット列目にはRAM上に格納されたヒートデータの4ドット列目が印字される。

0109

この後、ヒートパルスカウンタ部146はヒートパルス3回毎にDMAアドレスインクリメント信号を発生し、実際の印字は3ドット列毎に1ドット列間引かれて行われ、この行全体では横方向に3分の2に縮小されて印字されることになる。

0110

このようにして3分の2縮小をハードウエアで行うことによってソフトウエアの負担を軽減し、3分の2縮小時のスループットは向上する。

0111

本実施例はDMAを2回発生させる先の実施例と比較すると高速に行われるので、ヒートパルスとヒートパルスの間の時間が短く、2回のDMAを行う時間的余裕のない場合にも実現可能である。

0112

なお、説明を解かり易くするために3分の2縮小に限定して解説したが、縮小率に依存することなく、同じような方法をもって横方向印字のスループットの向上を図ることができる。

0113

このように本実施例は、ある特定のヒートパルス毎に現在のDMAを行うべきアドレスを次のアドレスに変更してからDMAを行って、横方向の縮小を実現させるところにあり、その回路構成は図13および図14に示したものに限定されるものではない。

発明の効果

0114

本発明を実施することにより、以下に列挙する効果を得ることができる。

0115

(1)本発明に係る表示装置によれば、発光表示素子とその他の表示素子を同時に使用するときに起こる発光素子の点灯光量のばらつきを防止することができる。

0116

(2)本発明に係る記録装置によれば、一つのレジスタに複数の機能を持たせ、その機能をソフトウエアにより選択する構成としてあるので、部品数を増大させることなく多くの機能をハードウエア化することができる。

0117

(3)本発明に係る記録装置によれば、横方向縮小機能をハードウエアで実現することができるので、そのスループットを向上させることが可能となる。

図面の簡単な説明

0118

図1LCDとLEDの時分割制御方法を示す概念図である。
図2第1の実施例を示すブロック図である。
図3第1の実施例の動作を示すタイミング図である。
図4第2の実施例を示すブロック図である。
図5第2の実施例の動作を示すタイミング図である。
図6従来の技術を説明するためのブロック図である。
図7第3の実施例を示したブロック図である。
図8変換部の内部回路を示した図である。
図9第4の実施例を示したブロック図である。
図101行の印字時におけるDMA動作を示したブロック図である。
図11第5の実施例を示すブロック図である。
図12第5の実施例の動作を示すタイミング図である。
図13第6の実施例を示すブロック図である。
図14DMA制御部の内部構成図である。
図15第6の実施例の動作を示すタイミング図である。

--

0119

11表示装置のコントロールを担うMPU
12 MPUと外部回路を仲介する論理回路
13 LCD
14LED
15タイマ回路
21 表示装置のコントロールを担うMPU
22 MPUと外部回路を仲介する論理回路
23 LCD
24 LED
41アドレスデコーダ
42 LEDデータラッチ回路
43LCDデータラッチ回路
44リセット付きDフリップフロップ回路
45 タイマ回路
46 Dフリップフロップ回路
47セレクタ回路
48 ELCD発生回路
71デコード部
72レジスタ部
73 変換部(機能ブロック1)
74 変換部(機能ブロック2)
75 変換部(機能ブロック3)
76出力制御部
91 デコード部
92 レジスタ部
93 変換部(機能ブロック1)
94 変換部(機能ブロック2)
95 変換部(機能ブロック3)
96 出力制御部
97機能選択レジスタ
111ヒートパルス発生部
112ヒートコントロール部
113 RAM
114DMA制御部
115ヘッド駆動回路
121 ヒートパルス発生部
122 ヒートコントロール部
123 RAM
124 DMA制御部
125 ヘッド駆動回路
126 ヒートパルスカウンタ部
141 ヒートパルス発生部
142 ヒートコントロール部
143 RAM
144 DMA制御部
145 ヘッド駆動回路
146 ヒートパルスカウンタ部
151DMAシーケンス部
152DMAアドレス格納レジスタコントロール部

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 株式会社半導体エネルギー研究所の「 表示システム」が 公開されました。( 2020/10/29)

    【課題・解決手段】解像度の高い表示システムを提供する。表示品位の高い表示システムを提供する。処理部及び表示部を有する表示システムである。処理部には、第1の画像信号が供給される。処理部は、第1の画像信号... 詳細

  • キヤノン株式会社の「 画像形成装置」が 公開されました。( 2020/10/29)

    【課題】画像形成条件の調整用のテストパターンの読取画像に異常が生じた場合であっても、画像形成条件の調整を高精度に行うことができる画像形成装置を提供する。【解決手段】画像形成装置(プリンタ300)は、A... 詳細

  • 株式会社ジャパンディスプレイの「 液晶表示装置」が 公開されました。( 2020/10/29)

    【課題】表示品質の低下を抑制することが可能な液晶表示装置を提供することにある。【解決手段】実施形態に係る液晶表示装置は、発光色が異なる複数の光源と、複数の光源によって照明される液晶層を含む表示パネルと... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ