図面 (/)

技術 メモリ内の情報を更新するための方法および装置と、該方法および装置のメモリカードへの利用

出願人 ジェムプリュスカードアンテルナショナル
発明者 リジマック,ジルパラディナ,ピエール
出願日 1991年8月28日 (29年9ヶ月経過) 出願番号 1991-514731
公開日 1994年7月21日 (26年10ヶ月経過) 公開番号 1994-506547
状態 特許登録済
技術分野 電源 記憶装置の信頼性向上技術 EAROM エラー時の再試行 デジタルマーク記録担体 検索装置 計算機におけるファイル管理 リードオンリーメモリ
主要キーワード 二進カウンタ 補正書 ゼロ設定 メモリー位置 ワイヤード論理 操作シーケンス メモリゾーン ブランク状態
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(1994年7月21日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (10)

概要

背景

概要

目的

効果

実績

技術文献被引用数
0件
牽制数
1件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

元の値(D0)が第1のメモリロケーション(E0)に書き込まれているようなデータエレメント(D)を更新するための、メモリ内情報エレメント更新方法において:第1段階として、新しい値(D1)を別のメモリロケーション(E1)に書込み、この書込み操作論理インジケータ関係付け、この論理インジケータは最初第1の論理状態にあって書込み操作中はその状態に保持しており、第2段階で、書き込まれた新しい値の検証を行って、この値が書込みを指示された値と一致した場合はこの値が保護され、不一致の場合にはエラーコードが出され、最終段階で、更新の終了によって論理インジケータを第2の論理状態へ変更し、更新されたデータが読み取りモード内でアクセス可能となる各段階を有することを特徴とする方法。

請求項2

メモリは、消去および再書込み可能であり、更新されるデータエレメントごとに2個のメモリロケーション[E0、E1]があり、最初第1の状態にある一つの論理インジケータストリングがこのデータエレメントに関係付けられており、データエレメントが連続的に更新される際、上記メモリロケーションに交互に書込みが行われ、データエレメントの新しい値が一つ書き込まれると、これを検証した後、インジケータストリング中の、まだ第1の状態にある最初のビットの状態が変化し、インジケータストリング中、第2の状態にある最後のビットのランクのパリティによって、2つのメモリロケーションのうちのどちらかで、最後に更新され検証された値が読み取られることを特徴とする請求項1に記載の方法。

請求項3

更新されるべき各データエレメントがメモリロケーションのテーブル[E0、E1、・・・E0]と関係付けられており、さらに最初は第1の状態にある論理インジケータストリング[b0、b1、・・・bn]にも関係付けられており、m<nであり、各メモリロケーションは連続して書込まれ、データエレメントの新しい値が一つ書き込まれるたびに、これを検証した後、インジケータストリング中の、未だ第1の状態にある最初のビットの状態を変化し、インジケータストリング中、第2の状態にある最後のビットに関係つけられているメモリロケーション(Ek)において、最後に更新され、検証されたデータエレメントの値が読み取られることを特徴とする請求項1に記載の方法。

請求項4

メモリがEPROMタイプの消去不可能なメモリで、テーブルのメモリロケーションの数とジンジケータストリングのインジケータの数が等しく、全てのメモリロケーションが書込みに使用された時点で新しいメモリが割当てられるようになっている請求項3に記載の方法。

請求項5

メモリが消去および再書込み可能であり、更新する値の書込みがテーブルのメモリロケーション内で循環式に行われ、テーブル中の最後のメモリロケーション(Em)が使用されると次に最初のメモリロケーション(E0)が使用されるようになっている請求項3に記載の方法。

請求項6

インジケータストリングが全て第2の状態になった時点で、単一の消去操作によってこのインジケータストリング全体が第1の状態に戻り、上記のような消去操作に続いて更新データエレメントがテーブル中の最初のメモリロケーションに記憶され、書き込まれた値を検証した後、ストリングの最初のインジケータの状態が変化することを特徴とする請求項2、3および5に記載の方法。

請求項7

メモリが消去可能で再書込み可能であり、更新しようとする各データエレメントについて、このデータは常にメモリロケーション(E)で読み取られ、最初の値または元の値がこのメモリロケーションに書き込まれ、別のメモリロケーションは新しい値の書込みにのみ使用され、第2段階で、上記別のメモリロケーションに書き込まれたデータエレメントを検証した後、この検証済の値がメモリロケーション(E)に送られ、ここで前の値と置き換えられ、読み取られることを特徴とする請求項1に記載の方法。

請求項8

更新用に用意された別のメモリロケーションを、更新しようとする各種のデータエレメントに使用し、第1段階において、新しい値はそれが移動されるメモリロケーション(E)のアドレス(A(E))を書き込むことによって、新しい値の書き込みが完全となる請求項7に記載の方法。

請求項9

新しい値の書込みと共同した論理インジケータが、進行中の更新操作の第1段階の開始時には第1の論理状態にあることを特徴とする請求項7または8のいずれか一項に記載の方法。

請求項10

上記請求項のいずれか一項に記載の方法を実施するための装置において、関係付けられるメモリ(20)の更新を行うための各段階を実行するために設計されたオートマトン(10)を備えていることを特徴とする装置。

請求項11

オートマトンが、更新すべきメモリ(20)と共同したマイクロプロセッサによって実施されるソフトウェアの形に形成されていることを特徴とする請求項10に記載の装置。

請求項12

オートマトンが、メモリ(20)のコントロールインプットに組み合わされた回路である請求項10に記載の装置。

請求項13

データエレメント(D)の更新を行うために、曖昧状態のない論理インジケータストリング(40)が備えられており、このインジケータストリングが曖昧な状態のない一連二進数エレメントで構成されており、一つのエレメントの状態を第1の状態から第2の状態に変えても他のエレメントには影響がなく、ストリングを同時に消去することによって、全ての二進数エレメントが第2の状態から第1の状態に同時に変化することを特徴とする請求項10に記載の方法。

請求項14

請求項1〜9のいずれか一項に記載の更新方法のメモリカード(30)における利用。

請求項15

メモリカードがマイクロプロセッサ(10)を備えており、メモリ(20)内のデータエレメントの更新方法が、カード(30),のマイクロプロセッサ(10)によって実行されることを特徴とする請求項14に記載の利用方法

0000

本発明は、メモリの利用に関するものであり、特にメモリの情報を更新するため
の方法および装置と、そのような方法および装置をメモリカードに利用すること
に関するものである。
情報を消去して再度書き込むことによって更新することがでキナEPROM
は異なり、内部に記憶された情報エレメントの更新が可能なメモリカード、特に
RAMやEEPROMでは、更新中に起こり得る電圧供給遮断が主な問題点と
なる。
つまり情報エレメントの更新中に電圧供給が停止した場合、既存のデータエレ
ントの値が部分的に消えたままになるか、または新規データエレメントが部分
的にしか書き込まれないことになる。
上記のような問題は、特にコンピュータのメモリを更新する際に起こり得る。こ
の場合は、遮断されるこきのない電源を使用するか、ソフトウェアを用いて特殊
な方法で情報にアクセスすることによって問題を解決することができる。
しかしながら、メモリカードの場合には、電源を切らずにおくことは不可能であ
り、プログラムのサイズという点でリソースが非常に限られているため、上記の
ような解決方法を適用することができず、考えられる唯一の解決方法は、最終的
アプリケーションの段階で、消去または書込みを行ったデータエレメントを事
チェックし、エラーがあった場合にはこれを検出して訂正するというものであ
る。
本発明の目的は、リソースの使用を最小限に抑えながら、更新されるべき情報が
、更新の前または後で、決して不定状態でなく、既知な状態におかれている事を
確認することを可能にし、その結果、問題が生じた時、遮断の発生に係わりなく
曖昧さなくトランザクションを行えるようにするための方法および装置を提供す
ることにある。
本発明によれば、メモリ内の情報エレメントを更新する方法は、元の値(DO
が第1のメモリロケーション(EO)に書き込まれているようなデータエレメン
ト(D)を更新するだめのもので、
第1段階として、新しい値(Dl)を別のメモリロケーション(El)に書込み
、この書込み操作論理インジケータと関連付けさせて、初期段階では第1の状
態にあるインジケータを書込み操作中はその状態に保つようにし、第2段階で、
書き込まれた新しい値の検査を行って、この値が書込まれた値と一致したときに
保証を与え、一致しない場合にはエラーコードを発生し、
最終段階で、更新の終了によって論理インジケータを第2の論理状態に変更し、
更新されたデータが読み取りモードアクセス可能となる
という各段階で構成される。
上記の方法を行うための装置も本発明の対象となる。
本発明ではさらに、上記方法および装置をメモリカードに適用するこきを目的と
している。
本発明およびその他の特性は、以下の添付図を参照した記載により、より明確に
なろう。
図1および図2はそれぞれ、第1の実施例における更新方法の各段階およびそれ
を実施するための装置を示すものである。
図3および図4はそれぞれ、第2の実施例における更新方法の各段階およびそれ
を実施するための装置を示すものである。
EEFROMおよびRAM型の、再書込み可能なメモリにおいて、データエレメ
ントの書込み操作の保護は、対応するメモリロケーションをOにリセットする前
段階の操作後に行われるのが普通である。さらに書込み操作は通常−回しか行わ
ない。
データエレメントの書込みは、ビットバイトまたはワードで行う。従って、上
記のように、電源の遮断によってデータエレメントの書込みに必要な一連の操作
中断された場合には、データが部分的にしか書き込まれないというようなこと
が起こり得る。このような間違ったデータエレメントの状態は、正しいデータエ
レメントの状態と区別することが出来ず、例えばメモリーカードなどを使用する
ような場面で、そのような異常なデータエレメント使用すれば、重大な結果を引
き起こすことになる。
メモリ更新中の遮断による問題を解決するために、本発明方法の第1の特徴とし
て、更新を表す論理インジケータを使用し、この論理インジケータは、それ自体
が、更新しようとする情報がメモリに書き込まれて検証が済んだ後で、更新され
るようになっている。そのため、突然予期しない遮断が起きた場合にも情報は完
全な形で保証され、同時に、必要に応じて中断された操作を再度行うことも可能
となる。
さらに、本発明の第2の特徴として、更新操作中は、既存のデータが消えないよ
う、置き換えようとする値と同じメモリロケーションに新しいデータの値を書き
込まないようになっている。従って一つのデータエレメントについて少なくとも
2個のメモリー位置が使用されることになる。メモリに新しいデータエレメント
の値が書き込まれると、メモリロケーションの一つには、以下、保護されたすな
わち“保証された現行の値″と称する値が含まれ、別のメモリロケーションにい
わゆる“保証されていない仕事の値”が含まれることになる。
第1の変形例では、新規に更新を行う度に、更新専用の論理インジケータが関連
付けされる。更新されたデータエレメントは、転送されず、書き込まれた位置で
読み取られる。2個以上のメモリロケーションを使用する場合には、数個の値を
“保証された現行の値”タイプの値とすることが可能で、データを使用するオー
トマトンは、この順序でそれぞれの値にアクセスし、従って遮断が起こった場合
には、最後に保′護された値を訂正することができる。
上記の結果を得るために、以下詳細に記載される第1の実施例では、装置が、一
連の論理インジケータと、情報エレメントを記憶するためのメモリロケーション
のテーブルとを形成する、不定状態のない循環二進カウンタを実現する。
不定状態のない循環二進カウンタは、単純な二進論理ス)IJソング、例えばE
PROMEEPROMメモリで使用されるようなビットストリングであり、ビ
ットが任意に“0”と称されるブランクな状態から“1″と称されるプログラム
された状態に変化しても、その他のビットには全く影響しないように作られてい
る。反対に、カウンタを0にリセットし、全ビットをブランクな状態にしなけれ
ばならない場合は、ビットストリング全体が例外なく作用を受けて全ビットがブ
ランク状態に戻り、このゼロ設定操作中はいつも、ビットは全て同じ状態となる

他のビットに影響を与えずにバイト内の一つのビットのみを更新することのでき
ないメモリに適用する場合には、バイトストリング更新用の論理インジケータ
として使用することができる。
上記のような二進の論理スl−IJソング作るのに使用可能なメモリは購入可能
である。上記の機能は、紫外線照射して同時消去を行うようなほとんどのEP
ROMメモリ標準的なものである。そのような機能はまた、ニスジーニス ト
ソン(SGS THOMSON)やモトローラ (MOTOROLA)によっ
て製造されているある種のEEPROMメモリにも見られるもので、このような
メモリは主にコンピユータ化された金銭管理に適用されており、つまり特にメモ
リカードに適用されるメモリの多くに見られ、各バイトの各ビットが、他のビッ
トに影響することなくブランク状態“0”からプログラムされた状態“1”へと
変化する。
循環二進カウンタと更新しようとするデータエレメントを入れるメモリロケーシ
ョンのテーブルとを組み合わせることによって、電力の供給が遮断された場合に
起こりつる曖昧な状態を無くすことができる。
以下の本発明による更新方法の詳細な説明は、そのような結果を得るための操作
シーケンスを明示するものである。ここではDOを、記憶されている初期の値と
し、Dlを、データエレメントDの更新された値とする。上記に示したように、
データエレメントDlは、データエレメントの初期値が書き込まれているメモリ
ロケーション以外のメモリロケーションに書き込まれる。初期値DOのメモリロ
ケーションをEOをとし、Dlの値が保存される位置をElとする。メモリロケ
ーションEOとElは互いになんら拘束し合わないが、ここでは説明を簡単にす
るために、上記のメモリカ−ンヨンを連続したものとして示す。
IEIの実施例では、メモリは再書込みが可能であると仮定する。2個のメモリ
ロケーション、つまりEOとElが更新するデータエレメントとして示されてい
る。
循環二進カウンタは、論理インジケータ、例えば二進のエレメントとで構成され
ている。カウンタを構成する論理インジケータをbl、b2・・・bnとし、こ
れらのインジケータに可能な値は“0”と“1”のみである。
“N”バイトの長さを有する情報エレメントにアクセスするには、オートマトン
は以下、図1を参照して説明するような方法で機能する。
オートマトンの初期の状態は:
bOl−−・bn= [0、−−−0]EOはDOを有し、bOは“1″に設定
されている、Elの中身不定である。
時間[lでデータニレメン)Dの更新が指示されると、対応するオートマトンが
呼び出される。時間t、+1で、Dlの最初のバイトがElの最初のバイトに書
き込まれ、t、+2でDlの2番目のバイトがElの2番目のバイトに書き込ま
れ、・・・・時間t、+INで、DlのN番目のバイトがElのN番目のバイト
に書き込まれる。
t++N+1で、メモリロケーションE1の値をオートマトンが読み取り
t1十N+2で、メモリロケーションE1で読み取られた値が更新されるべきデ
ータエレメントDの値D1と比較され、t++N+3で:
木上記の比較結果が一致した場合は、更新が終了し、オートマトンがカウンタの
第1のブランクビットbiに書き込みを行う、つまり最初の更新中にblはその
とき1となる。
*比較結果が不一致であった場合は、メモリロケーションE1への値DIの書込
みが不備であったということで、オートマトンがエラーメツセージを出す。
同じデータニレメン)Dについての次の更新操作では、データエレメントの値D
2が、同じ方法でメモリロケーションEOに書き込まれ、検証される。書き込ま
れた値D2が検証されたときには、一連のカウンタビット中の、最初のブランク
ビットに書込みが行われる(つまりこの2番目の更新操作中はb2である)。
時間tで要求されるデータニレメン)Dの1番目の更新の際、データエレメント
の値DIは、同様の手順によって、iが偶数であればEOに、1が奇数であれば
Elに書き込まれ、書き込まれた値Diが検証されれば、カウンタの最初のブラ
クピッ)biに書込みが行われる。
インジケータビットストリング[bOlbl・・・bnJの長さはn+1である
。(n+1)番目の更新に達した時点で、インジケータストリングは全て1とな
り、メモリロケーションEOに強制的に書き込みが行われ、インジケータストリ
ングは一気に消去される。つづいてEOに書き込まれた値の検証を行った後、b
oは“ビに設定される。この段階で装置は初期状態に類似の状態となる。このイ
ンジケータの消去操作は、全てのビットbiが、単一の操作(紫外線照射のよう
なタイプの操作を含む)によって同時にゼロにリセットされるようなものである

時間t゛で要求されるデータニレメン)Dの値の読み取りを行うために、オート
マトンは一連のカウンタビット (bo・・・bn)を探索し、“1″の状態に
ある最後のビット“bi。
について: “l”の値が偶数または0であればデータエレメントDの値をメモ
リロケーションEOで読み取り、“i″の値が奇数であれば、データエレメント
Dの値をメモリロケーンヨンElで読み取る。
このような方法では、書込みが完全であることが確認されているために、読み取
り時には正確な値のみを読み取ることができる。最悪、更新が最後まで行われな
い場合でも、オートマトンは最後に正確に書き込まれた値を読み取る。従って、
値は最新のものではないにしても、間違ったものではない。
当然、一つのデータエレメントに対して複数、つまり2個以上のメモリロケーシ
ョン:EOlEl・・・Em、(m<n)を設けることも可能である。ここで、
メモリロケーションの数はm+1となり、カウンタビットの数はn+1である。
この結果上記のように、連続的に使用されるメモリロケーション内に、進行中で
ある複数の安全な値を記憶させることが可能となる。
EEPROMタイプの消去可能なメモリについては、メモリが消去可能である点
を有利に活かして、−組のメモリロケーションEO1E1、E2・・−Emにつ
いて循道操作を行うことができる、オートマトンが、更新されたデータエレメン
トの検証済の値が最後のメモリロケーションEmに書き込まれたことを認議し、
次の値をメモリロケーンヨンEOに書き込む:カウンタに書き込まれるビットの
数biはi=m+L二Q modul。
(m+1)となる。このようなメモリロケーションを循環使用するには、二進法
のカウンタが単純に値k = i modulo (m +1)を計算し、(i
はストリング中の“1”状態にある最後のピントのランクを示す)メモリロケー
ションはEO,El・・−Emの順序で書き込まれると仮定して、最後の正確な
値の位置Ekを検索することができる。
このような構造は、EFROMのような電気的にプログラミングされ、データの
消去が不可能なデータエレメントにも使用することができる。この場合は、全て
のメモリロケーションEO1E1・・・Emまたは全てのピッ+−bo、bl、
・・・bnが書き込まれた時に、このメモリを内蔵したカード取り替えるか、
新しいメモリゾーン割り当ててメモリを置き換え、データエレメントを更新す
る。この方法では、メモリロケーションの数がカウンタのビットの数と等しくな
る点が有利である。
上記で述べた更新方法は、決まったメモリロケーションの明示的なまたは暗示
な消去後に書込みを行うような更新方法においても適用することができる。
以上をまとめると、jをストリング中におけるそのランクとして“bi”がイン
ジケータストリングの11”状態にある最後のビットであれば、オート7トン
読み取りモードにおいてj=i modulo (m+1)であるようなメモリ
ロケーションEjにアクセスし、書込みモードではEj+1にアクセスすること
になる。原則的にはn回の循環更新後、全てを消去する時点でビットが1のまま
残ってしまう危険はごくわずかである。しかしながらそのような異常が生じた場
合、例えば消去操作が途中で中断されたような場合は、読み取るメモリロケーシ
ョンを選択する時点でオートマトンにエラーが生じる可能性がある。この危険性
はストリングに対して簡単な試験を行って、以下のような構成のみが正常である
ことを確認することにより排除される。つまり、全てのビットb+が“0”であ
るか、″どである最後のビットb1以前の全てのピントが“1”である。混在す
る場合は全て異常であり、インジケータストリングをゼロにセットするしかなく
:異常の場合は全て、メモリロケーションEOが読み取られる。
消去が完全でない場合に異常と見なされない唯一のケースは′ビの状態で消去さ
れたビットが全て、あるビットストリングの右側にあり、さらにこのビットが1
のままであるような場合である。この構成は論理的に見て異常ではなく、ストリ
ングの形のチェックでは検出されない。
エラーの危険性を完全になくすために、ビットストリングの消去をチェックする
際に上記と同様の方法を使用することができる。つまりチェック用のインジケー
タビット、つまりCxをビットbiのストリングと関連付けさせる。
もしインジケータストリングが正常に使用されていれば、CXは初期状B:協定
によってブランク−“0”の状態であり、ストリングをOにリセットしなければ
ならない場合は、ビットCxは“1′の状態におかれ、これはインジケータスト
リンクがゼロにリセットされる前の不定の状態にあることを意味する。その場合
、ストリングが消去され、その消去がv1認され、消去が適切であった場合(全
てのビットが0になっている)は、ストリングと関連付けしたチェツキングビッ
トが0”にリセットされる。
このようなシーケンスを用いて、突然中断が起こった場合に、あらゆる曖昧状態
を除去することができ、異常が起きた場合には、中断された操作を繰り返し、更
新操作が的確であると確認できなかった場合には即座にエラーコードを出すこと
ができる。
上記の方法を行うための更新装置図2に示ず:これはデータメモリ20と組み
合わされたプログラム可能プロセッサ10である。図2では、これらの構成要
素、つまりマイクロプロセッサとメモリが互いにカード30内で連結されている
出仮定する。
しかし、このカードによって要求される用途に合わせてデザインされたオートマ
トンにおいては、マイクロプロセッサがカードの外側にあっても良い。インジケ
ータストリング40はメモリ20とは独立したメモ1,150の一部を構成する
ものとしで示されている。メモリ20が上記の機能を有するという条件で、イン
ジケータストリング40をメモリ20に組ろ込むこともできる。続いて上記方法
の各段階を実行するためにマイクロプロセッサ内に形成されているソフトウェア
が処理の命令を出す。しかしながら、上記の基本的な回路を実行する専用回路
、更新用オートマトンを形成することも可能である。以上2つの実施例は当業者
の技術の範囲内である。
図2では、メモリ20が、メモリロケーションTDのテーブル[EOlEl、=
 ・E5] (m=5とする)、12個のインジケータ[bOlbl、−・・b
 11]を備えたインジケータストリング40と共に示されている。ここに示す
実施例では、[bOlbl、・・・b9]が“1”の状態にあり、[blo、b
11]は“0”の状態にあり、読み取りが要求されるとデータはメモリロケーシ
ョンE3で読み取られ、更新が要求されるとメモリロケーションE4にデータが
書き込まれる。上記に示した様に、この第1の実施例ではデータの移動はなく、
その代わり、インジケータビットのテスト後に、特定のメモリロケーションでデ
ータエレメントを読み取る。
本発明の別の変形例でもまた、2個のメモリロケーションを使用するが、データ
エレメントを常に同じメモリロケーションEで読み取るために、更新されるデー
タエレメントを別のメモリロケーションに書込み、検証を行った後にそこに移動
させる。
この方法は図3を参照しながら以下に詳しく説明するが、データニレメン)Dの
更新の要求を実行するもので、その初期値DOはメモリロケーションに予め書き
込まれてあり、特別に設けた記憶空間Mに以下のものを書き込むことによって更
新を行う。
更新されたデータエレメントの値D1、これを書き込むためのアドレス(E)、
0状態にある、例えばデータエレメントの値が更新されねばならない“誤”表示
しているインジケータ。インジケータは、値“0′として、メモリの初期状態と
は異なった値をとり、値“1”はそれ自体メモリの初期値に等しい。アプリケ
ションがこの記憶空間を用いてたった一つのデータエレメントの更新を要求した
場合は、常に同じで、更新しようとするデータエレメントであるアドレスを記憶
せずに行うことが可能である。
このような情報エレメントは全てそのために設定されたメモリ空間に書き込まれ
ており、この空間を読み取って書き込まれたデータエレメントを検証する:
書込みエラーが起こった場合または電源が遮断された場合、一致をii’[if
fするための検証を行うことはできず、アドレスEのデータエレメントは更新さ
れない。エラーコードが送られ、新しい書込みによって更新を再実行する、一致
した場合は、メモリ空間内のデータエレメントが関係付けしたアドレス、つまり
メモリロケーションEにコピーされる。
このためには、カードを用いたオートマトンが、ユーザに分かり易い方法で操作
を行いながら、図3に示した以下の操作シーケンスを実行する:
第1段階で、インジケータbの状態を検出し:*インジケータが“1″ (“正
”)の状態ならば更新の必要はなく、不備な更新も行われておらず、使用される
データエレメントの値はそのアドレスEで読み取られる、*インジケータが0”
 (“誤”)の状態にある場合は、更新が進行中であるか行われるべきのところ
であり、この更新のシーケンスは以下のようになる二
*メモリロケーションEにあるデータエレメントDの値を消去する、
*すでに検証法の空間Mにあるデータニレメン1−DiをメモリロケーションE
に書き込む、
*進行中の更新が終了し、アドレスEに存在するデータニレメンl−Dの値は保
証された値であることを示すためにインジケータを“1” (“正”)の状態と
する。
この変形例によって、カードによって管理される応用例のために有効なメモリと
常に一致したデータエレメントを有することが可能になる。つまり、カードが更
新命令を受けた後、上記の方法によってデータエレメントを完全な状態に保つこ
とができる。電源供給の遮断等によって、シーケンス中の、データエレメントを
一定のメモリロケーションに移動させる操作の部分が中断されたとしても、電源
の供給が開始された時点で、“0”(“誤”)の状態のままであるインジケータ
についてシーケンスは再開され、予定されていた、あるいは未だ終了していない
状態の更新を行う。記憶空間にある新しい値は読み取り時にアクセスすることは
できない。システムが新しい値を知らないうちは、古い値が消去されることはな
いため、装置は常に一致した値を有し、最終的に、更新された値は常に読み取り
の前に移動される。
この第2の変形例を行う装置を図4に示すが、上記に述べた最初の変形例と同様
、この装置はメモリーがマイクロプロセッサと連結された場合、例えば、メモリ
(20)とマイクロプロセッサ(10)とを備えたカード(30)を利用する場
合、オートマトンにはソフトウェアが具備され、マイクロプロセッサのマスク
設置される。これは専用の回路で構成されていても良く、その場合はオートマト
ンがこの更新シーケンスを実行するプロセッサのプログラムをコントロールする
こともできる。
しかし、単一のワイヤード論理回路(PLA)を使用して装置を簡単なメモリ部
品上に埋め込むことも可能である。
本発明は上記2種類の変形例に限定されるものではない。メモリワードの更新に
利用することが可能であり、より小型のメモリ領域を作る際に適用することもで
きる。あるいは反対に、数個の記憶“単位”、ワードまたはバイトを有する大型
の装置に適用することもできる。いずれの場合も、データエレメントの新しい値
は、古い値が入っているメモリロケーションと別のメモリロケーションに書き込
まれ、この値を検証した後、古い値を置き襖える。論理インジケータがその状態
を変化させることによって更新および新しい値が読み取りモードでアクセス可能
であることを示す。
CヱTD
1状磐にある最後のビット: l)9 ==C−ε3で読み取る補正書翻訳文
提出帯(特許法第184条の8)平成5年3月1日−

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ