図面 (/)

技術 回路基板およびその製造方法

出願人 日東電工株式会社
発明者 大内一男森田尚治
出願日 1991年11月28日 (29年2ヶ月経過) 出願番号 1991-340379
公開日 1994年11月15日 (26年3ヶ月経過) 公開番号 1994-318772
状態 未査定
技術分野 プリント配線間の電気接続のための印刷要素 プリント配線の製造(2) 多層プリント配線板の製造
主要キーワード 電解腐食 パッドレイアウト フォトパターン 加圧操作 ABS樹脂 電気的接続用 穿孔加工 導電性回路
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(1994年11月15日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (6)

目的

半導体素子の狭ピッチ化パッドレイアウト細密化にも充分に対応でき、しかも薄型化が可能となる回路基板および多層基板並びにその製造方法を提供する。

構成

フォトレジストを用いた配線パターンの形成、および電鋳による導体回路の形成によって、導体回路2が絶縁体層1に埋設された形状のプリント回路基板を得られ、しかも絶縁体層1の両面には接続用の金属突出物3,3’が形成されている。

概要

背景

近年における電子機器薄型化や小型軽量化に伴い、半導体装置を多く用いるデバイス機器には半導体素子一定面積基板上に高密度実装する必要がある。そこで、半導体素子を狭ピッチ化したり、半導体素子や電気デバイス配線基板上に直接実装したり、複雑化する配線回路の必要な部分に電気的接続を行なったのち、多層に積層するという方法が提案されている。

しかしながら、従来から用いられている化学エッチングによる導体回路パターンの形成では狭ピッチ化に限界があるので、配線基板への半導体素子や電気デバイスの実装密度が高くなると、高密度実装が困難となり、また、接続した端子間の接続信頼性も問題となることがある。さらに、多層基板とした場合はビアホールを形成する位置や密度、大きさ、接続信頼性にも問題を生じ、高密度実装化の進展遅れている。

概要

半導体素子の狭ピッチ化やパッドレイアウト細密化にも充分に対応でき、しかも薄型化が可能となる回路基板および多層基板並びにその製造方法を提供する。

フォトレジストを用いた配線パターンの形成、および電鋳による導体回路の形成によって、導体回路2が絶縁体層1に埋設された形状のプリント回路基板を得られ、しかも絶縁体層1の両面には接続用の金属突出物3,3’が形成されている。

目的

本発明は上記従来の問題に鑑みてなされたものであって、半導体素子や電気デバイスの微細化に対応できるような導体回路の端子ピッチを有し、しかも配線基板の両面に電気的接続用の金属突出物を設けて、配線基板の厚みを薄くして実装後の半導体装置の薄型化が達成できる回路基板および多層回路基板の提供を目的とする。また、他の目的は回路基板の製造方法を提供することにある。

効果

実績

技術文献被引用数
1件
牽制数
3件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

絶縁体層内に導体回路埋設されている回路基板であって、該回路基板の両面には他の導体回路もしくは半導体素子との接続用の金属突出物が形成されていることを特徴とする回路基板。

請求項2

請求項1記載の回路基板を金属突出物を介して多層に積層してなる多層回路基板

請求項3

導体層上にフォトレジストを用いて回路パターンを形成したのち、露出する導体層に化学エッチングもしくは電解腐食によって凹部を形成する工程と、凹部および回路パターン部に電鋳によって金属を充填して金属突出物および導体回路を形成する工程と、フォトレジストを除去したのち露出する導体回路表面を絶縁体層にて被覆する工程と、導体回路部が位置する絶縁体層に穿孔処理を施して穿孔部に金属を充填し、さらに金属突出物を形成する工程と、導体層を除去する工程とを含む回路基板の製造方法。

請求項4

請求項3にて得られる回路基板を金属突出物を介して多層に積層する多層回路基板の製造方法。

技術分野

0001

本発明は回路基板および多層回路基板、並びにそれらの製造方法に関する。

背景技術

0002

近年における電子機器薄型化や小型軽量化に伴い、半導体装置を多く用いるデバイス機器には半導体素子一定面積基板上に高密度実装する必要がある。そこで、半導体素子を狭ピッチ化したり、半導体素子や電気デバイス配線基板上に直接実装したり、複雑化する配線回路の必要な部分に電気的接続を行なったのち、多層に積層するという方法が提案されている。

0003

しかしながら、従来から用いられている化学エッチングによる導体回路パターンの形成では狭ピッチ化に限界があるので、配線基板への半導体素子や電気デバイスの実装密度が高くなると、高密度実装が困難となり、また、接続した端子間の接続信頼性も問題となることがある。さらに、多層基板とした場合はビアホールを形成する位置や密度、大きさ、接続信頼性にも問題を生じ、高密度実装化の進展遅れている。

発明が解決しようとする課題

0004

本発明は上記従来の問題に鑑みてなされたものであって、半導体素子や電気デバイスの微細化に対応できるような導体回路端子ピッチを有し、しかも配線基板の両面に電気的接続用の金属突出物を設けて、配線基板の厚みを薄くして実装後の半導体装置の薄型化が達成できる回路基板および多層回路基板の提供を目的とする。また、他の目的は回路基板の製造方法を提供することにある。

課題を解決するための手段

0005

そこで、本発明者らは上記目的を達成するために鋭意検討を重ねた結果、従来からの化学エッチング法によらず電鋳法を用いて導体回路を形成することによって、絶縁体層内に狭ピッチ化された導体回路を埋設薄膜化し、さらに接続用の金属突出物を基板の両面に設けた回路基板が得られることを見い出し、本発明を完成するに至った。

0006

即ち、本発明は絶縁体層内に導体回路が埋設されている回路基板であって、該回路基板の両面には他の導体回路もしくは半導体素子との接続用の金属突出物が形成されていることを特徴とする回路基板、およびこの回路基板を金属突出物を介して多層に積層してなる多層回路基板、並びに導体層上にフォトレジストを用いて回路パターンを形成したのち、露出する導体層に化学エッチングもしくは電解腐食によって凹部を形成する工程と、凹部および回路パターン部に電鋳によって金属を充填して金属突出物および導体回路を形成する工程と、フォトレジストを除去したのち露出する導体回路表面を絶縁体層にて被覆する工程と、導体回路部が位置する絶縁体層に穿孔処理を施して穿孔部に金属を充填し、さらに金属突出物を形成する工程と、導体層を除去する工程とを含む回路基板の製造方法、および多層回路基板の製造方法を提供するものである。

0007

以下、本発明の回路基板およびその製造方法を図面を用いて説明する。

0008

図1は本発明の回路基板の一実例を示す断面図である。

0009

図1から明らかなように、本発明の回路基板は絶縁体層1の表層部に導体回路2が埋設されており、導体回路2には接続用の金属突出物3が導体回路2の埋設側に、金属突出物3’が埋設側と反対側の表面に形成されている。

0010

図2図1に示す回路基板の得るための各製造工程を示す断面図である。

0011

図2(A)のようにまず、銅箔銅板などの導体層11の上にフォトレジスト12を設け、図2(B)のように接続用の金属突出物を形成する位置に所望の大きさのパターンを形成する。導体層11は図2(J)に示す最終工程にて除去するので、その際に選択的に除去できるものであれば特に制限はない。また、フォトレジスト12は目的とする金属突出物の幅、ピッチに応じて決定することができ、レジストの種類はネガ型でもポジ型でもよい。

0012

次に、図2(C)に示すようにレジスト12によって形成されたパターンの底部に露出した導体層11に化学エッチングもしくは電解腐食によって凹部13を形成し、この凹部13に例えば金、銀、銅、鉄、ニッケルコバルトなどの各種導電性金属や、これらの合金類などの金属層を電鋳によって充填して金属突出物3を形成する(図2(D)参照)。充填される金属の種類は一種類でも、異なる金属を積層してもよい。なお、導体層11は最終工程にてエッチング除去されるので、導体層11と接触する界面部分の金属突出物3の金属種は、導体層11と異種のものを用いる必要がある。また、凹部13の深さは特に限定されないが、半導体素子や他の導電性回路などとの接続の点からは5〜500μmの深さにすることが好ましい。

0013

上記のように金属突出物3を形成したのち、フォトレジスト12を除去し、再びフォトレジスト22を設けて図2(E)に示すように導体層11の上に所望の回路パターンを形成する。次いで、電鋳法によって上記と同様の金属物質を充填して導体回路2を形成する(図2(F)参照)。このとき充填される金属物質は導体層11と異種のものとする必要があるが、先に充填されている金属突出物3とは同種でも異種でもよい。

0014

このようにして導体回路2を形成したのち、フォトレジスト22を除去し、さらに図2(G)に示すように、露出した導体回路3の表面を絶縁体層1で被覆して導体回路2を埋設する。絶縁体層1を形成する樹脂としては電気絶縁性を有するものであればよく、例えばポリエステル系樹脂エポキシ系樹脂ウレタン系樹脂ポリスチレン系樹脂ポリエチレン系樹脂ポリアミド系樹脂ポリイミド系樹脂ABS樹脂ポリカーボネート樹脂シリコーン系樹脂など熱可塑性樹脂熱硬化性樹脂を問わず用いることができる。これらの樹脂のうち、耐熱性機械的強度、導体回路を形成する金属との線膨張率近似の点からポリイミド系樹脂を用いることが好ましい。絶縁体層1で被覆する方法としては、適当な溶剤に溶解した樹脂を塗布、乾燥したり、予めフィルム化した樹脂を積層後、加熱および/または加圧する方法などが挙げられる。ポリイミド系樹脂を用いる場合は、ポリイミド前駆体溶液を塗布後、加熱してイミド化する方法や、熱可塑性ポリイミドフィルムを積層して加熱加圧する方法などが採用できる。特に、本発明の回路基板を積層して多層回路を構成する場合には、熱可塑性樹脂を用いると加熱、加圧操作だけで簡単に積層することができる。

0015

以上のようにして導体回路2を埋設した絶縁体層1の所定の位置に、導体回路2表面もしくは導体層11表面にまで達するように穿孔処理を行ない、凹部23を形成する(図2(H)参照)。穿孔処理としては、機械的加工レーザー加工、光加工、化学エッチング法などの任意の方法を用いることができ、例えば微細加工が容易であるという点から、エキシマレーザーの如き紫外線レーザー照射による穿孔加工を行なうことが好ましい。

0016

穿孔加工して形成した凹部23に電鋳法によって前記と同様に金属物質を充填し、さらに金属突出物3’を形成する(図2(I)参照)。金属物質の種類は前記導体回路2および金属突出物3と同種のものでも異種のものでもよい。金属突出物3’の高さは前記突出物3’と同程度の高さとする。

0017

そして、最終工程として導体層1をエッチングなどの手段を用いて除去して、図2(J)に示すような本発明の回路基板を得る。

0018

図3は本発明の回路基板を用いて、外部回路基板5上の配線回路6と半導体素子7との接続を行なった状態を示す断面図である。

0019

図4は本発明の回路基板を多層に積層した状態を示す断面図である。このように積層して多層回路基板とすることによって、半導体素子の良不良の検査エリア型ICの接続、グランド電源ライン信号ラインと独立させたノイズ対策、信号ライン同士のクロストークの防止などに用いることができる。

0020

以下に、本発明を実施例にてさらに具体的に説明する。

0021

実施例1
導体層としての銅箔上にフォトレジストを5μm厚となるようにスピンコート法によって形成(図2(A)参照)し、このフォトレジストに公知のフォト工程にてフォトパターンを形成する(図2(B)参照)。フォトパターンは15μm×15μmの角形とし、フォト工程によって露出した導体面に化学エッチングを施し、深さ5μmの凹部を形成した(図2(C)参照)。

0022

フォトパターンによって露出した導体面に、フォトレジストをメッキレジストとして電界ニッケルの半光沢層を5μm厚に電鋳法にて形成した(図2(D)参照)。

0023

次いで、フォトレジスト層を所定の剥離液を用いて除去し、さらにフォト工程によって先に形成した凹部が形成する導体回路層の先端に位置するようにしてレジストによってフォトパターンを形成した(図2(E)参照)。フォトパターンは幅15μm、ピッチ15μmの導体回路が形成されるように設けた。

0024

フォトパターンをメッキレジストとして、フォトパターンを形成して露出した導体層面に電界ニッケルの半光沢層を電鋳法にて5μm厚に形成して導体回路を作製した(図2(F)参照)。次いで、フォトレジストを剥離除去した。

0025

露出した導体回路および導体層表面を被覆するように、ポリイミド前駆体溶液をスピンコートし、予備乾燥後不活性ガス雰囲気下で加熱脱水してイミド化し、ポリイミド樹脂からなる絶縁体層を形成した(図2(G)参照)。絶縁体層の厚みは25μmとした。

0026

次に、積層したポリイミド樹脂からなる絶縁体層の所定の部分に、エキシマレーザー光波長248nm)を照射して導体回路表面まで穿孔加工を行ない、図2(H)に示すように凹部を形成した。

0027

そののち、この凹部に電鋳法によって前記と同様のニッケル層を充填し、さらに突出物を形成した(図2(I)参照)。

0028

最後にアルカリエッチングにて導体層としての銅箔を選択的に除去して図2(J)に示す本発明の回路基板を得た。

発明の効果

0029

以上のように本発明の回路基板には導体回路が絶縁体層に埋設されているので、回路基板の厚みは絶縁体層の厚みのみに依存するものであって、薄膜化が容易であり、この基板を実装した半導体装置も薄くすることができる。また、導体回路のパターンはフォトレジストの解像度のみに依存するので、従来からのウエットエッチング法のように、アスペクト比の制限(例えば1:1)がなく細密化が容易であり、導体回路の厚みも任意に決定することができる。

0030

さらに、この回路基板の両面には接続用の金属突出物を形成しているので、他の回路や半導体素子などあらゆる電気デバイスを実装したり、外部基板への接続が簡便となると共に、多層に積層することも容易にできるものである。

図面の簡単な説明

0031

図1本発明の回路基板の一実例を示す断面図である。
図2(A)〜(J)は本発明の回路基板を得るための各工程を示す断面図である。
図3本発明の回路基板を用いて外部回路基板上の配線回路と半導体素子との接続を行なった状態を示す断面図である。
図4本発明の回路基板を多層に積層した状態を示す断面図である。

--

0032

1絶縁体層
2導体回路
3,3’ 金属突出物
11導体層
12,22フォトレジスト
13,23 凹部

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ