図面 (/)

技術 薄膜トランジスタの製造方法

出願人 カシオ計算機株式会社
発明者 両澤克彦
出願日 1992年12月16日 (28年0ヶ月経過) 出願番号 1992-353949
公開日 1994年7月8日 (26年5ヶ月経過) 公開番号 1994-188268
状態 特許登録済
技術分野 再結晶化技術 薄膜トランジスタ 再結晶化技術
主要キーワード 活性化不純物 同薄膜トランジスタ 電気移動度 低エネルギ ID特性 プラズマCVD 液相成長 CWレーザ
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(1994年7月8日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (13)

目的

移動度を大きくし、且つリーク電流を比較的小さくする。

構成

絶縁基板1上に実質的に水素を含有しないアモルファスシリコン薄膜を形成し、このアモルファスシリコン薄膜をエキシマレーザ照射により多結晶化してポリシリコン薄膜3とする。この場合の多結晶化は液相成長であるので、ポリシリコン薄膜3の結晶構造が良く、移動度を大きくすることができる。次に、ポリシリコン薄膜3のソースドレイン形成領域3bに不純物注入して不純物注入領域5を形成し、この不純物注入領域5をエキシマレーザの再度の照射により活性化し、その後熱処理を施す。この場合、不純物注入領域5を活性化した後に熱処理を施すことにより、リーク電流を比較的小さくすることができる。

概要

背景

薄膜トランジスタの製造方法には、ガラス基板等からなる絶縁基板の上面にソースドレイン活性化領域を有するアモルファスシリコン薄膜を形成し、このアモルファスシリコン薄膜をCWレーザまたはエキシマレーザ照射により多結晶化してポリシリコン薄膜とし、以下、ゲート絶縁膜ゲート、ソース、ドレイン電極を形成して薄膜トランジスタを製造する方法がある。

ところで、CWレーザ照射による多結晶化の場合には、低エネルギ照射であるので、ポリシリコン薄膜の移動度が10cm2/V・sec程度と比較的小さくなってしまう。一方、エキシマレーザ照射による多結晶化の場合には、高エネルギ照射であるので、アモルファスシリコン薄膜中に水素が含まれないようにする配慮が必要とはなるが、ポリシリコン薄膜の移動度を30cm2/V・sec程度と比較的大きくすることができる。

また、CWレーザ照射により多結晶化してなるポリシリコン薄膜を活性層とする薄膜トランジスタの場合には、VG(ゲート電圧)−ID(ドレイン電流)特性が例えば図11に示すようになり、リーク電流が比較的小さい。一方、エキシマレーザ照射により多結晶化してなるポリシリコン薄膜を活性層とする薄膜トランジスタの場合には、VG−ID特性が例えば図12に示すようになり、リーク電流が大きくなってしまう。

概要

移動度を大きくし、且つリーク電流を比較的小さくする。

絶縁基板1上に実質的に水素を含有しないアモルファスシリコン薄膜を形成し、このアモルファスシリコン薄膜をエキシマレーザの照射により多結晶化してポリシリコン薄膜3とする。この場合の多結晶化は液相成長であるので、ポリシリコン薄膜3の結晶構造が良く、移動度を大きくすることができる。次に、ポリシリコン薄膜3のソース・ドレイン形成領域3bに不純物注入して不純物注入領域5を形成し、この不純物注入領域5をエキシマレーザの再度の照射により活性化し、その後熱処理を施す。この場合、不純物注入領域5を活性化した後に熱処理を施すことにより、リーク電流を比較的小さくすることができる。

目的

このように、CWレーザ照射により多結晶化してなるポリシリコン薄膜を活性層とする薄膜トランジスタの場合には、リーク電流を比較的小さくすることができるが、移動度も比較的小さくなってしまうという問題があった。一方、エキシマレーザ照射により多結晶化してなるポリシリコン薄膜を活性層とする薄膜トランジスタの場合には、移動度を大きくすることができるが、リーク電流も大きくなってしまうという問題があった。この発明の目的は、移動度を大きくすることができ、且つリーク電流を小さくすることのできる薄膜トランジスタの製造方法を提供することにある。

効果

実績

技術文献被引用数
1件
牽制数
2件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

不純物注入されたソースドレイン領域を有し且つ水素を含有しないアモルファスシリコン薄膜基板上に形成し、このアモルファスシリコン薄膜をエキシマレーザ等の高エネルギレーザ照射して多結晶化すると共に前記ソース・ドレイン領域に注入された不純物を活性化し、その後熱処理を施すことを特徴とする薄膜トランジスタの製造方法。

請求項2

前記熱処理は350〜450℃の温度で行うことを特徴とする請求項1記載の薄膜トランジスタの製造方法。

技術分野

0001

この発明は薄膜トランジスタの製造方法に関する。

背景技術

0002

薄膜トランジスタの製造方法には、ガラス基板等からなる絶縁基板の上面にソースドレイン活性化領域を有するアモルファスシリコン薄膜を形成し、このアモルファスシリコン薄膜をCWレーザまたはエキシマレーザ照射により多結晶化してポリシリコン薄膜とし、以下、ゲート絶縁膜ゲート、ソース、ドレイン電極を形成して薄膜トランジスタを製造する方法がある。

0003

ところで、CWレーザ照射による多結晶化の場合には、低エネルギ照射であるので、ポリシリコン薄膜の移動度が10cm2/V・sec程度と比較的小さくなってしまう。一方、エキシマレーザ照射による多結晶化の場合には、高エネルギ照射であるので、アモルファスシリコン薄膜中に水素が含まれないようにする配慮が必要とはなるが、ポリシリコン薄膜の移動度を30cm2/V・sec程度と比較的大きくすることができる。

0004

また、CWレーザ照射により多結晶化してなるポリシリコン薄膜を活性層とする薄膜トランジスタの場合には、VG(ゲート電圧)−ID(ドレイン電流)特性が例えば図11に示すようになり、リーク電流が比較的小さい。一方、エキシマレーザ照射により多結晶化してなるポリシリコン薄膜を活性層とする薄膜トランジスタの場合には、VG−ID特性が例えば図12に示すようになり、リーク電流が大きくなってしまう。

発明が解決しようとする課題

0005

このように、CWレーザ照射により多結晶化してなるポリシリコン薄膜を活性層とする薄膜トランジスタの場合には、リーク電流を比較的小さくすることができるが、移動度も比較的小さくなってしまうという問題があった。一方、エキシマレーザ照射により多結晶化してなるポリシリコン薄膜を活性層とする薄膜トランジスタの場合には、移動度を大きくすることができるが、リーク電流も大きくなってしまうという問題があった。この発明の目的は、移動度を大きくすることができ、且つリーク電流を小さくすることのできる薄膜トランジスタの製造方法を提供することにある。

課題を解決するための手段

0006

請求項1記載の発明は、不純物注入されたソース・ドレイン領域を有し且つ水素を含有しないアモルファスシリコン薄膜を基板上に形成し、このアモルファスシリコン薄膜をエキシマレーザ等の高エネルギレーザを照射して多結晶化すると共に前記ソース・ドレイン領域に注入された不純物を活性化し、その後熱処理を施すようにしたものである。請求項2記載の発明は、前記熱処理を350〜450℃の温度で行うようにしたものである。

0007

この発明によれば、エキシマレーザ等の高エネルギレーザの照射により多結晶化と不純物の活性化を行い、この後さらに熱処理を行うため、移動度を大きくし且つリーク電流を小さくすることができる。

0008

図1図8はそれぞれこの発明の一実施例における薄膜トランジスタの各製造工程を示したものである。そこで、これらの図を順に参照しながら、薄膜トランジスタの製造方法について説明する。

0009

まず、図1に示すように、ガラス基板等からなる絶縁基板1の上面にSiH4とH2との混合ガスを用いたプラズマCVDにより水素化アモルファスシリコン薄膜2を堆積する。この場合、絶縁基板1の温度を200〜350℃程度望ましくは250℃程度とし、10〜20SCCM程度のSiH4とその10倍程度のH2との混合ガスを用いて、水素化アモルファスシリコン薄膜2の膜厚が400〜1000Å程度望ましくは500Å程度となるようにする。すると、水素化アモルファスシリコン薄膜2の水素含有量は10〜20atomic%程度となる。次に、後の工程でエキシマレーザ照射により高エネルギを与えたとき水素が突沸して欠陥が生じるのを回避するために、脱水素処理を行う。この場合、N2雰囲気中において450℃程度の温度で1時間程度の熱処理を行い、水素含有量が3atomic%以下望ましくは1atomic%以下となるようにする。この脱水素処理は、数十枚〜数百枚の絶縁基板1に対して一度に行うことができる。

0010

次に、図2に示すように、波長308nmのXeClエキシマレーザをエネルギ密度250〜350mJ/cm2程度、パルス幅50nsec程度で照射すると、脱水素処理後のアモルファスシリコン薄膜が多結晶化してポリシリコン薄膜3となる。この場合、エキシマレーザ照射による多結晶化は液相成長であるので、ポリシリコン薄膜3の結晶構造を良くすることができ、ひいては移動度を大きくすることができる。なお、波長308nmのXeClエキシマレーザのほかに、波長248nmのKrF、波長193nmのArF、波長175nmのArCl、波長353nmのXeF等のエキシマレーザを用いてもよいことはもちろんである。

0011

次に、図3に示すように、ポリシリコン薄膜3のソース・ドレイン形成領域3b以外の領域に対応する部分の上面にフォトレジスト膜4をパターン形成する。次に、このフォトレジスト膜4をマスクとしてポリシリコン薄膜3のソース・ドレイン形成領域3bにリンイオンボロンイオン等の不純物を注入して不純物注入領域5を形成する。この後、フォトレジスト膜4を除去する。次に、図4に示すように、例えば波長308nmのXeClエキシマレーザをエネルギ密度250〜350mJ/cm2程度、パルス幅50nsec程度で照射し、不純物注入領域5を活性化する。次に、N2雰囲気中において350〜450℃望ましくは400℃程度の温度で2時間程度の熱処理を行う。

0012

次に、図5に示すように、素子分離により、不要な部分のポリシリコン薄膜3を除去する。この状態では、ポリシリコン薄膜3の中央部はチャネル領域3aとされ、その両側は活性化不純物領域からなるソース・ドレイン領域3bとされている。次に、図6に示すように、全表面に酸化シリコン膜窒化シリコン膜とからなるゲート絶縁膜6を形成する。すなわち、まず全表面にスパッタにより酸化シリコン膜を堆積し、次いでこの酸化シリコン膜の表面にSiH4とNH3とN2とからなる混合ガスを用いたプラズマCVDにより窒化シリコン膜を堆積する。プラズマCVDにより窒化シリコン膜を堆積する場合、絶縁基板1の温度を250℃程度とし、SiH4を30SCCM程度とし、NH3を60SCCM程度とし、N2を390SCCM程度とし、出力600W程度、圧力0.5Torr程度で行うと、同時にポリシリコン薄膜3が水素化されてそのダンリングボンドが減少する。次に、チャネル領域3aに対応する部分のゲート絶縁膜6の上面にCrからなるゲート電極7をパターン形成する。

0013

次に、図7に示すように、全表面に窒化シリコン等からなる層間絶縁膜8を形成する。次に、ソース・ドレイン領域3bに対応する部分の層間絶縁膜8およびゲート絶縁膜6にコンタクトホール9を形成する。次に、図8に示すように、コンタクトホール9を介してソース・ドレイン領域3bと接続されるAlからなるソース・ドレイン電極10を層間絶縁膜8の上面にパターン形成する。かくして、薄膜トランジスタが製造される。

0014

このようにして得られた電界効果型の薄膜トランジスタのVG−ID特性を図9に示す。同図に示されているのは、ゲート長6μm、ゲート幅60μmのNMOSFETの場合であり、ドレイン電圧VD=1Vを印加した状態の特性である。ゲート電圧VG=−3Vでリーク電流は1pA、ON/OFF比は8桁以上とれている。このNMOSFETの電気移動度は80cm2/V・sec以上であり、従来より大幅に向上した上、再現性も極めて良好であった。

0015

なお、上記実施例では、プラズマCVDにより水素化アモルファスシリコン薄膜2を堆積した後脱水素処理を行っているが、これに限定されるものではなく、例えばLPCVDにより水素を含有しないアモルファスシリコン薄膜を堆積するようにしてもよい。この場合、LPCVDにより水素を含有しないアモルファスシリコン薄膜を堆積する際の絶縁基板1の温度を500〜600℃程度とし、多結晶化および活性化するためのエキシマレーザのエネルギ密度を400mJ/cm2程度とする。したがって、この場合には脱水素処理を行う必要はないが、絶縁基板1の温度を500〜600℃程度と比較的高温とすることになるので、基板温度昇温に時間が余計にかかることになる。

0016

また、上記実施例では、脱水素処理を施したアモルファスシリコン薄膜にエキシマレーザを照射してポリシリコン薄膜を得、この後、不純物を注入して、再度エキシマレーザ照射により不純物の活性化を図るようにしたが、アモルファスシリコン薄膜に不純物を注入した上でエキシマレーザを照射するようにして、一度のエキシマレーザ照射工程で多結晶化と不純物活性化を同時に行うようにしてもよい。

0017

また、上記実施例では、この発明を通常のMOS構造の薄膜トランジスタに適用した場合について説明したが、通常のMOS構造の薄膜トランジスタと比較して、耐圧の向上等を図って高信頼化したLDD構造の薄膜トランジスタにも適用することができる。例えば、図8同一名称部分には同一の符号を付した図10に示すLDD構造の薄膜トランジスタでは、ポリシリコン薄膜3の中央部をチャネル領域3aとされ、その両側を不純物濃度の低いソース・ドレイン領域3bとされ、さらにその両側を不純物濃度の高いソース・ドレイン領域3cとされた構造となっている。このLDD構造の薄膜トランジスタを製造する場合には、例えば図3に示すような状態において、不純物濃度の低いソース・ドレイン領域3bおよび不純物濃度の高いソース・ドレイン領域3cを形成すべき部分に低濃度の不純物を注入し、次いでフォトレジスト膜4を除去し、次いで不純物濃度の高いソース・ドレイン領域3cを形成すべき部分以外の部分の上面に別のフォトレジスト膜を形成し、この別のフォトレジスト膜をマスクとして不純物濃度の高いソース・ドレイン領域3cを形成すべき部分に高濃度の不純物を注入するようにすればよい。

0018

さらに、上記実施例では、この発明をトップゲート型コプラナ構造の薄膜トランジスタに適用した場合について説明したが、スタガ構造やバックゲート型のコプラナまたはスタガ構造の薄膜トランジスタにも適用し得ることはもちろんである。バックゲート型の場合、絶縁基板の上面にゲート電極およびゲート絶縁膜を形成し、その上にアモルファスシリコン薄膜を堆積し、このアモルファスシリコン薄膜を多結晶化してポリシリコン薄膜とする。また、ポリシリコン薄膜の水素化処理は、ポリシリコン薄膜上にパッシベーション膜絶縁膜)をプラズマCVDにより堆積する際に同時に行うことができる。

発明の効果

0019

以上説明したように、この発明によれば、エキシマレーザ等の高エネルギレーザの照射により多結晶化と不純物の活性化を行い、この後さらに熱処理を行うため、移動度を大きくし且つリーク電流を小さくすることができる。

図面の簡単な説明

0020

図1この発明の一実施例における薄膜トランジスタの製造に際し、絶縁基板の上面に水素化アモルファスシリコン薄膜を堆積した状態の断面図。
図2同薄膜トランジスタの製造に際し、脱水素処理後のアモルファスシリコン薄膜をエキシマレーザの照射により多結晶化してポリシリコン薄膜とした状態の断面図。
図3同薄膜トランジスタの製造に際し、ポリシリコン薄膜のソース・ドレイン形成領域に不純物を注入した状態の断面図。
図4同薄膜トランジスタの製造に際し、不純物注入領域をエキシマレーザの照射により活性化した状態の断面図。
図5同薄膜トランジスタの製造に際し、素子分離により、不要な部分のポリシリコン薄膜を除去した状態の断面図。
図6同薄膜トランジスタの製造に際し、ゲート絶縁膜およびゲート電極を形成した状態の断面図。
図7同薄膜トランジスタの製造に際し、層間絶縁膜をおよびコンタクトホールを形成した状態の断面図。
図8同薄膜トランジスタの製造に際し、ソース・ドレイン電極を形成した状態の断面図。
図9図8に示す薄膜トランジスタのVG−ID特性を示す図。
図10この発明をLDD構造の薄膜トランジスタに適用した場合の図8同様の断面図。
図11従来のCWレーザ照射により多結晶化してなるポリシリコン薄膜を活性層とする薄膜トランジスタのVG−ID特性を示す図。
図12従来のエキシマレーザ照射により多結晶化してなるポリシリコン薄膜を活性層とする薄膜トランジスタのVG−ID特性を示す図。

--

0021

1絶縁基板
2水素化アモルファスシリコン薄膜
3ポリシリコン薄膜
4フォトレジスト膜
5 不純物注入領域

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 株式会社半導体エネルギー研究所の「 表示システム」が 公開されました。( 2020/10/29)

    【課題・解決手段】解像度の高い表示システムを提供する。表示品位の高い表示システムを提供する。処理部及び表示部を有する表示システムである。処理部には、第1の画像信号が供給される。処理部は、第1の画像信号... 詳細

  • 株式会社半導体エネルギー研究所の「 半導体装置」が 公開されました。( 2020/10/29)

    【課題・解決手段】新規な半導体装置の提供。複数のセルアレイと、複数の周辺回路と、を有し、セルアレイは、複数のメモリセルを有し、周辺回路は、第1の駆動回路と、第2の駆動回路と、第1の増幅回路と、第2の増... 詳細

  • 株式会社半導体エネルギー研究所の「 半導体装置、記憶装置、及び電子機器」が 公開されました。( 2020/10/29)

    【課題・解決手段】ビット線寄生容量が低減された記憶装置を提供する。記憶装置は、ビット線に電気的に接続されているセンスアンプと、センスアンプ上に積層されているメモリセルアレイとを有する。メモリセルアレイ... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ