図面 (/)

技術 MOSパワートランジスタ用ゲート駆動回路

出願人 エスティーマイクロエレクトロニクス,インコーポレイテッド
発明者 トーマスエル.ホプキンス
出願日 1993年8月2日 (27年4ヶ月経過) 出願番号 1993-191206
公開日 1994年6月24日 (26年5ヶ月経過) 公開番号 1994-177729
状態 未査定
技術分野 電子的スイッチ1
主要キーワード Nチャンネル CTRL信号 スイッチングブロック 自動回路 パワー装置 稼動モード 出力スイッチング 第二速
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(1994年6月24日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (5)

課題・解決手段

本発明は、二重ゲート駆動回路構成を使用した改良型MOSパワートランジスタ駆動回路を提供することを目的とする。第一ゲート駆動回路がMOSパワートランジスタを迅速にターンオンさせるべく動作する。MOSパワートランジスタがターンオンされた後に、第一ゲート駆動回路はディスエーブルさせることが可能である。MOSパワートランジスタをターンオン状態に維持するためにMOSパワートランジスタのゲートに対して連続的な駆動を与えるために第二ゲート駆動回路が使用されている。

概要

背景

高電圧NチャンネルMOSパワートランジスタを有するパワー装置は、典型的に、NチャンネルMOSパワートランジスタのゲートを駆動するために供給電圧即ち電源電圧より高いレベル電圧を必要とする。所要の増加された電圧レベルを駆動するために使用されている一つの技術は、ブートストラップコンデンサを使用するものである。然しながら、ブートストラップコンデンサを使用することの一つの欠点は、大きな外部コンデンサが必要とされるということである。更に、ブートストラップコンデンサを使用する回路は、長い時間にわたってオン状態とさせることが出来ないものである。当該技術分野において公知の如く、ブートストラップコンデンサ内の電荷流失し、且つブートストラップコンデンサは、MOSパワートランジスタをターンオフさせることなしに再充電させることは不可能である。

所要の増加した電圧レベルを得るために使用される別の技術はゲート駆動回路であって、当該技術分野においてチャージポンプ電荷ポンプ)として知られるものである。電荷ポンプは、連続的な稼動モードにおいて実現するか、又は要求に応じてのみ動作する回路として実現することが可能である。典型的に、電荷ポンプを必要とする回路においては単一の電荷ポンプが使用される。

単一の電荷ポンプを使用する場合の一つの欠点は、MOSパワートランジスタのスイッチング時間が、その電荷ポンプにより発生されるゲートライズタイム(ゲート上昇時間)により制限されることである。更に、電荷ポンプを設計する場合に、電荷ポンプによって消費される電流とMOSパワートランジスタのゲートのライズタイムとの間での利益衡量が発生する。このことは、プルアップ装置抵抗要素であるNMOS構成において特に言えることである。

概要

本発明は、二重ゲート駆動回路構成を使用した改良型MOSパワートランジスタ駆動回路を提供することを目的とする。第一ゲート駆動回路がMOSパワートランジスタを迅速にターンオンさせるべく動作する。MOSパワートランジスタがターンオンされた後に、第一ゲート駆動回路はディスエーブルさせることが可能である。MOSパワートランジスタをターンオン状態に維持するためにMOSパワートランジスタのゲートに対して連続的な駆動を与えるために第二ゲート駆動回路が使用されている。

目的

従って、MOSパワートランジスタの出力スイッチング時間及びゲートライズタイムを減少させる電荷ポンプ回路を提供することが望まれている。更に、このような電荷ポンプ回路の電流消費を最小とすることが望ましい。

効果

実績

技術文献被引用数
1件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

MOSパワートランジスタ駆動回路において、MOSパワートランジスタのゲートへ接続したノードを第一速度で充電する第一ゲート駆動回路、前記MOSパワートランジスタのゲートへ接続したノードを前記第一速度より遅い第二速度で充電する第二ゲート駆動回路、前記MOSパワートランジスタが初期的にターンオンされる場合に前記第一及び第二ゲート駆動回路をイネーブルしその後に所定の時間の後に前記第一ゲート駆動回路をディスエーブルする制御回路、を有することを特徴とするMOSパワートランジスタ駆動回路。

請求項2

請求項1において、前記第一ゲート駆動回路が、CMOSインバータ回路を形成すべく直列接続した二個のトランジスタ、前記CMOSインバータ回路の出力端へ接続したコンデンサ、前記コンデンサへ接続した第一、第二ダイオード、を有しており、前記第一ダイオードが前記MOSパワートランジスタのゲートへ接続しており、且つ前記第二ダイオードが調整された電圧源へ接続していることを特徴とするMOSパワートランジスタ駆動回路。

請求項3

請求項2において、前記直列接続した二個のトランジスタ及び前記コンデンサは、初期的にターンオンされる場合に前記MOSパワートランジスタへ比較的大きな量の電荷を供給すべく選択されていることを特徴とするMOSパワートランジスタ駆動回路。

請求項4

請求項1において、前記第二ゲート駆動回路が、CMOSインバータ回路を形成すべく直列接続した二個のトランジスタ、前記CMOSインバータ回路の出力端へ接続したコンデンサ、前記コンデンサへ接続した第一及び第二ダイオード、を有しており、前記第一ダイオードが前記MOSパワートランジスタのゲートへ接続しており、且つ前記第二ダイオードが調整された電源へ接続されていることを特徴とするMOSパワートランジスタ駆動回路。

請求項5

請求項4において、前記直列接続した二個のトランジスタと前記コンデンサは、前記MOSパワートランジスタをターンオン状態に維持するのに充分な低い電荷を供給すべく選択されていることを特徴とするMOSパワートランジスタ駆動回路。

請求項6

請求項1において、前記第一ゲート駆動回路が、電界効果トランジスタ、前記電界効果トランジスタと直列接続した抵抗要素、前記電界効果トランジスタと直列接続したコンデンサ、前記コンデンサへ接続した第一及び第二ダイオード、を有しており、前記第一ダイオードが前記MOSパワートランジスタのゲートへ接続しており、且つ前記第二ダイオードが調整された電源へ接続していることを特徴とするMOSパワートランジスタ駆動回路。

請求項7

請求項6において、前記電界効果トランジスタ、前記抵抗要素及び前記コンデンサは、初期的にターンオンされる場合に前記MOSパワートランジスタへ比較的大きな量の電荷を供給すべく選択されていることを特徴とするMOSパワートランジスタ駆動回路。

請求項8

請求項6において、前記抵抗要素がデプリションモードNチャンネル装置を有することを特徴とするMOSパワートランジスタ駆動回路。

請求項9

請求項1において、前記第二ゲート駆動回路が、電界効果トランジスタ、前記電界効果トランジスタと直列接続した抵抗要素、前記電界効果トランジスタと直列接続したコンデンサ、前記コンデンサと接続した第一及び第二ダイオード、を有しており、前記第一ダイオードが前記MOSパワートランジスタのゲートへ接続しており、且つ前記第二ダイオードが調整された電源へ接続していることを特徴とするMOSパワートランジスタ駆動回路。

請求項10

請求項9において、前記電界効果トランジスタ、前記抵抗要素及び前記コンデンサが、前記MOSパワートランジスタをターンオンした状態に維持するのに充分な低い電荷を供給すべく選択されていることを特徴とするMOSパワートランジスタ駆動回路。

請求項11

請求項9において、前記抵抗要素がデプリションモードNチャンネル装置を有することを特徴とするMOSパワートランジスタ駆動回路。

請求項12

請求項1において、前記制御回路が二個のNANDゲートを有することを特徴とするMOSパワートランジスタ駆動回路。

請求項13

請求項1において、更に、前記MOSパワートランジスタのゲートの接地へ接続する手段が設けられており、前記MOSパワートランジスタを所望によりターンオフさせることが可能であることを特徴とするMOSパワートランジスタ駆動回路。

請求項14

MOSパワートランジスタ駆動方法において、MOSパワートランジスタがターンオンされる場合に、そのゲートへ接続されているノードを第一速度で充電し、所定時間の後に、前記ノードを前記第一速度より遅い第二速度で充電する、上記各ステップを有することを特徴とするMOSパワートランジスタ駆動方法。

請求項15

請求項14において、前記ゲートへ接続したノードを第一速度で充電するステップが、第一及び第二ゲート駆動回路を使用して前記ノードを充電することを特徴とするMOSパワートランジスタ駆動方法。

請求項16

請求項15において、前記ノードを第二速度で充電するステップが、前記第一ゲート駆動回路をターンオフし、前記第二ゲート駆動回路のみが前記ノードを充電することを特徴とするMOSパワートランジスタ駆動方法。

技術分野

0001

本発明は、大略集積回路技術に関するものであって、更に詳細には、高電圧NチャンネルMOSパワートランジスタを駆動するために集積回路において使用されるゲート駆動回路及び駆動方法に関するものである。

背景技術

0002

高電圧側NチャンネルMOSパワートランジスタを有するパワー装置は、典型的に、NチャンネルMOSパワートランジスタのゲートを駆動するために供給電圧即ち電源電圧より高いレベル電圧を必要とする。所要の増加された電圧レベルを駆動するために使用されている一つの技術は、ブートストラップコンデンサを使用するものである。然しながら、ブートストラップコンデンサを使用することの一つの欠点は、大きな外部コンデンサが必要とされるということである。更に、ブートストラップコンデンサを使用する回路は、長い時間にわたってオン状態とさせることが出来ないものである。当該技術分野において公知の如く、ブートストラップコンデンサ内の電荷流失し、且つブートストラップコンデンサは、MOSパワートランジスタをターンオフさせることなしに再充電させることは不可能である。

0003

所要の増加した電圧レベルを得るために使用される別の技術はゲート駆動回路であって、当該技術分野においてチャージポンプ電荷ポンプ)として知られるものである。電荷ポンプは、連続的な稼動モードにおいて実現するか、又は要求に応じてのみ動作する回路として実現することが可能である。典型的に、電荷ポンプを必要とする回路においては単一の電荷ポンプが使用される。

0004

単一の電荷ポンプを使用する場合の一つの欠点は、MOSパワートランジスタのスイッチング時間が、その電荷ポンプにより発生されるゲートライズタイム(ゲート上昇時間)により制限されることである。更に、電荷ポンプを設計する場合に、電荷ポンプによって消費される電流とMOSパワートランジスタのゲートのライズタイムとの間での利益衡量が発生する。このことは、プルアップ装置抵抗要素であるNMOS構成において特に言えることである。

発明が解決しようとする課題

0005

従って、MOSパワートランジスタの出力スイッチング時間及びゲートライズタイムを減少させる電荷ポンプ回路を提供することが望まれている。更に、このような電荷ポンプ回路の電流消費を最小とすることが望ましい。

課題を解決するための手段

0006

本発明によれば、MOSパワートランジスタ用の改良したゲート駆動回路が提供され、それは二重ゲート駆動回路形態を使用している。第一ゲート駆動回路は迅速にMOSパワートランジスタをターンオンさせるべく動作する。MOSパワートランジスタがターンオンした後に、第一ゲート駆動回路をディスエーブルさせることが可能である。MOSパワートランジスタをオン状態に維持するためにMOSパワートランジスタのゲートへ連続した駆動を与えるべく第二ゲート駆動回路が使用されている。

0007

図1を参照すると、本発明の好適実施例に基づいて構成されたMOSパワートランジスタを駆動する駆動回路が概略的に示されている。この回路は、制御回路10と、第一ゲート駆動回路12と、第二ゲート駆動回路14と、MOSパワートランジスタ16とを有している。オシレータ乃至はクロック18が信号20を発生する。信号20は、ライン22,24上の入力信号CTRL及びENABLEと共に、制御回路10内に入る。

0008

制御回路10は二個のNANDゲート26,28を有している。信号20及びライン22上のCTRL信号は両方のNANDゲート26,28へ入力される。CTRL信号は、MOSパワートランジスタ16がターンオンされるべきであることを表わすために使用される。ライン24上のENABLE信号は、NANDゲート26にのみ入力され、且つ第一ゲート駆動回路12をイネーブルさせ且つディスエーブルさせるために使用される。ENABLE信号は、例えば、低電圧状態から高電圧状態へ変化することによって第一ゲート駆動回路12をイネーブル即ち動作可能状態とさせる。

0009

第一ゲート駆動回路12は、相補的トランジスタ30,32から構成されており、それらの相補的トランジスタはCMOSインバータを形成している。従って、NANDゲート26からの出力34が高状態である場合には、トランジスタ32はオフ状態であり且つトランジスタ30はオン状態であって、ノード36は接地プルされる。出力34が低状態である場合には、トランジスタ32はオン状態であり且つトランジスタ30はオフ状態であって、ノード36は供給電圧即ち電源電圧38へプルされる。

0010

第一ゲート駆動回路12は、更に、コンデンサ40と二個のダイオード44,46とを有している。ダイオード44,46は調整された電源電圧Vreg へ接続されている。Vreg は、電圧レギュレータによって供給電圧即ち電源電圧38から派生させることが可能である。ノード36における電圧レベルが接地へプルされる場合には、コンデンサ40はダイオード44を介して充電される。ノード36における電圧が、クロック18が状態を変化させることにより高状態へ移行する場合には、ノード36における電圧レベルは供給電圧即ち電源電圧へプルされ、且つコンデンサ40内に格納された電荷はMOSパワートランジスタ16のゲートへ転送される。このパターンは、クロック18からの信号における各クロックサイクルと共に繰返し行なわれる。

0011

ノード42における電圧レベルがVreg −ダイオード44上の順方向電圧降下の値と等しいレベルを超える場合には、ダイオード44はターンオフしその場合にノード42をVreg から分離させる。ノード42における電圧レベルがノード48における電圧レベルよりも大きくなると、ダイオード46はターンオンし且つMOSパワートランジスタ16のゲートへ接続しているノード48の充電を開始する。ゲート上の電圧レベルがゲートスレッシュホールド電圧より高くなると、MOSパワートランジスタ16はターンオンする。好適実施例においては、ノード48における電圧レベルは、MOSパワートランジスタ16が完全にオンすることを確保するために、供給電圧即ち電源電圧38よりも約10V高いレベルへ駆動される。

0012

第一ゲート駆動回路12は、好適には、各クロックサイクルにおいて大量の電荷を転送し、従ってMOSパワートランジスタ16の高速ターンオン動作を与えるゲート駆動回路である。従って、第一ゲート駆動回路12内のコンデンサ40は、第二ゲート駆動回路14内のコンデンサ58よりも著しく大型である。又、好適実施例においては、第一ゲート駆動回路12は所定の時間の間のみ動作する。第一ゲート駆動回路12は、例えば、ライン24上のENABLE信号を高電圧状態から低電圧状態へ変化させることによってディスエーブル即ち動作不能状態とされる。

0013

図1を参照すると、第二ゲート駆動回路14が相補的トランジスタ50,52から構成されており、これらの相補的トランジスタもCMOSインバータを形成している。NANDゲート28からの出力54が高状態であると、トランジスタ50はオフ状態であり且つトランジスタ52はオン状態であって、ノード56は接地へプルされる。出力54が低状態であると、トランジスタ50はオン状態であり且つトランジスタ52はオフ状態であって、ノード56は供給電圧即ち電源電圧38へプルされる。

0014

第二ゲート駆動回路14もコンデンサ58と二個のダイオード62,64とを有している。ダイオード62,64は調整された電源電圧Vreg へ接続されている。第二ゲート駆動回路14は、第一ゲート駆動回路12と同一の態様で動作し、供給電圧即ち電源電圧38より約10V高い電圧をノード48において発生する。ダイオード46及び64は、コンデンサ40及び58をノード48から分離させ且つ互いに分離させるべく作用する。

0015

好適実施例においては、第二ゲート駆動回路14は、MOSパワートランジスタ16のゲートに対して連続的な駆動を与え、且つ主に、そのゲートからのリークに打勝つことによりMOSパワートランジスタ16をターンオン状態に維持するために使用される。従って、トランジスタ50,52及びコンデンサ58は、パワートランジスタ16のゲートからのリークに打勝つのに充分なだけのエネルギを供給する態様に選択されており、MOSパワートランジスタがターンオンされる場合の電流消費を最小としている。

0016

最後に、コンデンサ67,69はMOSパワートランジスタ16に存在する内在的容量及び浮遊容量を表わしており、且つブロック65はMOSパワートランジスタ16を接地へスイッチング動作する手段を表わしている。出力ドライバ回路動作期間中に、種々の時間期間の間MOSパワートランジスタをターンオフさせることが望まれる場合がある。ライン22上のCRTL信号はブロック65において使用されて、MOSパワートランジスタをオン状態とすべきか又はオフ状態とすべきかを表わす。ブロック65は、MOSパワートランジスタ16のゲートを接地へ迅速に接続させるスイッチング手段から構成されており、その場合にMOSパワートランジスタ16を迅速にターンオフさせる。

0017

従って、クロック18からの信号は、ノード36及び56を接地へ次いで電源電圧へ交互に駆動することによって電荷のポンプ動作を行なうことを可能としている。CRTL信号は、MOSパワートランジスタがオンさせるべきであるか又はオフされるべきであるか否かを表わすために使用され、且つNANDゲート26,28を介してゲート駆動回路12,14をイネーブルさせる。ENABEL信号は、第一ゲート駆動回路12をイネーブルさせ且つディスエーブルさせるために使用される。第一ゲート駆動回路12は、MOSパワートランジスタ16が最初にターンオンさせる場合にイネーブルされ、且つノード48が所望のレベルへ充電されることを許容するのに充分な時間の後にディスエーブルされる。

0018

図2は本発明の別の実施例に基づいて構成されたMOSパワートランジスタ駆動回路を示した概略図である。図2の回路はNMOS技術を使用して実現されている。この回路は、制御回路66と、第一ゲート駆動回路68と、第二ゲート駆動回路70と、MOSパワートランジスタ72とから構成されている。オシレータ乃至はクロック74が信号76を発生する。信号76は、ライン78,80上の入力信号CTRL及びENABELと共に、制御回路66内に入る。

0019

制御回路66は二個のANDゲート82,84から構成されている。信号76及び入力信号78はANDゲート82,84の両方へ入力される。入力信号78は、MOSパワートランジスタ72がターンオンされるべきであるか否かを表わすために使用される。入力信号80は、ANDゲート84のみへ入力され、第一ゲート駆動回路68をイネーブルさせ且つディスエーブルさせるために使用される。入力信号80は、例えば、低電圧状態から高電圧状態へ状態変化することにより第一ゲート駆動回路68をイネーブルさせる。

0020

第一ゲート駆動回路68は、トランジスタ86と、抵抗要素88と、コンデンサ90と、二個のダイオード96,98とから構成されている。ダイオード96,98は調整された供給電圧即ち電源電圧Vreg へ接続されており、その調整された電源電圧は上述した如く電源電圧から派生させることが可能である。抵抗要素88は、例えば、抵抗又はデプリションモードNチャンネル装置により実現することが可能である。

0021

第一ゲート駆動回路68は、図1における第一ゲート駆動回路12と類似した態様で動作する。ANDゲート84から出力92が高状態である場合には、トランジスタ86がターンオンし且つコンデンサ90が充電される。クロック18が状態を変化すると、ANDゲート84からの出力92が低状態へ移行し、トランジスタ86がターンオフし、且つコンデンサ90内に格納された電荷がMOSパワートランジスタ72のゲートへ転送される。このパターンは出力18からの各サイクルと共に繰返し行なわれる。

0022

ノード94における電圧レベルがVreg −ダイオード96上の順方向電圧降下と等しいレベルを超えて上昇すると、ダイオード96がターンオフし、その際にノード94を供給電圧即ち電源電圧から分離させる。ノード94における電圧レベルがノード100における電圧レベルよりも大きくなると、ダイオード98がターンオンし且つMOSパワートランジスタ72のゲートへ接続されたノード100の充電を開始する。MOSパワートランジスタ72は、ゲート上の電圧レベルがゲートスレッシュホールド電圧よりも一層高くなると、ターンオンする。

0023

好適実施例においては、第一ゲート駆動回路68は、各クロックサイクルにおいて大きな量の電荷を転送し、従ってMOSパワートランジスタ72の高速ターンオンを与える。従って、第一ゲート駆動回路68内のコンデンサ90は第二ゲート駆動回路70におけるコンデンサ106よりも一層大型であり、且つ第一ゲート駆動回路68における抵抗要素88は抵抗要素104よりも一層小型である。また、第一ゲート駆動回路68は、好適には、MOSパワートランジスタ72がターンオンされる短い期間中の間のみ動作する。所定の時間の後に、第一ゲート駆動回路68は、例えば、ライン80上のENABLE信号が高電圧状態から低電圧状態へ移行することによってディスエーブルされる。

0024

図2を参照すると、第二ゲート駆動回路70は、更に、トランジスタ102と抵抗要素104と、コンデンサ106と、二個のダイオード112,114とを有している。ダイオード112,114は調整された供給電圧即ち電源電圧Vreg へ接続している。抵抗要素104は、例えば、抵抗又はデプリションモードNチャンネル装置により実現することが可能である。図1の場合における如く、第二ゲート駆動回路70は第一ゲート駆動回路68と同一の態様で動作する。

0025

好適実施例においては第二ゲート駆動回路70は、MOSパワートランジスタ72のゲートへ連続的な駆動を与え、且つ主に、駆動回路内のリークに打勝つことによりMOSパワートランジスタ72をターンオン状態に維持するために使用される。従って、トランジスタ102、抵抗要素104、コンデンサ106は、出力におけるリークに打勝つのに充分なだけのエネルギを供給し且つMOSパワートランジスタ72がターンオンしている場合の電流消費を最小とするように選択される。

0026

最後に、コンデンサ117,119はMOSパワートランジスタ76内に存在する内在的容量及び浮遊容量を表わしており且つブロック115は、MOSパワートランジスタ76を接地へスイッチングさせる手段を表わしている。スイッチングブロック115は、図1に関して説明したブロック65と同一である。

0027

図3aを参照すると、MOSパワートランジスタを駆動する従来の駆動回路における信号の間のタイミングシーケンスを示したタイミング線図が示されている。当該技術分野において公知の如く、従来技術の回路は、単一のゲート駆動回路のみを有している。オシレータ乃至はクロック信号116が、ライン118上のCTRL信号と共に示されている。MOSパワートランジスタのゲートにおける電圧レベルはダイヤグラム120により示されている。理解される如く、電圧レベルVG がその最大値であって且つMOSパワートランジスタを完全にターンオンさせるのに必要なレベルに到達するのに数回のクロックサイクルを必要としている。

0028

図3bは、本発明に基づいてMOSパワートランジスタを駆動する好適な駆動回路における信号の間のタイミングシーケンスを示したタイミング線図を示している。オシレータ乃至はクロック信号122が、CTRL信号124と共に示されている。ENABLE信号がライン126で示されている。上述した如く、信号126は、MOSパワートランジスタを迅速にターンオンさせるために使用される高速ゲート駆動回路をイネーブルさせるために使用されている。高速ゲート駆動回路は、信号126が低状態へ移行することによって示される如く所定時間の後にディスエーブルされる。

0029

好適実施例における高速ゲート駆動回路の一つを使用することによって、MOSパワートランジスタのゲートにおける電圧レベルはその最大値であって且つ従来技術によって以前に到達していたものよりも一層早く所要のレベルに到達する。このことは、図3bにおいてVG で示した信号128により示されている。ノード48及び100は、常に、供給電圧即ち電源電圧に等しいレベルの電圧を有しているので、MOSパワートランジスタの充電は供給電圧即ち電源電圧で開始する。

0030

本発明は、MOSパワートランジスタをターンオン状態に維持するのに必要な電流を最小としながら、MOSパワートランジスタを迅速にターンオンさせることを可能とする二重ゲート駆動回路構成を使用している。これは、MOSパワートランジスタのゲートを迅速に充電させるために一方のゲート駆動回路を使用し、次いで迅速ゲート駆動回路をディスエーブルさせることにより達成される。迅速ゲート自動回路は高電流を必要とするが、その高電流は短い時間の間のみ必要とされるに過ぎない。第二ゲート駆動回路は、MOSパワートランジスタのゲートに対して連続的な駆動を与え、且つ主に、ゲートからのリークに打勝つことによりMOSパワートランジスタを完全にオン状態に維持するために使用される。このことは、MOSパワートランジスタに対して高速のターンオンの利点を与えると共に、ゲート電圧を維持するために使用されるゲート駆動回路に対する電流要求を低減させている。

0031

以上、本発明の具体的実施の態様について詳細に説明したが、本発明は、これら具体例にのみ限定されるべきものではなく、本発明の技術的範囲を逸脱することなしに種々の変形が可能であることは勿論である。

図面の簡単な説明

0032

図1本発明の好適実施例に基づいて構成されたMOSパワートランジスタ駆動回路を示した概略図。
図2本発明の別の実施例に基づいて構成されたMOSパワートランジスタ駆動回路を示した概略図。
図3a MOSパワートランジスタを駆動する従来の駆動回路における信号の間のタイミングシーケンスを示したタイミング線図。
図3b 本発明に基づいて構成されたMOSパワートランジスタ駆動回路における信号の間のタイミングシーケンスを示したタイミング線図。

--

0033

10制御回路
12 第一ゲート駆動回路
14 第二ゲート駆動回路
16MOSパワートランジスタ
18オシレータ(クロック)
26,28NANDゲート
30,32相補的トランジスタ(CMOSインバータ)
38供給電圧(電源電圧)
40コンデンサ
44,46 ダイオード

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 株式会社ジェイテクトの「 電源回路及び電源装置」が 公開されました。( 2020/10/08)

    【課題】消費電力の増大を抑えられる電源回路及び電源装置を提供する。【解決手段】PMOS1は、車載電源50と給電対象との間で、給電対象に対して給電する給電状態と給電対象に対する給電を遮断する遮断状態とを... 詳細

  • 住友電装株式会社の「 給電制御装置、開放検知方法及びコンピュータプログラム」が 公開されました。( 2020/10/08)

    【課題】2つのスイッチそれぞれについて開放を検知することができる給電制御装置、開放検知方法及びコンピュータプログラムを提供することにある。【解決手段】給電制御装置10の第1直列回路6では、第1スイッチ... 詳細

  • 住友電装株式会社の「 給電制御装置」が 公開されました。( 2020/10/08)

    【課題】2つのトランジスタ中の一方のトランジスタにおいて短絡故障が発生した場合であっても、他方のトランジスタをオンに維持することができる給電制御装置を提供する。【解決手段】給電制御装置では、共通の給電... 詳細

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ