図面 (/)

技術 バイポーラ型半導体装置

出願人 株式会社東芝
発明者 宍戸徳彦本名勝
出願日 1992年9月4日 (26年11ヶ月経過) 出願番号 1992-236583
公開日 1994年3月25日 (25年4ヶ月経過) 公開番号 1994-084931
状態 未査定
技術分野 バイポーラトランジスタ
主要キーワード P型分離領域 コレクタ接点 接地基準 接地用コンタクト バイポ コレクタ出力 島領域 静電破壊耐量
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(1994年3月25日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (9)

目的

素子を追加することなくまた素子面積を大きくしないで、静電破壊耐量を向上するバイポ−ラ型半導体装置を提供する点。

構成

縦型トランジスタのベ−ス11と同一構造領域13をコレクタ接点10を境にして前記縦型トランジスタのベ−ス11とほぼ等距離の前記半導体層に、縦型トランジスタを囲んで形成して静電破壊耐量を向上する。

概要

背景

多くの分野で利用されているバイポ−ラ型半導体装置では、図1の等価回路図及び図2の断面図に示すように、バイポ−ラトランジスタ1のコレクタ2と接地間に保護ダイオード3を設ける型もある。即ち図2に明らかなように、P型半導体基板4の表面には、選択的にN+埋込層5を形成後、いわゆるエピタキシャル層即ちN- 型の半導体層6を被覆する。このN- 半導体層6の表面付近には、選択酸化膜7を形成し更に、その一部に形成する窓8を介してP+ の分離領域9を形成して複数の島領域を設ける。

島領域にバイポ−ラNPNトランジスタを形成するために、選択酸化膜7部分を除去してN+埋込層5に接続するディ−プN+ 層即ちコレクタ接点10を設ける外に、ベ−ス11ならびにエミッタ12を形成してバイポ−ラトランジスタ1を完成する。図2に示すように、他の島領域には、P+ 層13を形成してダイオ−ドとして機能させると共に、図1にあるようにバイポ−ラトランジスタのエミッタ12及びコレクタ接点10と電気的に並列に接続する。

概要

素子を追加することなくまた素子面積を大きくしないで、静電破壊耐量を向上するバイポ−ラ型半導体装置を提供する点。

縦型トランジスタのベ−ス11と同一構造領域13をコレクタ接点10を境にして前記縦型トランジスタのベ−ス11とほぼ等距離の前記半導体層に、縦型トランジスタを囲んで形成して静電破壊耐量を向上する。

目的

本発明は、このような事情により成されたもので、特に素子を追加することなくまた素子面積を大きくしないで、静電破壊耐量を向上するバイポ−ラ型半導体装置を提供することを目的とする。

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

第1導電型半導体層と,この半導体層に選択的に設ける分離領域と,この分離領域により形成する島領域と,この島領域に設ける縦型トランジスタと,この縦型トランジスタのコレクタ接点及びベ−スと,このコレクタ接点を境にして前記縦型トランジスタのベ−ス間の距離とほぼ等としい位置の前記半導体層部分に形成するベ−スと同一構造領域を具備することを特徴とするバイポ−ラ型半導体装置

技術分野

0001

本発明は、バイポ−ラ型半導体装置に係わり特に、バイポ−ラトランジスタ静電破壊防止に好適する。

背景技術

0002

多くの分野で利用されているバイポ−ラ型半導体装置では、図1等価回路図及び図2の断面図に示すように、バイポ−ラトランジスタ1のコレクタ2と接地間に保護ダイオード3を設ける型もある。即ち図2に明らかなように、P型半導体基板4の表面には、選択的にN+埋込層5を形成後、いわゆるエピタキシャル層即ちN- 型の半導体層6を被覆する。このN- 半導体層6の表面付近には、選択酸化膜7を形成し更に、その一部に形成する窓8を介してP+ の分離領域9を形成して複数の島領域を設ける。

0003

島領域にバイポ−ラNPNトランジスタを形成するために、選択酸化膜7部分を除去してN+埋込層5に接続するディ−プN+ 層即ちコレクタ接点10を設ける外に、ベ−ス11ならびにエミッタ12を形成してバイポ−ラトランジスタ1を完成する。図2に示すように、他の島領域には、P+ 層13を形成してダイオ−ドとして機能させると共に、図1にあるようにバイポ−ラトランジスタのエミッタ12及びコレクタ接点10と電気的に並列に接続する。

発明が解決しようとする課題

0004

バイポ−ラ半導体装置では、バイポ−ラトランジスタと並列に保護ダイオ−ドを設置するのが通常であるが、NPNトランジスタのベ−スはpn接合を持ち、保護ダイオ−ドのアノ−ドはP型層だけであり,構造が違うので微細化に伴ってNPNトランジスタのベ−スエミッタ接合が浅くなり、サ−ジ印加に伴ってベ−スエミッタ間が破壊し易くなる。

0005

即ち、コレクタから出力する際接地電位を基準とするエミッタ基準電位をコレクタにプラスサ−ジとして印加すると、ベ−スコレクタ間が逆バイアスとなりベ−スのエッジ(Edge)部分に電界が集中する。この状態を図3にAとして記載する。 また、ベ−スエミッタ間の耐圧は、約8Vと低いためにサ−ジは、エミッタに流れようとするが、エミッタのXj が浅いためにベ−スのエッジ部分に集中した電界がエミッタのエッジ部分にも集中して、保護ダイオ−ドのアノ−ドカソ−ド接合部より先にベ−スエミッタ接合を破壊し、この様子を図3に示す。

0006

サ−ジがエミッタに流れず接地(半導体基板)に抜かせるには、素子周り接地用コンタクトを設けなければならず、ひいては素子間の距離を長くしなければならない。

0007

本発明は、このような事情により成されたもので、特に素子を追加することなくまた素子面積を大きくしないで、静電破壊耐量を向上するバイポ−ラ型半導体装置を提供することを目的とする。

課題を解決するための手段

0008

第1導電型の半導体層と,この半導体層に選択的に設ける分離領域と,この分離領域により形成する島領域と,この島領域に設ける縦型トランジスタと,この縦型トランジスタのコレクタ接点及びベ−スと,このコレクタ接点を境にして前記縦型トランジスタのベ−ス間の距離とほぼ等としい位置の前記半導体層部分に形成するベ−スと同一構造領域とに本発明に係わるバイポ−ラ型半導体装置の特徴がある。

0009

本発明に係わるバイポ−ラ型半導体装置では、縦型トランジスタのベ−スと同一構造領域をコレクタ接点を境にして前記縦型トランジスタのベ−スとほぼ等距離の前記半導体層に形成して静電破壊耐量を向上する。

0010

本発明の実施例を工程別に示した図4乃至図8の断面図を参照して説明する。図4に明らかにするようにBを1013/cc程度含有するP型の半導体基板4の表面から内部に向けて、約1020/ccのSbを選択的に拡散してN+埋込層5を形成後、いわゆるエピタキシャル層即ちN- 型の半導体層6を被覆する。半導体層6は、Pを1015〜16/cc位含んでおり、N+ 埋込層5を選択的に形成するのは後述する島領域に対応するためである。

0011

N+埋込層5に対応するN- 型の半導体層6には、公知のフォトリソグラフィ(Photo Lithography) 工程を利用して形成する開口を介してN+ 埋込層5に接続するディ−プN+ 層即ちコレクタ接点10を形成する(図4参照)。

0012

次に窒化珪素層を利用するマスクを利用する常法によって、N-半導体層6の表面付近には、選択酸化膜7を形成し、更にその一部にフォトリソグラフィ工程により窓8(図2参照)を設置する。この窓8を介してP型分離領域9を形成して複数の島領域を設ける。なお、分離領域9における濃度は、ほぼ1020/ccのBを含有する。

0013

島領域にバイポ−ラトランジスタ1を形成するには、従来技術と同様な手段により形成するので図示せず説明に止める。選択酸化膜7部分をフォトリソグラフィ工程により溶除して形成する窓を利用して、ベ−ス11ならびにエミッタ12を形成して完成する。ベ−ス11の濃度は、約1017〜18/ccのBであり、エミッタ12の濃度は、約1021/ccのAsで構成する。

0014

本発明では、ベ−ス11と同一構造領域13を設置するのが特徴である(図6参照)。即ち、図5に示すようにコレクタ接点10を境としてベ−ス11までの距離Aとほぼ等しい位置のN-半導体層6部分に形成する。従って同一構造領域13には、Bが1017〜18/cc程度含まれる。なおベース11と同一構造領域13は、NPNトランジスタを囲んで形成する。

0015

同一構造領域13の形成に際しての選択酸化膜7部分のパタニング工程には、当然フォトリソグラフィ技術を利用しており、分離領域9と半導体層6に跨がった開口Bを図5に示すようにレジスト15に形成し、これを介してボロンBを拡散する。この時バイポ−ラトランジスタ1のベ−ス用開口Cも設置して、ベース11ならびにベース11と同一構造領域13を同時に形成する。なお図5には、ケ−ト酸化膜16を記載した。

0016

その後、選択酸化膜7に形成する開口に、導電性金属例えばAl−Si、Al−Si−CuなどのAl合金から成る電極17を形成して図6断面構造のバイポ−ラ型半導体装置が完成する。

0017

図7には、他の実施例としてP型半導体層6を形成する例を示す。この例では、Bを1013/cc程度含有するP型の半導体基板4表面から内部に向けて、約1020/ccのSbを選択的に拡散してN+埋込層5を形成後、いわゆるエピタキシャル層即ちP型の半導体層6を被覆する。

0018

このP型半導体層6には、Pを1015〜16/cc位含んだNウエル層18を設け、ここに縦型NPNトランジスタ1を形成する。

0019

N+埋込層5に対応するNウエル領域18には、公知のフォトリソグラフィ技術を利用してパタ−ニングして開口を設け、これを利用してN+ 埋込層5に接続するディ−プN+ 層即ちコレクタ接点10を形成する。

0020

次に窒化珪素層を利用するマスクを利用して、Nウエル領域18の表面付近には、選択酸化膜7を形成し、更にその一部にフォトリソグラフィ工程により窓を設置する。この窓を介してP+ の分離領域9を形成して複数の島領域を設ける。なお、分離領域9の濃度は、ほぼ1020/ccのBである。

0021

島領域にバイポ−ラトランジスタ1を形成するには、選択酸化膜7部分をフォトリソグラフィ工程により溶除して形成する窓を利用して、ベ−ス11ならびにエミッタ12を形成して完成する。Pベ−ス11の濃度は、約1017〜18/ccのBであり、エミッタ12の濃度は、約1021/ccのAsである。

0022

本発明では、Pベ−ス11と同一構造領域13を設置するのが特徴であるので、コレクタ接点10を境としてPベ−ス11までの距離とほぼ等しいNウエル領域18の部分に形成する。従ってベース11と同一構造領域13には、Bが1017〜18/cc程度含まれる。なおベース11と同一構造領域13は、NPNトランジスタ1を囲んで形成する。

0023

ベース11と同一構造領域13の形成に際しての選択酸化膜7部分のパタ−ニング工程には、当然フォトリソグラフィ技術を利用しており、分離領域9とNウエル領域18に跨がった開口を形成し、これを介してBを拡散する。

0024

その後、選択酸化膜7に形成する開口には、導電性金属例えばAl−Si、Al−Si−CuなどのAl合金から成る電極17を形成して図7の断面図のバイポ−ラ型半導体装置が完成する。

発明の効果

0025

本発明に係わるバイポ−ラ型半導体装置のコレクタ出力において、接地基準に準ずるエミッタ基準によりコレクタ+サージが印加すると、NPNトランジスタのベ−スコレクタ接合部と、ベ−スと同一構造領域が形成されているために、両者に同一の電界が集中する。しかもベ−スと同一構造領域ならびに半導体基板が共通になっているために、サージがエミッタに抜けず接地に抜けるので、ベ−ス−エミッタ接合部の破壊が起きない。

0026

図8には、ベ−スと同一構造領域11によりベ−ス−エミッタ接合部に電界が集中しない様子を明らかにした。

図面の簡単な説明

0027

図1従来のバイポ−ラ型半導体装置の等価回路図である。
図2図1回路を備えるバイポ−ラ型半導体装置の断面図である。
図3図2のバイポ−ラ型半導体装置の問題点を明らかにする図である。
図4本発明に係わるバイポ−ラ型半導体装置の製造工程を示す断面図である。
図5図4に続く製造工程を示す断面図である。
図6図5に続く製造工程を示す断面図である。
図7他の実施例によるバイポ−ラ型半導体装置の断面図である。
図8本発明によるバイポ−ラ型半導体装置の効果を明らかにする断面図である。

--

0028

1:バイポ−ラトランジスタ、
2:コレクタ、
3:保護ダイオ−ド、
4:半導体基板、
5:N+埋込層、
6:エピタキャル層即ち半導体層、
7:選択酸化層
8:窓、
9:P+分離層
10:N+コレクタ接点
11:ベ−ス、
12:エミッタ、
13:ベ−スと同一構造領域
17:電極、
18:Nウエル領域。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ