図面 (/)

この項目の情報は公開日時点(1994年3月18日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (3)

目的

本発明は、テスト容易化が図られた半導体集積回路に関し、実際の動作モード時に不要となるピンの数を削減させる。

構成

動作モードにおいて電源ピンもしくはグラウンドピン並列的に所定の電位印加されるとともにテストモードにおいて電源ピンもしくはグラウンドピンとは切り離されてテスト用信号が入力もしくは出力される電源テストピンを備えた。

概要

背景

近年、半導体集積回路高集積化多機能化が進んでおり、それに伴って製造された半導体集積回路が正しく動作するか否かのテストを行なうのに多くの労力、コストが費やされている。

概要

本発明は、テスト容易化が図られた半導体集積回路に関し、実際の動作モード時に不要となるピンの数を削減させる。

動作モードにおいて電源ピンもしくはグラウンドピン並列的に所定の電位印加されるとともにテストモードにおいて電源ピンもしくはグラウンドピンとは切り離されてテスト用信号が入力もしくは出力される電源テストピンを備えた。

目的

本発明は、上記事情に鑑み、実際の動作モード時に不要となるピンの数を削減させた半導体集積回路を提供することを目的とする。

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

所定の回路動作を行なう動作モードとテスト用の回路動作を行なうテストモードとを切換えるモード切換ピンと、所定の電位印加される電源ピンもしくはグラウンドピンと、前記動作モードにおいて前記電源ピンもしくはグラウンドピンと並列的に前記所定の電位が印加されるとともに、前記テストモードにおいて前記電源ピンもしくはグラウンドピンとは切り離されてテスト用信号が入力もしくは出力される電源テストピンとを備えたことを特徴とする半導体集積回路

技術分野

0001

本発明は、テスト容易化が図られた半導体集積回路に関する。

背景技術

0002

近年、半導体集積回路の高集積化多機能化が進んでおり、それに伴って製造された半導体集積回路が正しく動作するか否かのテストを行なうのに多くの労力、コストが費やされている。

発明が解決しようとする課題

0003

このテストを行なうには、この半導体集積回路をテストモードに切換えるモード切換ピンのほか、外部からテスト用の信号を入力し、或はテスト用の信号をモニタするテスト用ピンが必要となる。このテスト用ピンはテストが終了した後の、この半導体集積回路を実際に使用する動作モードにおいては不要となり、このような実際の動作モードにおいて不要となるピンが多いとパッケージの小型化が困難となるという問題がある。

0004

本発明は、上記事情に鑑み、実際の動作モード時に不要となるピンの数を削減させた半導体集積回路を提供することを目的とする。

課題を解決するための手段

0005

上記目的を達成する本発明の半導体集積回路は、所定の回路動作を行なう動作モードとテスト用の回路動作を行なうテストモードとを切換えるモード切換ピンと、所定の電位印加される電源ピンもしくはグラウンドピンと、前記動作モードにおいて前記電源ピンもしくはグラウンドピンと並列的に前記所定の電位が印加されるとともに、前記テストモードにおいて前記電源ピンもしくはグラウンドピンとは切り離されてテスト用信号が入力もしくは出力される電源テストピンとを備えたことを特徴とするものである。

0006

従来、電源ピンやグラウンドピン以外の、通常の動作モード時に信号入力ピンもしくは信号出力ピンとして用いられるピンを、テストモード時にテスト用ピンとして用いる例はあるが、それだけでは足らずテスト専用ピンを備えることも多い。ここで電源ピンやグラウンドピンはその半導体集積回路に所定の電位を安定的に印加するために必要な本数だけ備えられるものであり、従ってこれをテストモード時にテスト用ピンとして用いるという考えは従来存在しなかった。ところが電源ピンやグラウンドピンが所定の本数だけ必要とされるのは所定の回路動作速度を維持するためであり、テスト時にその動作速度を下げてテストを行なえば、電源ピンやグラウンドピンは備えられた所定の本数よりも少ない本数で済む場合がほとんどである。本発明はこの点に想到することにより完成されたものである。即ち、本発明の半導体集積回路は、上記電源/テストピンを備えたため、通常の動作モード時には所定の回路動作速度を維持するに必要な本数の電源ピンもしくはグラウンドピンが確保されるとともに、テスト時にはそのうちの少なくとも一本をテスト用ピンとして用い、これにより通常の動作モードには不要となるテスト専用ピンの本数が削減される。

0007

以下、本発明の実施例について説明する。図1は、本発明の半導体集積回路に備えられたピンのうち、本発明に関連するピンを模式的に示した図、図2は、半導体集積回路内の、本発明にいう電源/テストピンに接続された切換回路の一例を示した図である。

0008

図1に示す半導体集積回路10には通常の動作モードとテストモードとを切換えるためのモード切換ピン12と、電源電圧DDが印加される電源ピン14と、動作モード時には電源電圧VDDが印加されるとともにテストモード時にはテスト用信号TINが入力される電源/テストピン16が備えられている。尚、半導体集積回路10には、これらのピン12,14,16のほか、グラウンドピンや多数の信号入力ピン、信号出力ピン等が備えられているが、ここでは省略する。モード切換ピン12からは通常の動作モード時にはφ=Hレベル、テストモード時にはφ=Lレベルとなる切換信号φが入力される。

0009

モード切換ピン12から通常の動作モードを表わすφ=Hレベルの信号が入力され、これとともに電源/テストピン16から電源電圧VDDが印加されると、この電源電圧VDDは、図2に示すように、保護回路20を経由し、スイッチ回路22を経由して電源ライン24に印加される。尚、この図2に示すφ*は切換信号φの論理反転された信号である。この電源ライン24には、電源ピン14も接続されており、この電源ピン14からも電源電圧VDDが印加される。このようにして通常の動作モード時には、所定の本数の電源ピンから電源電圧VDDが並列的に印加され、所定の回路動作速度が確保される。

0010

一方、モード切換ピン12からテストモードを表わすφ=Lレベルの信号が入力されると、スイッチ回路22が遮断されるとともにゲート回路26が開き、電源/テストピン16から入力されたテスト用信号TINが、ゲート回路26を経由して内部回路へ導入され、これにより所期のテストが行なわれる。このように上記実施例では通常の動作モードにおける電源ピンをテストモード時にテスト信号入力用ピンとして用いるようにしたため、ピンの本数が削減される。

0011

尚、図2に示す回路構成は一例に過ぎず、種々の回路構成により電源ピンとテストピンとを兼ねるように構成してもよい。また、上記実施例は電源ピンとテスト信号入力用ピンとを兼ねる構成を備えたものであるが、電源ピンに代えグラウンドピンを用いてもよく、テスト信号入力用ピンに代えテスト信号出力用ピンを電源ピンないしグラウンドピンと兼用させてもよい。

発明の効果

0012

以上説明したように、本発明の半導体集積回路は、動作モードにおいて電源ピンもしくはグラウンドピンと並列的に所定の電位が印加されるとともにテストモードにおいて電源ピンもしくはグラウンドピンとは切り離されてテスト用信号が入力もしくは出力される電源/テストピンとを備えたため、通常の動作モードにおける回路動作速度を低下させることなく、ピン数が削減される。

図面の簡単な説明

0013

図1本発明の半導体集積回路に備えられたピンのうち、本発明に関連するピンを模式的に示した図である。
図2本発明にいう電源/テストピンに接続された切換回路の一例を示した図である。

--

0014

10半導体集積回路
12 モード切換ピン
14電源ピン
16電源/テストピン

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ