大貫達也 さんに関する公開一覧

一部、同姓同名の別人の方の出願情報が表示される場合がございます。ご了承くださいませ。

検索結果:1~7件を表示(7件中) 1/1ページ目

  1. 【課題】高集積化が可能な半導体装置を提供する。【解決手段】プラグ、2つの容量素子、および1つの酸化物半導体を共有する2つのトランジスタ、を有する半導体装置であり、各トランジスタは、酸化物半導体上のゲート絶縁体とゲート電極からなる積層体と、ゲート電極の側面に接して設けられた絶縁体を有する。プラグは、2つのゲート電極との間の領域に、各ゲート電極側面に接して設けられた絶縁体...

    半導体装置、および半導体装置の作製方法

  2. 技術 記憶装置

    【課題・解決手段】消費電力が低減された記憶装置を提供する。複数のメモリセルと、プリチャージ回路と、ラッチ回路と、ビット線対と、ローカルビット線対を有する記憶装置である。プリチャージ回路はローカルビット線対にプリチャージ電圧を与える機能を有する。複数のメモリセルはローカルビット線対に接続される。ラッチ回路はローカルビット線対に接続される。ラッチ回路は、スタンバイ状態にお...

    記憶装置

  3. 【課題】新規な回路構成のメモリストリングを備える記憶装置を提供する。【解決手段】ビット線とソース線間に、第1トランジスタ、第1乃至第N(Nは2以上の整数)書込みトランジスタが直列に電気的に接続され、かつ、第2トランジスタ、第1乃至第N読出しトランジスタ、および第3トランジスタが直列に電気的に接続されている。第h(hは1乃至Nの整数)書込みトランジスタのゲートは第h書込...

    記憶装置、及びその動作方法

  4. 技術 記憶装置

    【課題】メモリセルの面積を縮小化し、単位面積あたりの記憶容量を高めることができる記憶装置を提供する。或いは、データの読み出しの精度を高めることができる記憶装置を提供する。【解決手段】第1のトランジスタと、第2のトランジスタと、容量素子と、をセルに有し、第1のトランジスタは、容量素子の第1の電極への第1の信号の供給を制御する機能を有し、第2のトランジスタは、容量素子の第...

    記憶装置

  5. 【課題】微細化に適した半導体装置を提供すること。【解決手段】第1のトランジスタと、第1のトランジスタの上方に位置する第2のトランジスタと、第1のトランジスタと第2のトランジスタとの間に位置するバリア層と、第1のトランジスタとバリア層との間に位置する第1の電極と、バリア層と第2のトランジスタとの間に位置し、バリア層を挟んで第1の電極と重畳する第2の電極と、を備える構成と...

    半導体装置

  6. 【課題】素子の微細化を進めてもデータの保持に必要な保持容量を確保できる、新規な構成の半導体装置を提供する。【解決手段】容量素子を構成する電極をトランジスタのゲートとなる電極と、ソースおよびドレインとなる電極と、同層に設けられた電極で構成する。そして、トランジスタのゲートとなる電極を設ける層と、複数のメモリ間のトランジスタのゲートを接続する配線層と、を別の層に設ける構成...

    半導体装置

  7. 技術 記憶装置

    【課題】データの読出し時間が短縮された記憶装置を提供する。【解決手段】ビット線が階層化され、グローバルビット線あたり、第1乃至第M(Mは2以上の整数)以上のローカルビット線が設けられている。グローバルビット線には第1乃至第M回路が電気的に接続されている。第k(kは1乃至Mの整数)回路は第1トランジスタ、バッファアンプを有する。第1トランジスタは、第kローカルビット線と...

    記憶装置