回路情報 に関する公開一覧

回路情報」に該当した技術の詳細情報一覧です。あらゆる文献や技術を元に、価値のある「回路情報」の詳細情報や、「回路情報」を活用可能な分野・領域の探索など、目的にあった情報を見つける事ができます。 「回路情報」の意味・用法はこちら

1〜20件を表示(2,448件中)1/123ページ目

  1. 【課題】プログラマブル回路を用いて複数種類の処理を行う場合における、スループットを向上させる。【解決手段】信号処理装置100において、プログラマブル回路101を第1の処理の回路設定から第2の処理の回路設定に切り替えるためのコンフィグレーション情報及びプログラマブル回路における処理単位のALU102の接続関係の上流側のALUの処理データが、下流側のALUの出力となるまで...

    情報処理装置及びその制御方法法及びプログラム

  2. 【課題】回路設計の所要時間を短縮化することが可能な機械学習装置を得ること。【解決手段】機械学習装置20は、設計済みの集積回路である設計済回路をハードウェア記述言語で記述した第1の回路に含まれるロジックコーンである第1のロジックコーンの回路情報および第1のロジックコーンの論理段数と、第1の回路に対して論理合成を含む処理を実行して得られるデータで表される第2の回路に含まれ...

    機械学習装置、設計支援装置、機械学習方法および設計支援方法

  3. 【課題】修正と修正結果の適正性確認の繰り返しを避けることができ、時間短縮と人為的ミスの発生を防止することが可能な回路適正化装置を提供する。【解決手段】設計すべき回路の仕様情報に基づき作成された回路情報と、前記回路の機能検証に用いる制約情報と、前記回路をカスタマイズさせる方向性を示すカスタマイズ方向性情報とが与えられ、これらの情報に基づき前記カスタマイズ方向性情報の方向...

    回路適正化装置及び回路適正化方法

  4. 【課題】消費電力に対する影響が大きいグリッチ発生源を特定する。【解決手段】一実施形態の回路設計支援方法は、回路に対するサイクルベース論理シミュレーションの実行により得られた第1動作情報を上記回路内で確率伝搬し、第1確定動作情報を生成することと、上記回路から複数のグリッチ発生源を抽出することと、上記第1動作情報に基づき、上記複数のグリッチ発生源のうちの1つについてグリッ...

    回路設計支援方法、及び回路設計支援プログラム

  5. 【課題】信号処理回路に回路情報を高速に実装する技術を提供する。【解決手段】第1SPIインターフェースと、揮発性の内部メモリとを備え、信号処理回路と、不揮発性メモリと、疑似SPIインターフェースを有するプロセッサと、を備える光トランシーバ100の制御方法であって、回路情報の先頭に付加される書き込みコマンドが格納された不揮発性メモリをスレーブとして選択し、プロセッサから疑...

    光トランシーバおよびその制御方法

  6. 【課題・解決手段】電子的設計の検証コマンドを翻訳するコンピュータ実装される方法は、電子的設計を受信するステップと、少なくとも1つの間接分岐貢献ステートメントを有し、少なくとも1つの仕様データベースに記憶された少なくとも1つの仕様パラメータ、少なくとも1つの仕様データベースに記憶された少なくとも1つの刺激パラメータ、及び少なくとも1つの仕様データベースに記憶された少なく...

    電子的設計の検証コマンドの翻訳のコンピュータ実装されるシステム及び方法

  7. 【課題】故障検出率の向上を図ることが可能な半導体装置を提供する。【解決手段】半導体装置100は、回路ブロックLGC1と、信号線CLを介して回路ブロックLGC1から信号が供給される回路ブロックLGC2と、マルチサイクルテストのキャプチャ動作において、信号線CL2における信号の論理値を遷移させる遷移期間を特定する遷移制御部200とを備える。

    半導体装置および半導体装置の設計方法

  8. 【課題】接続された機器から取得されるデータの処理に全て第2制御手段が用いられる場合に比べて、第2制御手段により行われる他の処理が妨げられることを抑制する。【解決手段】機器から取得されるデータを処理し、機器の動作を制御する第1制御手段を有する第1集積回路と、第1制御手段よりもデータの処理速度が速い第2制御手段を有する第2集積回路と、機器と接続可能な第1接続手段を有する第...

    情報処理装置および半導体装置

  9. 【課題】内部回路が書き換え可能なPDLは、内部回路の書き換え中に、出力が不定又はデバイス特有の値となる。そのため、PDLの内部回路を書き換えている間は、後段に接続した周辺回路が正常に動作しなくなる可能性がある。【解決手段】本発明の出力制御装置は、PDLの出力側にセレクタを設けることにより、内部回路を書き換えている間であっても、一定の固定値を出力することができる。これに...

    出力制御装置及び出力制御装置の制御方法

  10. 【課題】冗長構成による判定を低コストに実現できる電子制御装置を提供する。【解決手段】電子制御装置は、処理制御部と情報取得部とを備え、情報取得部は、外界の情報を収集して処理制御部に転送し、処理制御部は、第1プロセッサと第2プロセッサと記憶部とを備え、処理制御部は、第1プロセッサと第2プロセッサとを用いて非冗長処理を実行する非冗長処理構成による演算処理と、第1プロセッサと...

    電子制御装置、制御方法

  11. 【課題】本発明の課題は、回路設計時にPLDの内部抵抗と外部抵抗の整合性チェックを可能とすることを目的とする。【解決手段】上記課題は、プルアップ抵抗又はプルダウン抵抗が必要な、第1回路と第2回路を含む検証対象となる回路のうち、前記第1回路の第1抵抗がプルアップ抵抗又はプルダウン抵抗であることを規定する第1対応関係と、前記第2回路の第2抵抗がプルアップ抵抗又はプルダウン抵...

    プルアップ/プルダウン抵抗検証プログラム、プルアップ/プルダウン抵抗検証方法、及び情報処理装置

  12. 【課題】PUFを用いた製品のハードウェアセキュリティ機能を向上させることができる監視装置を提供する。【解決手段】分散型台帳システムを構成する監視システム1に含まれ、監視対象機器22aを監視する監視装置10aは、監視対象機器22aに所定のPUF回路を形成するための回路情報を配信する回路情報配信部と、回路情報を配信した監視対象機器22aに向けて所定のチャレンジ値を送信する...

    情報処理装置、情報処理方法及びプログラム

  13. 【課題】従来の半導体装置では、BISTに関するテスト時間が増加してしまう問題がある。【解決手段】一実施の形態によれば、半導体装置は、サイズの異なる複数のメモリアレイと、複数のメモリアレイに対するテストパターンを出力するテストパターン生成回路と、メモリアレイ毎に設けられ、アクセスアドレスを変換するメモリインタフェース回路と、を有し、メモリインタフェース回路は、テストパタ...

    半導体装置、半導体装置のメモリテスト方法、テストパターン生成プログラム

  14. 【課題】再構成できる回路の規模を小さくし、かつ処理速度の低下を抑止する回路再構成装置、制御方法、及び制御プログラムを提供する。【解決手段】複数の領域2a、2bを有する、動的再構成可能回路2と、領域に回路情報に対応する回路を動的に再構成する、回路再構成手段3と、動的に再構成された回路が生成した中間情報を用いて、次に再構成される回路に対応する回路情報を選択し、当該回路が再...

    回路再構成装置、制御方法、及び制御プログラム

  15. 【課題】集積回路設計において、クロックラインの再収斂箇所を検知したのち、必要なタイミング制約を出力すること。【解決手段】設計支援装置は、回路に係る所定の入力データから制約を出力し、クロック信号が再収斂しているか検出する再収斂検出部と、クロック信号が再収斂していることが検出された場合、再収斂しているクロック信号それぞれが排他論理で構成されているかを検出する排他論理検出部...

    設計支援装置、設計支援方法、プログラム及び記憶媒体

  16. 【課題】PUFを用いた製品のハードウェアセキュリティ機能を向上させることができる監視装置を提供する。【解決手段】分散型台帳システムを構成する監視システム1に含まれ、監視対象機器22aを監視する監視装置10aは、監視対象機器22aに所定のPUF回路を形成するための回路情報を配信する回路情報配信部と、回路情報を配信した監視対象機器22aに向けて所定のチャレンジ値を送信する...

    監視装置、監視システム、情報処理装置、監視方法及びプログラム

  17. 【課題】マスタとメモリコントローラとの間にキャッシュが配置される場合でも、メモリコントローラによって受け付けられるアクセス要求の制御を可能とする。【解決手段】各マスタは、メモリ90に対して、リード要求及びライト要求を含むアクセス要求を発行する。キャッシュ75は、マスタが発行したライト要求をキャッシュする。中央バス制御システム50は、各マスタが発行するリード要求及びキャ...

    半導体装置、及びバスジェネレータ

  18. 【課題】半導体集積回路において、マルチビットFFの利用効率を向上させ、回路面積を縮小すること。【解決手段】半導体集積回路は、単一FF(フリップフロップ)セル、マルチビットFFセル及びダミーセルの組み合わせを含み、所定のビット数より大なるマルチビットFFセルを有し、前記マルチビットFFセルの使用されないビットが、ダミーFFセルとして使用される。

    半導体集積回路、半導体集積回路製造方法及び半導体設計支援装置

  19. 【課題】再構成する論理回路情報の書き込み領域を変更することができる。【解決手段】電子制御装置は、複数の論理回路を構成可能な再構成領域と、再構成領域に構成する論理回路を次々に決定し、決定した論理回路を示す回路指定情報を出力する制御処理部と、制御処理部が出力する回路指定情報を一時的に格納する命令記憶部と、命令記憶部に格納された回路指定情報が示す論理回路を書き込む再構成領域...

    電子制御装置

  20. 【課題】再構成可能回路装置の回路部の構成の更新を行うために必要な通信データ量を低減できるようにする。【解決手段】FPGA3を備える車載制御システム10において、FPGA3は、再構成可能な回路を有する回路部と、回路部の構成情報を記憶する回路SRAMとを有し、回路部の回路要素の変更部分に関する差分コマンドを取得する転送チェック部と、差分コマンドに基づいて、構成情報を更新す...

    電子制御システム

  1. 1
  2. 2
  3. 3
  4. 4
  5. 5
  6. 6
  7. ...
  8. 123