日立超エル・エス・アイ・エンジニアリング株式会社 に関する公開一覧

日立超エル・エス・アイ・エンジニアリング株式会社」に該当した技術の詳細情報一覧です。あらゆる文献や技術を元に、価値のある「日立超エル・エス・アイ・エンジニアリング株式会社」の詳細情報や、「日立超エル・エス・アイ・エンジニアリング株式会社」を活用可能な分野・領域の探索など、目的にあった情報を見つける事ができます。 「日立超エル・エス・アイ・エンジニアリング株式会社」の法人詳細ページはこちら

検索結果:1~10件を表示(10件中) 1/1ページ目

  1. 【課題】従来の磁気ディスク装置におけるAGCループ回路は、オフセットキャンセル回路の消費電流が増大するとともに、占有面積および発生する出力雑音も大きくなってしまうという問題点があった。【解決手段】磁気ヘッドにより読み出されて信号を増幅する読出し回路(54)と、可変利得アンプ(11)とローパスフィルタ(12)と後段アンプ(13)と利得制御電圧発生回路(14)とからなるA...

    磁気ディスク装置

  2. 【課題】短チャネル効果抑制に形成したパンチスルーストッパ層の増速拡散や再分布を低減し、逆短チャネル効果を抑制した半導体装置およびその製造方法を提供する。【解決手段】p導電型シリコン基板11内に形成したp導電型のパンチスルーストッパ層16の領域に、弗素の存在する領域17を設ける。【効果】高濃度ソース、ドレイン拡散層形成時にシリコン基板内に導入される過剰な欠陥に弗素が捕獲...

    半導体装置およびその製造方法

  3. 【課題】書き込み補償回路に設けられる固定遅延回路2に遅延時間制御用電流Iaを供給する電流源と可変遅延回路3に遅延時間制御用電流Ibを供給する電流源の出力電流値が異なってしまい、補正時間「0」の設定ができないという問題点がある。【解決手段】供給される電流値によって遅延時間が決定される固定遅延回路(2)および可変遅延回路(3)とこれらの遅延回路に制御用電流を供給する電流源...

    遅延時間制御回路および信号処理回路

  4. 【課題】従来のフラッシュメモリにおいては、複数の不良アドレスを設定可能に構成されているものの、使用の有無を示す情報がなかったため、すべての不良アドレス切換え回路を使い切っていないにもかかわらず一旦不良アドレスの救済を行なうと、その後ウェハベーク処理並びにリテンション不良検査にて不良が発見されたとしても救済の方法がないという問題点があった。【解決手段】不良アドレス切換え...

    半導体記憶装置

  5. 技術 記憶装置

    【課題】従来のメモリボードやメモリモジュールにおいては、リフレッシュモードに入る際に複数のDRAMに対してリフレッシュモードへ移行させるための制御信号を同時に与えるようになっていたため、複数のDRAMが一斉にリフレッシュモードに入り、一時的に大きな電流が流れ、電源ノイズが重複して発生することで特性が劣化するという問題点があった。【解決手段】入力された制御信号(RE,C...

    記憶装置

  6. 【課題】低電圧化に対しても、ワード線の昇圧なしでビット線の信号量を十分に確保することができる半導体記憶装置を提供する。【解決手段】複数のメモリセルなどからなるメモリセルアレイ、任意のメモリセルを選択するXデコーダおよびYデコーダ、選択されたメモリセルに対するデータの書き込みおよび読み出しの入出力制御回路などからなるDRAMであって、センスアンプをBSG回路構成とし、か...

    半導体記憶装置

  7. 【課題】SRAMを有する半導体集積回路装置の設計段階において、ソフトエラー対策用の電極パターンを設ける場合と設けない場合とで構造を変更する場合に、その変更に対して、柔軟に、かつ、迅速に対応する。【解決手段】α線ソフトエラー対策用のプレート電極18に接地電位を供給するための通路となる接続孔23bを、pウエル2に接地電位を供給するための引き出し領域3の直上方に配置した。

    半導体集積回路装置の製造方法および半導体集積回路装置

  8. 【課題・解決手段】電源電圧に対してダイナミック型メモリセルのアドルス選択MOSFETのしきい値電圧とほぼ同じ大きさの差を持つようにされた第2の内部電圧を形成してセンスアンプにハイレベル側の動作電圧として供給し、回路の接地電位に対して所定の差を持つようにされた第2の内部電圧を形成して上記センスアンプのロウレベル側の動作電圧として供給し、上記第2の内部電圧に対応したハイレ...

    ダイナミック型RAM、半導体記憶装置及び半導体集積回路装置

  9. 【課題】従来の櫛状フューズパターンにあっては、フューズのピッチおよび長さがプロセスおよびレーザーの加工精度に依存しており、このパターンのままでは最小占有面積に限界があり、チップ内で占める面積が比較的大きいため、より占有面積の小さなフューズが望まれていた。【解決手段】複数のフューズを構成する導電層パターンを、1つの導電層からなり1本の共通電極を中心にそれぞれ外側に突出す...

    フューズ装置および半導体記憶装置

  10. 【課題】従来のフラッシュメモリは、消去、書込みの繰り返しによるゲート絶縁膜へのダメージが大きく、書き換え回数が多くなると、メモリの信頼性が低下するという課題があった。【解決手段】しきい値電圧の高い状態と低い状態とにより情報を記憶する複数のメモリセルと前記複数のメモリセルのコントロールゲートに接続されるワード線とを有するメモリアレイを有する不揮発性半導体メモリにおいて、...

    不揮発性メモリおよびデータ書込み、読出し方法