DRAM の意味・用法を知る

画像処理実行部１５３は、キャッシュ部１８０を介してＤＲＡＭ１０６からデータを読み出すときに、ＤＲＡＭ１０６上のデータの格納アドレスを、Ｉ／Ｆ１８１を介してキャッシュ判定部１８２に提供する

• 公開日：2018/04/12
• 出典：画像処理装置および制御方法
• 出願人：キヤノン株式会社

ＤＤＲ ＳＤＲＡＭインタフェイスのための、システムＥＣＣオーバヘッドを抑制したＤＲＡＭ（本発明では、ダイナミックＲＡＭモジュールの略とする）エラー訂正方法を提供する。

• 公開日：2018/02/22
• 出典：ＤＤＲ　ＳＤＲＡＭインタフェイスのためのＤＲＡＭ支援エラー訂正方法
• 出願人：三星電子株式會社

符号化データの管理が容易で、符号化においてＤＲＡＭ等のメモリの容量消費を抑えることを可能にすることを課題とする。

• 公開日：2018/03/29
• 出典：符号化装置、符号化装置の制御方法、及びプログラム
• 出願人：キヤノン株式会社

ＲＡＷ切り出し部１０５は、前処理部１０３にて生成されたＲＡＷデータの所定の範囲を所定のサイズで切りだして切り出しＲＡＷデータを生成し（ブロック１７３）、ＤＲＡＭ１１３へ格納する（ブロック１７４）。たとえば前処理部１０３より入力された４０９６ｘ２１６０画素のＲＡＷデータの、所定の位置より２０４８ｘ１０８０画素のＲＡＷデータを切り出して、切り出しＲＡＷデータを生成する。ＲＡＷ切り出し部１０５で切り出す範囲は、操作部１１０による拡大範囲（位置・倍率）を変更するためのユーザー操作によって変更可能である。

• 公開日：2017/10/19
• 出典：画像記録装置およびその制御方法
• 出願人：キヤノン株式会社

関連例における情報処理システム６００は、図１に示されるように、ＣＰＵ６、ＳＤＲＡＭ７及び複数（図示される例では６つ）のＦＰＧＡボード８（「ＦＰＧＡボード＃０〜＃５」と称されてもよい。）を備える。なお、ＣＰＵはCentral Processing Unitの略称であり、ＳＤＲＡＭはSynchronous Dynamic Random Access Memoryの略称である。

• 公開日：2018/02/15
• 出典：制御装置、情報処理システム、プログラム及び情報処理方法
• 出願人：富士通株式会社

...を後に使用するために記憶する。例えば、ＳＯＣは、命令又はデータをメモリから読み出し、命令又はデータを用いて演算を実行し、結果をメモリに書き戻すことの可能な中央処理装置（ＣＰＵ）、画像処理装置（ＧＰＵ）、加速処理装置（ＡＰＵ）等の処理装置を含み得る。処理システムは、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）等のメモリモジュールへのアクセスを制御するメモリ物理レイヤインタフェースを含む得る。ＤＲＡＭを用いて情報を記憶することにより、処理システムの動作中に処理装置から記憶情報にアクセスできるようになっている。処理システムのメモリ物理レイヤインタフェースは、従来、「メモリＰＨＹ」と呼ばれている。メ...

• 公開日：2017/08/17
• 出典：プログラム可能な遅延を用いてダイナミックランダムアクセスメモリ（ＤＲＡＭ）コマンドを生成するメモリ物理レイヤインタフェースロジック
• 出願人：アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド

高い密度、低い費用、そしてさらによい柔軟性を提供するＤＲＡＭ基盤の再構成可能なロジックを提供する。

• 公開日：2017/06/08
• 出典：加速器コントローラ及びその加速器ロジックローディング方法
• 出願人：三星電子株式會社

（実施例１） 図１は、本発明の実施形態にかかわるデジタルカメラの構成を示すものである。なお、本実施例におけるデジタルカメラは撮像装置または画像処理装置の一例である。１００はデジタルカメラ、２００は記録媒体、１１はシャッタ、１２は撮像レンズ、１３は表示部、１４は記録媒体２００とのＩ／Ｆである。そして、２１は撮像部、２２はＡ／Ｄコンバータ、２３は画像処理部、２４はＤＲＡＭ、２５はメモリコントローラ、２６はＲＯＭ、２７はＤ／Ａコンバータ、３１はシャッタボタン、５０は制御部である。

• 公開日：2016/02/08
• 出典：画像処理装置
• 出願人：キヤノン株式会社

第１の実施形態によるメモリシステムを備えたプロセッサシステムの概略構成を示すブロック図。 図１をより具体化したプロセッサシステムの概略構成を示すブロック図。 ＤＲＡＭとＭＲＡＭのリフレッシュタイミングを示す図。 第１の実施形態によるＭＲＡＭのリフレッシュ処理手順を示すフローチャート。 第２の実施形態によるプロセッサシステムの概略構成を示すブロック図。 第２の実施形態によるＭＲＡＭのリフレッシュ処理手順を示すフローチャート。 第３の実施形態によるプロセッサシステムの概略構成を示すブロック図。 第４の実施形態によるプロセッサシステムの概略構成を示すブロック図。 第４の実施形態によるＭＲＡＭのリフレ...

• 公開日：2018/03/29
• 出典：メモリシステムおよびプロセッサシステム
• 出願人：東芝メモリ株式会社

これは、たとえば、プロセッサが遠い DRAM に向かわなければならないとき、より高いレイテンシを生じる可能性がある。

• 登録日：2020/03/13
• 出典：不均一メモリアーキテクチャにおける改善されたレイテンシを可能にするためのシステムおよび方法
• 出願人：ノキアモービルフォーンズリミテッド