立ち上がりエッジ の意味・用法を知る

また、マップ生成部１０２は、Ｔ−Ｆ平面上に 立ち上がりエッジ 及び立ち下がりエッジの位置を表現したエッジマップを生成する。

• 公開日：2018/03/29
• 出典：無線解析装置、及び無線解析方法
• 出願人：富士通株式会社

特許文献２は、可動体の移動に伴い、光センサによる検出信号が、受光状態から遮光状態へ変化する 立ち上がりエッジ と、遮光状態から受光状態へ変化する立ち下がりエッジとを利用して、可動体の下降位置での停止制御と上昇位置での停止制御とを行っている。

• 公開日：2016/10/13
• 出典：遊技機
• 出願人：株式会社ニューギン

デューティサイクル補正回路であって、未補正クロック信号の 立ち上がりエッジ を第１の遅延信号に遅延するための立ち下がりエッジ可変遅延回路と、前記第１の遅延信号を第１の反転遅延信号に反転するための第１のインバータと、前記未補正クロック信号の立ち下がりエッジを第２の遅延信号に遅延するための立ち上がりエッジ可変遅延回路と、前記第２の遅延信号を第２の反転遅延信号に反転するための第２のインバータと、前記第１の遅延信号及び前記第１の反転遅延信号に応答して出力ノード電圧を電源電圧にパルス化するように構成されたパルス発生器と、ここで、前記パルス発生器は、前記第２の遅延信号及び前記第２の反転遅延信号に応答して前記出...

• 登録日：2017/11/10
• 出典：広帯域デューティサイクル補正回路
• 出願人：クゥアルコム・インコーポレイテッド

基準クロックに基づいてクロック入力信号を受信し、制御信号の調整に従って遅延エッジ信号を出力するように構成された遅延線と、前記基準クロックの 立ち上がりエッジ を受信し、トリガに応答して、前記クロック入力信号の単一立ち上がりエッジを前記遅延線に送信し、かつ、前記単一立ち上がりエッジを受信したときを基準として前記基準クロックの周期の所定の単位で遅延された基準エッジ信号の立ち上がりエッジを生成するように構成されたインジェクタと、前記立ち上がりエッジが前記遅延線を通過したことを判定し、この判定に応答して、前記インジェクタへ第２のトリガを送信して、前記クロック入力信号の次の単一立ち下がりエッジを前記遅延線に...

• 登録日：2016/03/25
• 出典：遅延ロックループをロックするための方法
• 出願人：アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド

位相コントローラ５は、移相クロック信号ｐｉ＿ｏｕｔの周期を出力クロック信号ｖｃｏ＿ｃｋの周期から予め決められた移相量で変化させるように、位相選択回路６によって選択される移相クロック信号ｐｉ＿ｏｕｔの 立ち上がりエッジ の位相を決定し、決定された位相を選択するように位相選択回路６を制御する。

• 公開日：2012/10/11
• 出典：フラクショナルＰＬＬ回路
• 出願人：株式会社リコー

前記第１の基準クロック信号及び前記第２の基準クロック信号は、同一の周波数で発振し、前記第１の基準クロック信号の 立ち上がりエッジ は、前記第２の基準クロック信号の立ち上がりエッジと合致せず、前記第１の基準クロック信号の立ち上がりエッジは、前記第２の基準クロック信号の立ち下がりエッジと合致する、ことを特徴とする請求項１に記載のタイミング回路。

• 登録日：2015/07/03
• 出典：デジタル・シリコン光電子増倍管の時間分解能を向上する方法
• 出願人：シグニファイホールディングビーヴィ

前記ブラシレスモータ（２９）は、３相を有するモータであって、前記各磁極信号（Ｓｍｐｕ，Ｓｍｐｖ，Ｓｍｐｗ）の 立ち上がりエッジ 及び立ち下がりエッジを個別に検出するエッジ検出手段（５１）をさらに備え、前記信号生成手段（５２）は、前記ブラシレスモータ（２９）の加速時において、前記異常判定手段（５１）によって前記各磁極信号（Ｓｍｐｕ，Ｓｍｐｖ，Ｓｍｐｗ）の何れか一つの磁極信号が異常であると判定された場合に、前記疑似信号（ＰＳｍｐ）の立ち上がりエッジを、前記正常磁極信号のうち第１の磁極信号の立ち上がりエッジが発生してから前記正常磁極信号のうち残りの第２の磁極信号の立ち下がりエッジが発生するまでの第１間隔...

• 公開日：2011/04/28
• 出典：モータ制御装置
• 出願人：株式会社アドヴィックス

請求項１に記載のマイクロコンピュータにおいて、前記時刻記憶レジスタを、第１の時刻記憶レジスタとして備えると共に、前記入力信号は、 立ち上がりエッジ と立ち下がりエッジとのうちの一方である基準エッジが複数回発生する信号であり、前記第１の時刻記憶レジスタは、前記入力信号に、前記有効エッジとして、前記基準エッジとは反対方向の非基準エッジが発生すると、その時の時刻を示す時刻情報を記憶するようになっており、更に当該マイクロコンピュータは、前記入力信号に前記基準エッジが発生すると、その時の時刻を示す時刻情報を記憶する第２の時刻記憶レジスタと、前記入力信号に前記基準エッジが発生すると、割り込み要求を発生する割り...

• 公開日：2013/05/02
• 出典：マイクロコンピュータ
• 出願人：株式会社デンソー

第１の入力信号の 立ち上がりエッジ を検出するとともに、第２の入力信号の立ち上がりエッジを検出し、上記第１の入力信号の立ち上がりエッジの検出タイミングが上記第２の入力信号の立ち上がりエッジの検出タイミングより早ければ、上記第１の入力信号の立ち上がりエッジを検出してから上記第２の入力信号の立ち上がりエッジを検出するまでの間、第１のエッジ検出信号を出力し、上記第２の入力信号の立ち上がりエッジの検出タイミングが上記第１の入力信号の立ち上がりエッジの検出タイミングより早ければ、上記第２の入力信号の立ち上がりエッジを検出してから上記第１の入力信号の立ち上がりエッジを検出するまでの間、第２のエッジ検出信号を出...

• 公開日：2013/02/07
• 出典：位相周波数比較回路
• 出願人：三菱電機株式会社

立ち下がりエッジに対する 立ち上がりエッジ の遅延に関する、早めの前記非対称の遅延は、少なくとも１つの第１の閾値と比較され、前記立ち下がりエッジに対する前記立ち上がりエッジの遅延に関する、遅めの前記非対称の遅延は、少なくとも１つの第２の閾値と比較されることを特徴とする、請求項１に記載の方法。

• 登録日：2014/06/20
• 出典：非対称な遅延に関して通信システムを診断する方法及び装置
• 出願人：ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング