導電型 の意味・用法を知る

電流が流れる活性領域を有する半導体装置であって、前記活性領域は、第１ 導電型 の半導体基板のおもて面に形成され、前記半導体基板より低濃度の第１導電型の第１半導体層と、チャネル領域となる第２導電型のチャネル領域と、前記チャネル領域に接するように形成され、酸化膜およびゲート電極で充填されたトレンチと、前記トレンチの下部および前記トレンチの間に配置された第２導電型の第２半導体層と、前記チャネル領域、第２導電型の第３半導体層および前記トレンチとそれぞれ接し、前記第２導電型の第２半導体層に接するかもしくは前記半導体基板の表面側に配置された第１導電型の第２半導体層と、前記第１導電型の第２半導体層、前記第１導電...

• 公開日：2018/02/08
• 出典：半導体装置およびその製造方法
• 出願人：独立行政法人産業技術総合研究所

一様態は、複数の凹部を有する半導体基板と、前記複数の凹部に設けられた絶縁体と、を有し、 前記半導体基板は、第１の 導電型 を有する第１半導体領域と、前記第１の導電型とは異なる第２の導電型を有し、前記第１半導体領域内に設けられた第２半導体領域と、前記第１の導電型を有し、前記複数の凹部を有する第３半導体領域と、前記第２の導電型を有し、前記半導体基板の表面で前記第２半導体領域と接する第４半導体領域と、を有し、 前記半導体基板の表面で、前記第２半導体領域及び前記第４半導体領域は、前記第３半導体領域に囲まれており、前記複数の凹部内の絶縁体は、前記第３半導体領域を貫通して前記第１半導体領域に接すること...

• 公開日：2017/11/30
• 出典：光電変換装置及び画像読み取り装置
• 出願人：キヤノン株式会社

半導体発光素子（１１０）は、基板（１１１）と、基板（１１１）の上方に配置された第１ 導電型 の第１のクラッド層（ｎ型クラッド層（１１２））と、第１のクラッド層の上方に配置された第１導電型の第１のガイド層（ｎ側ガイド層（１１３））と、第１のガイド層の上方に配置された活性層（１１４）と、活性層（１１４）の上方に配置された第２のガイド層（ｐ側ガイド層（１１５））と、第２のガイド層の上方に配置された、第１導電型とは異なる第２導電型の第２のクラッド層（ｐ型クラッド層（１１６））とを備え、第１のクラッド層と第１のガイド層との間に配置され、第１導電型のドーパント濃度が、第１のクラッド層の平均のドーパント濃度より...

• 公開日：2018/01/25
• 出典：半導体発光素子
• 出願人：パナソニック株式会社

埋込層は、第１の 導電型 のウェルの下の第２の導電型のウェルの下に空乏領域を延ばすように構成される。

• 公開日：2015/10/05
• 出典：ＣＭＯＳイメージセンサ
• 出願人：マルコニアップライドテクノロジーズリミテッド

本開示の一態様に係る半導体素子は、第１主面及び第２主面を有する第１ 導電型 の半導体基板と、第１主面上に配置された第１導電型の炭化珪素半導体層と、炭化珪素半導体層上に配置された第１電極と、第２主面上に配置され、半導体基板とオーミック接合を形成する第２電極とを備え、第２主面と第２電極との間の室温における接触抵抗をＲｃ、炭化珪素半導体層の第１主面の法線方向の室温における抵抗をＲｄとしたとき、０．１３≦Ｒｃ／Ｒｄを満たす。

• 公開日：2017/11/09
• 出典：半導体素子
• 出願人：パナソニックＩＰマネジメント株式会社

シリコンよりもバンドギャップが広い半導体からなる第１ 導電型 のワイドバンドギャップ半導体基板と、前記ワイドバンドギャップ半導体基板のおもて面に設けられた、シリコンよりもバンドギャップが広い半導体からなる、前記ワイドバンドギャップ半導体基板より低不純物濃度の第１導電型のワイドバンドギャップ半導体層と、前記第１導電型のワイドバンドギャップ半導体層の前記ワイドバンドギャップ半導体基板側に対して反対側の表面層に選択的に設けられた第２導電型の第１ベース領域と、前記第１導電型のワイドバンドギャップ半導体層の内部に選択的に設けられた第２導電型の第２ベース領域と、前記第１導電型のワイドバンドギャップ半導体層の前...

• 公開日：2018/02/08
• 出典：半導体装置および半導体装置の製造方法
• 出願人：富士電機株式会社

第１ 導電型 の光電変換部Ｒ１、Ｒ２と、その間に形成された第２導電型の不純物領域Ｒ３と、第１導電型の不純物領域Ｒ４と、転送ゲート電極Ｇ１、Ｇ２と、第２導電型の不純物領域Ｒ５とを含み、不純物領域Ｒ５の第２導電型の不純物の濃度は、不純物領域Ｒ３の第２導電型の不純物の濃度よりも高い。

• 公開日：2016/12/28
• 出典：固体撮像装置及びカメラ
• 出願人：キヤノン株式会社

シリコンよりもバンドギャップが広い半導体からなる第１ 導電型 のワイドバンドギャップ半導体基板と、前記ワイドバンドギャップ半導体基板のおもて面に形成された、シリコンよりもバンドギャップが広い半導体からなる、前記ワイドバンドギャップ半導体基板より低不純物濃度の第１導電型ワイドバンドギャップ半導体層と、前記第１導電型ワイドバンドギャップ半導体層の前記ワイドバンドギャップ半導体基板側に対して反対側の表面層に選択的に形成された第２導電型の第１ベース領域と、前記第１導電型ワイドバンドギャップ半導体層の内部に選択的に形成された第２導電型の第２ベース領域と、前記第１導電型ワイドバンドギャップ半導体層の前記ワイド...

• 公開日：2017/05/25
• 出典：半導体装置および半導体装置の製造方法
• 出願人：富士電機株式会社

本開示の一態様に係る半導体素子は、第１ 導電型 の半導体基板１０１の主面上に配置された第１導電型の炭化珪素半導体層１０２と、炭化珪素半導体層内に配置された第２導電型の終端領域１５１と、炭化珪素半導体層とショットキー接合を形成する第１電極１５９とを備え、終端領域１５１は、半導体基板の主面の法線方向から見て炭化珪素半導体層表面の一部を囲むように配置されており、第１電極１５９は、炭化珪素半導体層と接する面を有し、第１電極は、炭化珪素半導体層と接する面の縁部において、終端領域と接し、終端領域は、炭化珪素半導体層の表面に接する第２導電型の高濃度領域１２１と、高濃度領域の不純物濃度よりも低い濃度で第２導電...

• 公開日：2016/12/08
• 出典：半導体素子
• 出願人：パナソニックＩＰマネジメント株式会社

第１ 導電型 のドリフト領域１と、ドリフト領域１の上面側に配置された第２導電型のベース領域２ａ〜２ｃと、ベース領域２ａ〜２ｃの上部に配置され、ドリフト領域１よりも高不純物密度の第１導電型の第１主電極領域３ａ〜３ｃと、第１主電極領域３ａ〜３ｃ及びベース領域２ａ〜２ｃを貫通するトレンチ内に設けられたゲート絶縁膜４ａ，４ｂと、トレンチ内にゲート絶縁膜４ａ，４ｂを介して埋め込まれたゲート電極５ａ，５ｂと、トレンチの底部を覆うように配置された第２導電型のゲート被覆半導体層１２と、ベース領域２ａ〜２ｃとゲート被覆半導体層１２とに挟まれた第１導電型の中間半導体層１３ａ〜１３ｃと、ドリフト領域１の下面側に配置され...

• 公開日：2017/02/02
• 出典：半導体装置及びその製造方法
• 出願人：富士電機株式会社