寄生抵抗 の意味・用法を知る

オフトランジスタのソースの 寄生抵抗 を低減する半導体装置を提供する。

• 公開日：2016/08/18
• 出典：半導体装置
• 出願人：エイブリック株式会社

また、半導体モジュール１のベース１０にグリース層１７を介して設けられる冷却器１１に冷却器端子１１ａを設け、冷却器端子１１ａと、Ｐ端子６，Ｎ端子７，ＡＣ端子８のいずれかの端子との間の静電容量及びこの静電容量に対して直列に寄生する 寄生抵抗 を計測し、計測された静電容量及び／または寄生抵抗に基づいて、ベース１０と冷却器１１との間のグリース層１７の劣化度合いを評価する。

• 公開日：2015/05/14
• 出典：半導体モジュールの検査方法及び半導体システム
• 出願人：株式会社明電エンジニアリング東日本

...ten信号及びnresen信号を出力する動作検出回路２５０と、動作検出回路と接続されたラッチ誤動作保護回路（１２１）と、第１乃至第６の抵抗（Ｒ１，Ｒ１Ｍ，Ｒ１Ｌ，Ｒ２，Ｒ２Ｍ，Ｒ２Ｌ）を介して第１及び第２の直列回路の第１及び第２のレベルシフト出力端子に接続されたラッチ回路（１２２）と、第１及び第２の 寄生抵抗 （Ｒｐａｒ１，２）とそれぞれ並列に接続された第３及び第４のスイッチング素子（ＰＭ１，２）と、電源電位、第１及び第２の抵抗の接続点又は第３及び第４の抵抗の接続点、及び動作検出回路に接続された第５及び第６のスイッチング素子（ＰＭ１ｂ，ＰＭ２ｂ）とを備える。

• 公開日：2013/10/24
• 出典：半導体基板中の寄生抵抗を利用するレベルシフト回路
• 出願人：富士電機株式会社

インダクタンス素子Ｌと、容量素子Ｃと、増幅器３０と、をそれぞれ第１の端子と第２の端子との間に並列に接続し、インダクタンス素子と容量素子とによって生じる共振を増幅器によって増幅し、第１の端子と第２の端子とから出力する発振器であって、第１の端子と第２の端子との間にインダクタンス素子の 寄生抵抗 ＲＬより抵抗値の大きな第１の抵抗素子Ｒｃが第１の端子と第２の端子との間に容量素子と直列に接続されている。

• 公開日：2012/08/30
• 出典：発振器及び半導体集積回路装置
• 出願人：ルネサスエレクトロニクス株式会社

本発明は、 寄生抵抗 の抵抗値の大小に関係なく、遅延時間に影響を与えないレベルシフト回路を提供する

• 登録日：2014/01/24
• 出典：半導体基板中の抵抗を利用するレベルシフト回路
• 出願人：富士電機株式会社

本発明の目的は、Ｓ／Ｄ部に形成する金属間化合物膜の膜厚を制御することができ、 寄生抵抗 の低減をはかり得るＭＯＳ型半導体装置及びその製造方法を提供する

• 登録日：2013/09/06
• 出典：半導体装置及びその製造方法
• 出願人：株式会社東芝

この半導体装置（１０）は、カレントミラー回路（１１，１２）を含む半導体素子（３０）と、前記カレントミラー回路（１１，１２）に形成された 寄生抵抗 （Ｒａ，Ｒｂ）と、ボンディングワイヤ（４０ａ〜４０ｄ）を含む導電体により前記カレントミラー回路（１１，１２）の一部と電気的に接続され、半導体装置（１０）の外部と信号の入出力を行う接続端子（２０ａ，２０ｂ）と、を有し、前記ボンディングワイヤ（４０ａ〜４０ｄ）の抵抗値（Ｒｃ〜Ｒｆ）は、前記寄生抵抗（Ｒａ，Ｒｂ）に起因する前記カレントミラー回路（１１，１２）の出力電流（Ｉｏ）のずれを補正する値に調整されていることを要件とする。

• 公開日：2010/05/13
• 出典：半導体装置
• 出願人：ミツミ電機株式会社

ＲＣ値／違反情報生成部１０は、ＲＣ抽出部７が抽出した寄生容量、 寄生抵抗 が論理接続情報抽出部３が抽出した寄生抵抗値、静電容量値よりも大きいと判断するとエラー情報を生成し、レイアウト編集部５を介して表示部１１のレイアウト図上にエラー情報を表示し、論理設計段階で付加された制約を遵守してレイアウト設計ができるようにする。

• 公開日：2008/08/21
• 出典：レイアウト設計システムおよび半導体集積回路装置の設計方法
• 出願人：ルネサスエレクトロニクス株式会社

温度ヒューズ１の溶断金属５は、周囲から加熱され、さらに、 寄生抵抗 ６のジュール熱によっても加熱されて溶断される。

• 公開日：2001/11/09
• 出典：自己発熱素子を有する温度ヒューズとこの温度ヒューズを内蔵するパック電池
• 出願人：三洋電機株式会社

ＤＲＡＭにおけるキャパシタの 寄生抵抗 を簡単かつ安価に測定すること。

• 公開日：1999/07/30
• 出典：キャパシタ寄生抵抗の測定方法、およびその評価方法
• 出願人：沖電気工業株式会社